KR20040008727A - Method for forming isolation film in semiconductor device - Google Patents

Method for forming isolation film in semiconductor device Download PDF

Info

Publication number
KR20040008727A
KR20040008727A KR1020020042401A KR20020042401A KR20040008727A KR 20040008727 A KR20040008727 A KR 20040008727A KR 1020020042401 A KR1020020042401 A KR 1020020042401A KR 20020042401 A KR20020042401 A KR 20020042401A KR 20040008727 A KR20040008727 A KR 20040008727A
Authority
KR
South Korea
Prior art keywords
material layer
gap fill
fill material
forming
gap
Prior art date
Application number
KR1020020042401A
Other languages
Korean (ko)
Inventor
박정훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042401A priority Critical patent/KR20040008727A/en
Publication of KR20040008727A publication Critical patent/KR20040008727A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to restrain voids and to easily control the trench profile by using etch-back processing. CONSTITUTION: After a pad oxide pattern(110a) and a pad nitride pattern(120a) are sequentially formed on a semiconductor substrate(100), a trench(130) is formed. The first gap-fill layer(140a) is filled in the trench so as to generate bowing. A desired substance is filled in the bowing region. The first gap-fill layer is partially removed by etch-back processing. Then, the second gap-fill layer(160) is formed on the resultant structure. An isolation layer is formed by polishing the second and first gap-fill layer to expose the pad nitride pattern(120a).

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION FILM IN SEMICONDUCTOR DEVICE}METHODS FOR FORMING ISOLATION FILM IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는 HDP CVD 산화막 증착시 발생하는 보이드(void) 현상을 방지할 수 있는 반도체 소자의 소자분리막 형성방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device capable of preventing voids occurring during deposition of an HDP CVD oxide film.

일반적으로, 실리콘 기판에 형성되는 반도체 소자는 개개의 회로 패턴을 전기적으로 분리하기 위한 소자분리막을 포함한다. 특히 반도체 소자가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리막의 축소에 대한 연구가 활발히 진행되고 있다.In general, a semiconductor element formed on a silicon substrate includes an element isolation film for electrically separating individual circuit patterns. In particular, as semiconductor devices become highly integrated and miniaturized, research on the reduction of device isolation layers as well as the size of each individual device is being actively conducted.

고집적화된 반도체 장치의 소자 분리에 적합한 기술로는 트렌치를 이용한 소자분리방법, 예컨대 섈로우 트렌치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.As a technique suitable for device isolation of highly integrated semiconductor devices, a device isolation method using trenches, such as a shallow trench isolation method (STI), has been proposed.

종래 기술에 따른 반도체 소자의 소자분리막 형성방법을 개략적으로 설명하면 다음과 같다.A device isolation film forming method of a semiconductor device according to the prior art will be described as follows.

종래 기술에 따른 반도체 소자의 소자분리막 형성방법은, 먼저 포토리소그래피 공정기술을 이용한 마스크 공정 및 식각 공정으로 실리콘 기판을 선택적으로 제거하여 트렌치(trench)를 형성한다. 다음으로, 상기 트렌치(trench)를 고밀도 플라즈마 화하기상증착 산화막(HDP CVD Oxide)으로 매립하여 소자분리막을 완성하는 것이다.In the method of forming a device isolation layer of a semiconductor device according to the prior art, first, a silicon substrate is selectively removed by a mask process and an etching process using a photolithography process technology to form a trench. Next, the trench is filled with a high density plasma vapor deposition oxide (HDP CVD Oxide) to complete the device isolation film.

그러나, 종래 기술에 따른 반도체 소자의 소자분리막 형성방법에 있어서는 다음과 같은 문제점이 있었다.However, the method of forming a device isolation film of a semiconductor device according to the prior art has the following problems.

종래 기술에 있어서는 소자의 전기적 특성을 향상시키기 위해서 갭 필 능력이 우수한 HDP CVD 산화막을 사용하고 있다. 그러나, 소자가 집적화, 소형화가 되면서 HDP CVD 산화막 증착중에 보우잉(bowing) 현상에 의하여 원료의 확산이 방해되고 재증착(redeposition)이 증가하면서 보이드(void)의 형성을 피할 수 없게 되었다.In the prior art, an HDP CVD oxide film having excellent gap fill capability is used to improve the electrical characteristics of the device. However, as devices are integrated and miniaturized, the bowing phenomenon during HDP CVD oxide film deposition prevents the diffusion of raw materials and increases the redeposition, thereby making void formation unavoidable.

이러한 보이드 형성으로 말미암아 후속 공정 진행시 셀(cell)간의 브릿지(bridge)가 생기는 등 소자의 신뢰성이 떨어지는 문제점이 있었다.Due to such void formation, there is a problem in that the reliability of the device is deteriorated, such as a bridge between cells during a subsequent process.

이에 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 에치백 배리어(etchback barrier)를 포함하여 보잉(bowing)을 완화할 수 있는 에치백(etchback) 공정을 도입함으로써 보이드 발생을 억제할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned problems in the prior art, an object of the present invention is to introduce an etchback process that can mitigate bowing including an etchback barrier. The present invention provides a device isolation film forming method of a semiconductor device capable of suppressing void generation.

도 1 내지 도 7은 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 도시한 공정별 단면도.1 to 7 are cross-sectional views illustrating processes of forming an isolation layer of a semiconductor device in accordance with the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100; 반도체 기판110; 패드 산화막100; Semiconductor substrate 110; Pad oxide

120; 질화막130; 트렌치120; Nitride film 130; Trench

140,140a; 제1갭필물질층150; 소정의 물질140,140a; A first gap fill material layer 150; Certain substances

160; 제2갭필물질층170; 소자분리막160; A second gap fill material layer 170; Device Separator

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 반도체 기판상에 패드 산화막과 질화막을 형성하는 단계; 상기 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 상기 기판 전면상에 제1갭필물질층을 보우잉(bowing)이 발생될 때까지 형성하는 단계; 상기 제1갭필물질층상의 보우잉 영역을 소정의 물질로 매립하는 단계; 상기 소정의 물질을 에치백 배리어로 하는 에치백 공정으로 상기 제1갭필물질층을 일부 제거하는 단계; 상기 일부 제거된 제1갭필물질층상에 제2갭필물질층을 형성하는 단계; 및 상기 질화막이 노출되도록 상기 제2갭필물질층 및 제1갭필물질층을 화학기계적 연마로 평탄화하는 단계를 포함하는 것을 특징으로 한다.A device isolation film forming method of a semiconductor device according to the present invention for achieving the above object comprises the steps of: forming a pad oxide film and a nitride film on a semiconductor substrate; Selectively removing the nitride film, the pad oxide film, and the substrate to form a trench; Forming a first gap fill material layer on the entire surface of the substrate to fill the trench until bowing occurs; Filling the bowing area on the first gapfill material layer with a predetermined material; Partially removing the first gap fill material layer by an etch back process using the predetermined material as an etch back barrier; Forming a second gap fill material layer on the partially removed first gap fill material layer; And planarizing the second gap fill material layer and the first gap fill material layer by chemical mechanical polishing so that the nitride film is exposed.

본 발명에 의하면, 에치백 배리어를 포함한 에치백 공정을 도입함으로써 HDP CVD 공정에서 발생할 수 있는 보이드의 형성을 억제할 수 있게 된다.According to the present invention, by introducing an etch back process including an etch back barrier, it is possible to suppress the formation of voids that may occur in the HDP CVD process.

이하, 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a method of forming a device isolation film of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 7은 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 도시한 공정별 단면도이다.1 to 7 are cross-sectional views illustrating processes of forming an isolation layer of a semiconductor device according to the present invention.

본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 도 1에 도시된 바와 같이, 반도체 기판(100)상에 패드 산화막(110)과 질화막(120)을 순차로 형성한다.In the method of forming a device isolation film of a semiconductor device according to the present invention, as illustrated in FIG. 1, a pad oxide film 110 and a nitride film 120 are sequentially formed on a semiconductor substrate 100.

이어서, 도 2에 도시된 바와 같이, 상기 질화막(120)과 패드 산화막(110) 및 기판(100)을 선택적으로 제거하여 패터닝된 질화막(120a)과 패드 산화막(110a)을 관통하고 상기 기판(100)내의 일정 깊이를 가진 트렌치(130)를 형성한다.Subsequently, as shown in FIG. 2, the nitride film 120, the pad oxide film 110, and the substrate 100 are selectively removed to penetrate the patterned nitride film 120a and the pad oxide film 110a and the substrate 100. To form a trench 130 with a predetermined depth.

다음으로, 도 3에 도시된 바와 같이, 상기 트렌치(130)를 매립할 정도로 상기 기판(100) 전면상에 제1갭필물질층(140)을 형성하는데, 상기 트렌치(130) 부분에 입구가 좁아지는 형태의 보우잉(A)이 형성될때까지 진행한다.Next, as shown in FIG. 3, the first gap fill material layer 140 is formed on the entire surface of the substrate 100 to fill the trench 130, and the inlet is narrow in the trench 130. The bowing proceeds until the bowing A is formed.

그다음, 도 4에 도시된 바와 같이, 상기 제1갭필물질층(140)상의 보우잉(A) 형성 영역을 소정의 물질(150)로 매립하여 상기 보우잉(A) 형성 영역 아래까지 함몰되게 한다.Next, as shown in FIG. 4, the bowing (A) forming region on the first gap fill material layer 140 is buried with a predetermined material 150 to be recessed down to the bowing (A) forming region. .

상기 소정의 물질의 예로는 포토레지스트(PR) 또는 액상법으로 코팅되는 비전도성막을 들 수 있다.Examples of the predetermined material include a non-conductive film coated by a photoresist (PR) or a liquid phase method.

이어서, 도 5에 도시된 바와 같이, 상기 소정의 물질(150)을 에치백 배리어로 하고 상기 소정의 물질(150)과 제1갭필물질층(140)과의 선택비를 이용한 에치백(etchback) 공정으로 상기 제1갭필물질층(140)을 일부 제거한다.Subsequently, as shown in FIG. 5, an etchback using the selectivity of the predetermined material 150 and the first gap fill material layer 140 as the etchback barrier is performed. The first gap fill material layer 140 is partially removed by the process.

그결과, 개선된 프로파일(profile)을 갖는 제1갭필물질층(140a)에는 입구가 좁은 형태의 보우잉(A) 형성 영역이 입구가 상대적으로 넓은 형태를 지닌 개선된보우잉(B) 영역으로 변하게 된다.As a result, the first gap fill material layer 140a having the improved profile has a narrow opening in which the bowing (A) forming region is formed into an improved bowing (B) region having a relatively wide opening. Will change.

그다음, 도 6에 도시된 바와 같이, 잔류된 소정의 물질을 제거한 후에 상기 제1갭필물질층(140a)상에 제2갭필물질층(160)을 형성한다. 그결과, 보이드 형성 없이 상기 트렌치(130)를 갭필 물질로 매립할 수 있다.Next, as shown in FIG. 6, after removing the remaining predetermined material, a second gap fill material layer 160 is formed on the first gap fill material layer 140a. As a result, the trench 130 may be filled with a gapfill material without forming voids.

이어서, 도 7에 도시된 바와 같이, 상기 제2갭필물질층(160)과 제1갭필물질층(140a)을 상기 질화막(120a)이 노출되도록 화학기계적 연마로 펑탄화하여 소자분리막(170)을 완성한다.Subsequently, as shown in FIG. 7, the device isolation layer 170 is formed by puncturing the second gap fill material layer 160 and the first gap fill material layer 140a by chemical mechanical polishing to expose the nitride film 120a. Complete

상기 소자분리막(170)은 상기 제1갭필물질층(140a)과 제2갭필물질층(160)으로 이루어지는 바, 상기 제1갭필물질층(140a)과 제2갭필물질층(160)은 동일한 물리적 특성 및 화학적 특성을 나타내기 위하여는 동일물질, 예를 들어, 갭필 특성이 우수한 HDP CVD 산화막으로 형성하는 것이 바람직하다 할 것이다.The isolation layer 170 is formed of the first gap fill material layer 140a and the second gap fill material layer 160, and the first gap fill material layer 140a and the second gap fill material layer 160 have the same physical structure. In order to exhibit properties and chemical properties, it may be desirable to form the same material, for example, an HDP CVD oxide film having excellent gap fill properties.

또한, 상기 제1갭필물질층(140a)과 제2갭필물질층(160)은 화학기상증착법을 이용하여 형성할 수 있고, 또는 물리기상증착법이나 액상코팅법을 이용하여 형성할 수 있다.In addition, the first gap fill material layer 140a and the second gap fill material layer 160 may be formed using a chemical vapor deposition method, or may be formed using a physical vapor deposition method or a liquid coating method.

본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Various embodiments can be easily implemented as well as self-explanatory to those skilled in the art without departing from the principles and spirit of the present invention. Accordingly, the claims appended hereto are not limited to those already described above, and the following claims are intended to cover all of the novel and patented matters inherent in the invention, and are also common in the art to which the invention pertains. Includes all features that are processed evenly by the knowledgeable.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 소자분리막 형성방법에 따른면, 에치백 배리어를 포함한 에치백 공정을 도입함으로써 HDP CVD 공정에서 발생할 수 있는 보이드의 형성을 억제할 수 있게 되어 소자의 특성을 개선시킬 수 있는 효과가 있다.As described above, according to the method of forming a device isolation film of a semiconductor device according to the present invention, by introducing an etch back process including an etch back barrier, it is possible to suppress the formation of voids that may occur in the HDP CVD process. There is an effect that can improve the characteristics.

또한, 소자의 특성을 향상시키기 위한 트렌치 깊이나 프로파일 등의 조절에 대한 마진을 확보할 수 있는 효과가 있다.In addition, there is an effect that can secure a margin for the adjustment of the trench depth or profile for improving the characteristics of the device.

Claims (6)

반도체 기판상에 패드 산화막과 질화막을 형성하는 단계;Forming a pad oxide film and a nitride film on the semiconductor substrate; 상기 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계;Selectively removing the nitride film, the pad oxide film, and the substrate to form a trench; 상기 트렌치를 매립하도록 상기 기판 전면상에 제1갭필물질층을 보우잉(bowing)이 발생될 때까지 형성하는 단계;Forming a first gap fill material layer on the entire surface of the substrate to fill the trench until bowing occurs; 상기 제1갭필물질층상의 보우잉 영역을 소정의 물질로 매립하는 단계;Filling the bowing area on the first gapfill material layer with a predetermined material; 상기 소정의 물질을 에치백 배리어로 하는 에치백 공정으로 상기 제1갭필물질층을 일부 제거하는 단계;Partially removing the first gap fill material layer by an etch back process using the predetermined material as an etch back barrier; 상기 일부 제거된 제1갭필물질층상에 제2갭필물질층을 형성하는 단계; 및Forming a second gap fill material layer on the partially removed first gap fill material layer; And 상기 질화막이 노출되도록 상기 제2갭필물질층 및 제1갭필물질층을 화학기계적 연마로 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And planarizing the second gap fill material layer and the first gap fill material layer by chemical mechanical polishing so that the nitride film is exposed. 제1항에 있어서,The method of claim 1, 상기 소정의 물질은 포토레지스트인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the predetermined material is a photoresist. 제1항에 있어서,The method of claim 1, 상기 소정의 물질은 액상법으로 코팅되는 비전도성막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the predetermined material is a non-conductive film coated by a liquid phase method. 제1항에 있어서,The method of claim 1, 상기 제1갭필물질층과 제2갭필물질층을 동일 물질인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the first gap fill material layer and the second gap fill material layer are made of the same material. 제4항에 있어서,The method of claim 4, wherein 상기 제1갭필물질층과 제2갭필물질층은 화학기상증착법과 물리기상증착법 및 액상코팅법중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The first gap fill material layer and the second gap fill material layer may be formed by any one of a chemical vapor deposition method, a physical vapor deposition method, and a liquid coating method. 제4항에 있어서,The method of claim 4, wherein 상기 제1갭필물질층과 제2갭필물질층은 HDP CVD 산화막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the first gap fill material layer and the second gap fill material layer are HDP CVD oxide layers.
KR1020020042401A 2002-07-19 2002-07-19 Method for forming isolation film in semiconductor device KR20040008727A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042401A KR20040008727A (en) 2002-07-19 2002-07-19 Method for forming isolation film in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042401A KR20040008727A (en) 2002-07-19 2002-07-19 Method for forming isolation film in semiconductor device

Publications (1)

Publication Number Publication Date
KR20040008727A true KR20040008727A (en) 2004-01-31

Family

ID=37317754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042401A KR20040008727A (en) 2002-07-19 2002-07-19 Method for forming isolation film in semiconductor device

Country Status (1)

Country Link
KR (1) KR20040008727A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557563B1 (en) * 2004-06-01 2006-03-03 주식회사 하이닉스반도체 Method for forming isolation film of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557563B1 (en) * 2004-06-01 2006-03-03 주식회사 하이닉스반도체 Method for forming isolation film of semiconductor device

Similar Documents

Publication Publication Date Title
KR100224700B1 (en) Isolation method of semiconductor device
US20040161919A1 (en) Methods of forming integrated circuit devices including insulation layers
US20070194402A1 (en) Shallow trench isolation structure
US8173516B2 (en) Method of forming shallow trench isolation structure
KR20040008727A (en) Method for forming isolation film in semiconductor device
KR100559590B1 (en) Method for forming device isolation layer of semiconductor device
KR20090066406A (en) Method for manufacturing isolation layer of semiconductor device
KR100842508B1 (en) Method for manufacturing device isolation layer of semiconductor device
KR100688687B1 (en) Method for forming device isolation of semiconductor device
KR100818427B1 (en) Mehod for forming device isolation of semiconductor device
KR20090071771A (en) Method for manufacturing isolation layer of semiconductor device
KR100576415B1 (en) Method for forming shallow trench
KR20040110792A (en) The method for forming shall trench isolation in semiconductor device
US20040253834A1 (en) Method for fabricating a trench isolation structure
KR100842507B1 (en) Method for manufacturing device isolation layer of semiconductor device
KR100454850B1 (en) Method for manufacturing shallow trench isolation of semiconductor devices
KR101095066B1 (en) Method for manufacturing semiconductor device
KR100430582B1 (en) Method for manufacturing semiconductor device
KR100731129B1 (en) Method for forming shallow trench isolation of semiconductor device
KR20090125947A (en) Method for fabricating semiconductor device
KR20080062582A (en) Method for forming isolation layer of semiconductor device
KR20030096704A (en) Method for forming isolation in semiconductor device
KR20020002925A (en) Method for forming isolation layer of semiconductor device
KR20070070934A (en) Method for forming isolation film of semiconductor device
KR20040032690A (en) Method for forming trench isolation of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination