KR20040006948A - A semiconductor device with package of lead on chip type - Google Patents

A semiconductor device with package of lead on chip type Download PDF

Info

Publication number
KR20040006948A
KR20040006948A KR1020020041559A KR20020041559A KR20040006948A KR 20040006948 A KR20040006948 A KR 20040006948A KR 1020020041559 A KR1020020041559 A KR 1020020041559A KR 20020041559 A KR20020041559 A KR 20020041559A KR 20040006948 A KR20040006948 A KR 20040006948A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
lead
anisotropic conductive
semiconductor
Prior art date
Application number
KR1020020041559A
Other languages
Korean (ko)
Inventor
조일환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020041559A priority Critical patent/KR20040006948A/en
Publication of KR20040006948A publication Critical patent/KR20040006948A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A semiconductor device having an LOC(Lead On Chip) type package is provided to be capable of reducing fabrication cost and improving quality by directly connecting a semiconductor chip with a lead frame using an anisotropic conductive film. CONSTITUTION: A semiconductor device is provided with a lead frame(202) made of an inner and outer lead, the first semiconductor chip(204) partially opposite to the upper surface of the inner lead, and the second semiconductor chip(203) partially opposite to the lower surface of the inner lead. The semiconductor device further includes the first anisotropic conductive film(208) located between the first chip pad of the first semiconductor chip and the upper surface of the inner lead for electrically connecting the first chip pad with the upper surface of the inner lead, the second anisotropic conductive film(206) located between the second chip pad of the second semiconductor chip and the lower surface of the inner lead for electrically connecting the second chip pad with the lower surface of the inner lead, and a package body part(210).

Description

ＬＯＣ 형 패키지를 갖는 반도체 장치{A SEMICONDUCTOR DEVICE WITH PACKAGE OF LEAD ON CHIP TYPE}A SEMICONDUCTOR DEVICE WITH PACKAGE OF LEAD ON CHIP TYPE

본 발명은 반도체 장치에 관한 것으로서, 특히 리드 온 칩 타입의 패키지를 갖는 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a package of a lead-on chip type.

최근 휴대폰, PDA(Personal Digital Assistants)와 같은 휴대용 전자제품의 수요가 급격히 증가하면서 이에 이용되는 반도체 장치의 패키지에 대한 소형화, 경량화의 요구가 커지고 있다. 이러한 추세에 따라 리드 온 칩(Lead On Chip : 이하, "LOC"라고 함) 타입의 패키징 방식이 개발되어 왔다.Recently, as the demand for portable electronic products such as mobile phones and PDAs (Personal Digital Assistants) increases rapidly, the demand for miniaturization and weight reduction of the package of semiconductor devices used therein is increasing. According to this trend, a packaging method of a lead on chip (hereinafter, referred to as "LOC") type has been developed.

LOC 타입의 패키지를 갖는 반도체 장치가 도 1에 도시되어 있다. 도 1에 도시되어 있는 바와 같이 LOC 타입의 패키지를 갖는 반도체 장치(100)는 리드프레임을 구성하는 내부 리드(107)의 일부가 반도체 칩(102)과 겹쳐 있는 구조이다. 반도체 칩(102)에서 상면(104)은 회로 형성면이고, 하면(106)은 회로 비형성면이다. 칩 패드(114)는 회로 형성면상에 형성된다. 내부 리드(107)는 접착 테이프(111)에 의해 반도체 칩(102)의 상면에 물리적으로 접착되며, 본딩 와이어(110)에 의해 칩 패드(114)에 전기적으로 연결된다. 본딩 와이어(110)는 은(Au), 알루미늄(Al), 구리(Cu) 등의 도전성 금속선으로 이루어진다. 본딩 와이어(110)는 칩 패드(114)에 볼 본딩(ball bonding)되고, 내부 리드(108)에 스티치 본딩(stitch bonding)된다. 패키지 몸체부(112)는 통상 에폭시 성형 수지(epoxy molding compound)로 이루어지며, 리드프레임의 외부 리드(108)만이 노출되도록 반도체 칩(102), 본딩와이어(110) 등을 밀봉한다.A semiconductor device having a LOC type package is shown in FIG. As shown in FIG. 1, the semiconductor device 100 having the LOC type package has a structure in which a part of the internal lead 107 constituting the lead frame overlaps with the semiconductor chip 102. In the semiconductor chip 102, the upper surface 104 is a circuit forming surface, and the lower surface 106 is a circuit non-forming surface. The chip pad 114 is formed on the circuit formation surface. The inner lead 107 is physically bonded to the upper surface of the semiconductor chip 102 by the adhesive tape 111, and is electrically connected to the chip pad 114 by the bonding wire 110. The bonding wire 110 is made of a conductive metal wire such as silver (Au), aluminum (Al), copper (Cu), or the like. The bonding wire 110 is ball bonded to the chip pad 114, and stitch bonded to the inner lead 108. The package body 112 is usually made of an epoxy molding compound, and seals the semiconductor chip 102, the bonding wire 110, and the like so that only the outer lead 108 of the lead frame is exposed.

이와 같은 LOC 형 반도체 칩 패키지는 패키지 대비 반도체 칩의 점유 면적을 크게 할 수 있어 패키지 크기의 축소에 효과적이다. 그러나 칩 패드(114)와 내부리드(107) 사이의 전기적 연결을 위하여 본딩 와이어(110)를 사용하므로 많은 문제점을 가진다. 그 중의 하나가 반도체 칩 레벨의 적층(stacking)이 거의 불가능하다는 것이다. 그래서 디램 반도체 칩을 적층하기 위해서 리드프레임 대신에 기판을 사용하거나 또는 패키지 자체의 적층을 시도하였다.Such a LOC type semiconductor chip package can increase the occupied area of the semiconductor chip compared to the package, which is effective in reducing the package size. However, since the bonding wire 110 is used for the electrical connection between the chip pad 114 and the inner lead 107, there are many problems. One of them is that stacking at the semiconductor chip level is almost impossible. Therefore, in order to stack DRAM semiconductor chips, a substrate is used instead of a lead frame or an attempt has been made to stack a package itself.

본 발명은 이와 같은 문제점을 해결하기 위하여 제안된 것으로서, LOC 패키지에서 칩 스택을 구현한 반도체 장치를 제공하는 것을 목적으로 한다.The present invention has been proposed to solve such a problem, and an object of the present invention is to provide a semiconductor device implementing a chip stack in a LOC package.

도 1은 종래의 LOC 형 패키지를 갖는 반도체 장치의 구성도.1 is a block diagram of a semiconductor device having a conventional LOC type package.

도 2는 본 발명의 일 실시예에 의한 반도체 장치의 구성도.2 is a configuration diagram of a semiconductor device according to an embodiment of the present invention.

도 3은 본 발명에 따라 리드프레임에 이방성 전도 필름을 부착하는 공정을 설명하는 도면.3 is a view illustrating a process of attaching an anisotropic conductive film to a lead frame according to the present invention.

도 4는 본 발명에 따라 이방성 전도 필름을 이용하여 제1 반도체 칩을 리드프레임에 부착하는 공정을 설명하는 도면.4 is a view for explaining a step of attaching a first semiconductor chip to a lead frame using an anisotropic conductive film according to the present invention.

도 5는 본 발명에 따라 리드프레임에 제1 반도체 칩이 부착된 상태를 설명하는 도면.5 is a view illustrating a state in which a first semiconductor chip is attached to a lead frame according to the present invention.

도 6은 본 발명에 따라 이방성 전도 필름을 이용하여 제2 반도체 칩을 리드프레임에 부착하는 공정을 설명하는 도면.6 is a view for explaining a process of attaching a second semiconductor chip to a lead frame using an anisotropic conductive film according to the present invention.

도 7은 본 발명에 따라 몰딩하는 공정을 설명하는 도면.7 illustrates a molding process according to the invention.

도 8은 본 발명의 다른 실시예에 의한 반도체 장치의 구성도.8 is a configuration diagram of a semiconductor device according to another embodiment of the present invention.

이러한 목적을 이루기 위한 본 발명은 LOC 타입의 패키지를 갖는 반도체 장치에 있어서, 내부 리드와 외부 리드로 구성되는 리드프레임과, 회로 형성면에 칩 패드가 형성되어 있으며 상기 회로 형성면이 상기 내부 리드의 상면(上面)의 일부와 대향하는 제1 반도체 칩과, 회로 형성면에 칩 패드가 형성되어 있으며 상기 회로 형성면이 상기 내부 리드의 하면(下面)의 일부와 대향하는 제2 반도체 칩과, 전도성 입자와 접착 필름으로 구성되며 상기 제1 반도체 칩의 칩 패드와 상기 내부 리드의 상면(上面) 사이에 위치하여 상기 제1 반도체 칩의 칩 패드와 상기 내부 리드의 상면을 물리적 및 전기적으로 연결하는 제1 이방성 전도 필름과, 전도성 입자와 접착 필름으로 구성되며 상기 제2 반도체 칩의 칩 패드와 상기 내부 리드의 하면(下面) 사이에 위치하여 상기 제2 반도체 칩의 칩 패드와 상기 내부 리드의 하면을 물리적 및 전기적으로 연결하는 제2 이방성 전도 필름과, 상기 리드프레임의 외부 리드가 노출되도록 하여 상기 제1 및 제2 반도체 칩과 상기 제1 및 제2 이방성전도 필름을 밀봉하는 패키지 몸체부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, a semiconductor device having a LOC type package includes a lead frame including internal leads and external leads, and chip pads formed on a circuit formation surface, and the circuit formation surface of the internal lead. A first semiconductor chip facing a portion of an upper surface, a chip pad formed on a circuit forming surface, and a second semiconductor chip on which the circuit forming surface faces a portion of a lower surface of the inner lead, and conductive It is composed of particles and an adhesive film and is located between the chip pad of the first semiconductor chip and the upper surface of the inner lead to physically and electrically connect the upper surface of the chip pad and the inner lead of the first semiconductor chip 1 is composed of an anisotropic conductive film, conductive particles and an adhesive film and located between the chip pad of the second semiconductor chip and the lower surface of the inner lead. A second anisotropic conductive film that physically and electrically connects the chip pad of the second semiconductor chip and the lower surface of the inner lead, and the external lead of the lead frame to expose the first and second semiconductor chips and the first and second It characterized in that it comprises a package body portion for sealing the second anisotropic conductive film.

바람직하게는, 상기 제1 또는 제2 반도체 칩의 회로 비형성면이 상기 패키지 몸체부 외부로 노출된다. 상기 이방성 전도 필름을 구성하는 전도성 입자는 구(sphere) 형상이다. 상기 이방성 전도 필름을 구성하는 전도성 입자는 니켈, 금 도금된 니켈, 은 도금된 니켈, 구리로 이루어진 군(郡)에서 선택된 어느 하나로 이루어진다. 상기 이방성 전도 필름을 구성하는 접착 필름은 에폭시(epoxy) 또는 폴리이미드(polyimide)로 이루어진다.Preferably, the circuit non-forming surface of the first or second semiconductor chip is exposed to the outside of the package body portion. The conductive particles constituting the anisotropic conductive film have a sphere shape. The conductive particles constituting the anisotropic conductive film is made of any one selected from the group consisting of nickel, gold plated nickel, silver plated nickel, and copper. The adhesive film constituting the anisotropic conductive film is made of epoxy or polyimide.

이와 같은 본 발명의 구성에 의하면, 이방성 전도 필름을 이용하여 반도체 칩과 리드프레임을 직접 연결하여 별도의 와이어 본딩을 필요로 하지 않으므로 가격과 품질이 우수하다. 또한 온도 사이클(Temperature Cycle) 등에서 신뢰성이 우수하며 전체 패키지를 얇게 만들 수 있다. 또한 반도체 칩이 중앙 패드를 가지든 주변 패드를 가지든 불문하고 2개의 반도체 칩을 하나의 패키지를 이용하여 LOC 타입으로 함께 적층할 수 있으므로, 인쇄 회고 기판에 본 발명에 의한 반도체 장치를 실장할 때 차지하는 면적을 줄일 수 있다. 또한 적층되는 반도체 칩이 메모리 칩이면 기존 생산 설비를 활용하여 메모리 반도체의 용량을 쉽게 2배로 늘릴 수도 있고, 데이터 폭을 늘릴 수도 있다.According to the configuration of the present invention, since the anisotropic conductive film is directly connected to the semiconductor chip and the lead frame does not require a separate wire bonding is excellent in price and quality. It is also highly reliable in temperature cycles and can make the entire package thinner. In addition, regardless of whether the semiconductor chip has a center pad or a peripheral pad, two semiconductor chips can be stacked together in a LOC type using a single package, so that the semiconductor device according to the present invention is mounted on a printed retrospective substrate. The area occupied can be reduced. In addition, if the stacked semiconductor chip is a memory chip, the capacity of the memory semiconductor can be easily doubled by using existing production equipment, or the data width can be increased.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다. 설명의 일관성을 위하여 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; In the drawings, the same reference numerals are used to indicate the same or similar elements for the sake of consistency of description.

먼저 도 2는 본 발명의 일 실시예에 의한 반도체 장치의 구성도이다. 도 2에도시되어 있는 바와 같이 반도체 장치(200)는 리드프레임(202), 반도체 칩(203, 204), 이방성 전도 필름(206, 208), 패키지 몸체부(210)로 구성된다.2 is a configuration diagram of a semiconductor device according to an embodiment of the present invention. As shown in FIG. 2, the semiconductor device 200 includes a lead frame 202, semiconductor chips 203 and 204, anisotropic conductive films 206 and 208, and a package body 210.

도 2에서 리드프레임(202)은 패키지 몸체부(210) 안에 위치하는 내부 리드와, 패키지 몸체부(210) 밖에 위치하는 외부 리드로 구성된다. 반도체 칩(204)은 회로 형성면에 칩 패드가 형성되어 있으며, 도 2에 도시되어 있는 바와 같이 회로 형성면이 내부 리드의 상면(上面)의 일부와 대향하고 있다. 반도체 칩(203) 역시 회로 형성면에 칩 패드가 형성되어 있으며, 회로 형성면이 내부 리드의 하면(下面)의 일부와 대향하고 있다. 이방성 전도 필름(208)은 전도성 입자와 접착 필름으로 구성되며, 반도체 칩(204)의 칩 패드와 내부 리드의 상면(上面) 사이에 위치하여 반도체 칩(204)의 칩 패드와 내부 리드의 상면을 물리적 및 전기적으로 연결한다. 이방성 전도 필름(206) 역시 전도성 입자와 접착 필름으로 구성되며, 반도체 칩(203)의 칩 패드와 내부 리드의 하면(下面) 사이에 위치하여 반도체 칩(203)의 칩 패드와 내부 리드의 하면을 물리적 및 전기적으로 연결한다. 패키지 몸체부(210)는 리드프레임(202)의 외부 리드가 노출되도록 하여 반도체 칩(203, 204)과 이방성 전도 필름(206, 208)을 밀봉한다. 패키지 몸체부(210)는 에폭시 몰딩 수지(epoxy molding compound)로 주로 구성된다.In FIG. 2, the lead frame 202 includes an inner lead located in the package body 210 and an external lead located outside the package body 210. In the semiconductor chip 204, a chip pad is formed on a circuit formation surface, and as shown in FIG. 2, the circuit formation surface opposes a part of the upper surface of the inner lead. In the semiconductor chip 203, a chip pad is formed on the circuit formation surface, and the circuit formation surface opposes a part of the lower surface of the inner lead. The anisotropic conductive film 208 is composed of conductive particles and an adhesive film, and is located between the chip pad of the semiconductor chip 204 and the upper surface of the inner lead to cover the upper surface of the chip pad and the inner lead of the semiconductor chip 204. Connect physically and electrically. The anisotropic conductive film 206 is also composed of conductive particles and an adhesive film, and is located between the chip pad of the semiconductor chip 203 and the lower surface of the inner lead to cover the lower surface of the chip pad and the inner lead of the semiconductor chip 203. Connect physically and electrically. The package body 210 seals the semiconductor chips 203 and 204 and the anisotropic conductive films 206 and 208 by exposing the external leads of the lead frame 202. The package body 210 is mainly composed of an epoxy molding compound.

이하, 도 2에 도시된 반도체 장치(200)의 제조 과정을 설명한다. 먼저 도 3에 도시되어 있는 바와 같이 리드프레임(302)의 양면에 이방성 전도 필름(304, 306)을 부착한다. 도 3b는 도 3a에 도시된 리드프레임(302)을 "A" 방향에서 바라본 측단면도이다. 이방성 전도 필름(304, 306)은 리드프레임(302)에서 내부 리드에 해당하는 일단에 부착된다. 이방성 전도 필름(anisotropic conductive adhesive film)(304, 306)은 도 3b에 도시되어 있는 바와 같이 전도성 입자(308)와 접착 필름(310)으로 구성된다. 전도성 입자(308)는 구(sphere) 형상을 갖는 것이 바람직하며, 니켈, 금 도금된 니켈, 은 도금된 니켈, 구리로 이루어진 군(郡)에서 선택된 어느 하나로 이루어질 수 있다. 접착 필름(310)은 에폭시(epoxy) 또는 폴리이미드(polyimide)로 이루어진다.Hereinafter, a manufacturing process of the semiconductor device 200 shown in FIG. 2 will be described. First, as shown in FIG. 3, the anisotropic conductive films 304 and 306 are attached to both surfaces of the lead frame 302. FIG. 3B is a side cross-sectional view of the leadframe 302 shown in FIG. 3A as viewed from the “A” direction. The anisotropic conductive films 304 and 306 are attached to one end corresponding to the inner lead in the leadframe 302. Anisotropic conductive adhesive films 304 and 306 are composed of conductive particles 308 and adhesive film 310 as shown in FIG. 3B. The conductive particles 308 preferably have a sphere shape, and may be formed of any one selected from the group consisting of nickel, gold plated nickel, silver plated nickel, and copper. The adhesive film 310 is made of epoxy or polyimide.

다음에는 도 4에 도시되어 있는 바와 같이 반도체 칩(312)을 리드프레임(302)의 일면에 부착한다. 이를 위해 반도체 칩(312)을 마운트 스테이지(mount stage)(314) 위에 로딩하고, 리드프레임(302)을 반도체 칩(312)과 마운트 헤드(mount head)(316) 사이에 적절히 위치시킨다. 이 때 리드프레임(302)이 반도체 칩(312)의 칩 패드 위에 오도록 해야 한다. 다음에는 열, 압력, 초음파 등을 이용하여 이방성 전도 필름(306)을 매개로 하여 리드프레임(302)에 반도체 칩(312)을 부착한다. 도 5a는 본 발명에 따라 리드프레임(302)에 반도체 칩(312)이 부착된 상태를 설명하는 도면이고, 도 5b는 도 5에 도시된 결과물을 "B" 방향에서 바라본 측단면도이다. 도 5b에 도시되어 있는 바와 같이 칩 부착 공정 이후 이방성 전도 필름(306)을 구성하는 전도성 입자(308)가 리드프레임(302)과 반도체 칩(312)의 칩 패드(314)에 위치하므로 반도체 칩(312)의 칩 패드(314)와 리드프레임(302)은 전기적으로 연결된다. 또한 이방성 전도 필름(306)을 구성하는 접착 필름(310)의 작용으로 반도체 칩(312)은 리드프레임(302)에 물리적으로 부착된다.Next, as shown in FIG. 4, the semiconductor chip 312 is attached to one surface of the lead frame 302. To this end, the semiconductor chip 312 is loaded onto the mount stage 314, and the leadframe 302 is properly positioned between the semiconductor chip 312 and the mount head 316. At this time, the lead frame 302 should be placed on the chip pad of the semiconductor chip 312. Next, the semiconductor chip 312 is attached to the lead frame 302 through the anisotropic conductive film 306 using heat, pressure, ultrasonic waves, or the like. 5A is a view illustrating a state in which a semiconductor chip 312 is attached to a lead frame 302 according to the present invention, and FIG. 5B is a side cross-sectional view of the resultant shown in FIG. As shown in FIG. 5B, the conductive particles 308 constituting the anisotropic conductive film 306 after the chip attaching process are positioned in the lead frame 302 and the chip pad 314 of the semiconductor chip 312, thereby providing a semiconductor chip ( The chip pad 314 and the leadframe 302 of 312 are electrically connected. In addition, the semiconductor chip 312 is physically attached to the lead frame 302 by the action of the adhesive film 310 constituting the anisotropic conductive film 306.

다음에는 도 6에 도시되어 있는 바와 같이, 도 4에 도시된 것과 동일한 방법으로 리드프레임(302)의 다른 면에 반도체 칩(318)을 부착한다. 도 5를 참조하여 이미 설명한 바와 같이 반도체 칩(318)은 이방성 전도 필름(304)을 매개로 하여 리드프레임(302)에 물리적 및 전기적으로 연결된다. 다음에는 도 6에 도시되어 있는 바와 같이 에폭시 몰딩 수지를 이용하여 몰딩함으로써 패키지 몸체부(320)를 구성한다. 다음에는 리드프레임(302)의 댐버(dambar)(도시되지 않음)를 제거하는 트림(trim) 공정을 진행하고, 리드프레임(302)의 외부 리드를 주석(tin) 등으로 도금한다. 다음에는 리드프레임(302)의 외부 리드를 패키지 타입에 따라 모양을 만드는 싱귤레이션(singulation) 공정을 수행한다.Next, as shown in FIG. 6, the semiconductor chip 318 is attached to the other side of the lead frame 302 in the same manner as shown in FIG. 4. As described above with reference to FIG. 5, the semiconductor chip 318 is physically and electrically connected to the leadframe 302 through the anisotropic conductive film 304. Next, as shown in FIG. 6, the package body 320 is formed by molding using an epoxy molding resin. Next, a trim process of removing the dambar (not shown) of the lead frame 302 is performed, and the external lead of the lead frame 302 is plated with tin or the like. Next, a singulation process of forming the external lead of the lead frame 302 according to the package type is performed.

도 8은 본 발명의 다른 실시예에 의한 반도체 장치의 구성도이다. 도 2에 도시된 반도체 장치(200)와 비교할 때 반도체 칩(702, 704)의 회로 비형성면이 패키지(710) 외부로 노출되어 있는 점에서 구별된다. 반도체 칩(702, 704)의 일면이 외부로 노출되어 있으므로 반도체 칩(702, 704)에서 발생된 열을 외부로 방출하는 면에서 유리하다.8 is a configuration diagram of a semiconductor device according to another embodiment of the present invention. Compared with the semiconductor device 200 shown in FIG. 2, the circuit non-forming surfaces of the semiconductor chips 702 and 704 are exposed to the outside of the package 710. Since one surface of the semiconductor chips 702 and 704 is exposed to the outside, it is advantageous in terms of dissipating heat generated in the semiconductor chips 702 and 704 to the outside.

여기서 설명된 실시예들은 본 발명을 당업자가 용이하게 이해하고 실시할 수 있도록 하기 위한 것일 뿐이며, 본 발명의 범위를 한정하려는 것은 아니다. 따라서 당업자들은 본 발명의 범위 안에서 다양한 변형이나 변경이 가능함을 주목하여야 한다. 본 발명의 범위는 원칙적으로 후술하는 특허청구범위에 의하여 정하여진다.The embodiments described herein are merely intended to enable those skilled in the art to easily understand and practice the present invention, and are not intended to limit the scope of the present invention. Therefore, those skilled in the art should note that various modifications or changes are possible within the scope of the present invention. The scope of the invention is defined in principle by the claims that follow.

이와 같은 본 발명의 구성에 의하면, 이방성 전도 필름을 이용하여 반도체 칩과 리드프레임을 직접 연결하여 별도의 와이어 본딩을 필요로 하지 않으므로 가격과 품질이 우수하다. 또한 온도 사이클(Temperature Cycle) 등에서 신뢰성이 우수하며 전체 패키지를 얇게 만들 수 있다. 또한 반도체 칩이 중앙 패드를 가지든 주변 패드를 가지든 불문하고 2개의 반도체 칩을 하나의 패키지를 이용하여 LOC 타입으로 함께 적층할 수 있으므로, 인쇄 회고 기판에 본 발명에 의한 반도체 장치를 실장할 때 차지하는 면적을 줄일 수 있다. 또한 적층되는 반도체 칩이 메모리 칩이면 기존 생산 설비를 활용하여 메모리 반도체의 용량을 쉽게 2배로 늘릴 수도 있고, 데이터 폭을 늘릴 수도 있다.According to the configuration of the present invention, since the anisotropic conductive film is directly connected to the semiconductor chip and the lead frame does not require a separate wire bonding is excellent in price and quality. It is also highly reliable in temperature cycles and can make the entire package thinner. In addition, regardless of whether the semiconductor chip has a center pad or a peripheral pad, two semiconductor chips can be stacked together in a LOC type using a single package, so that the semiconductor device according to the present invention is mounted on a printed retrospective substrate. The area occupied can be reduced. In addition, if the stacked semiconductor chip is a memory chip, the capacity of the memory semiconductor can be easily doubled by using existing production equipment, or the data width can be increased.

Claims (5)

LOC 타입의 패키지를 갖는 반도체 장치에 있어서,In a semiconductor device having a LOC type package, 내부 리드와 외부 리드로 구성되는 리드프레임과,A lead frame composed of an inner lead and an outer lead, 회로 형성면에 칩 패드가 형성되어 있으며 상기 회로 형성면이 상기 내부 리드의 상면(上面)의 일부와 대향하는 제1 반도체 칩과,A first semiconductor chip having a chip pad formed on a circuit formation surface and the circuit formation surface facing a part of an upper surface of the internal lead; 회로 형성면에 칩 패드가 형성되어 있으며 상기 회로 형성면이 상기 내부 리드의 하면(下面)의 일부와 대향하는 제2 반도체 칩과,A second semiconductor chip having a chip pad formed on a circuit formation surface and the circuit formation surface facing a part of the lower surface of the inner lead; 전도성 입자와 접착 필름으로 구성되며 상기 제1 반도체 칩의 칩 패드와 상기 내부 리드의 상면(上面) 사이에 위치하여 상기 제1 반도체 칩의 칩 패드와 상기 내부 리드의 상면을 전기적으로 연결하는 제1 이방성 전도 필름과,A first layer including conductive particles and an adhesive film and positioned between a chip pad of the first semiconductor chip and an upper surface of the inner lead to electrically connect the chip pad of the first semiconductor chip to an upper surface of the inner lead Anisotropic conductive film, 전도성 입자와 접착 필름으로 구성되며 상기 제2 반도체 칩의 칩 패드와 상기 내부 리드의 하면(下面) 사이에 위치하여 상기 제2 반도체 칩의 칩 패드와 상기 내부 리드의 하면을 전기적으로 연결하는 제2 이방성 전도 필름과,A second layer including conductive particles and an adhesive film and positioned between the chip pad of the second semiconductor chip and the lower surface of the inner lead to electrically connect the chip pad of the second semiconductor chip to the lower surface of the inner lead Anisotropic conductive film, 상기 리드프레임의 외부 리드가 노출되도록 하여 상기 제1 및 제2 반도체 칩과 상기 제1 및 제2 이방성 전도 필름을 밀봉하는 패키지 몸체부를A package body part sealing the first and second semiconductor chips and the first and second anisotropic conductive films by exposing the external leads of the lead frame is exposed. 포함하는 것을 특징으로 하는 반도체 장치.A semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 또는 제2 반도체 칩의 회로 비형성면이 상기 패키지 몸체부 외부로노출되어 있는 것을 특징으로 하는 반도체 장치.And a circuit non-forming surface of the first or second semiconductor chip is exposed to the outside of the package body portion. 제 1 항에 있어서,The method of claim 1, 상기 이방성 전도 필름을 구성하는 전도성 입자는 구(sphere) 형상인 것을 특징으로 하는 반도체 장치.And the conductive particles constituting the anisotropic conductive film have a sphere shape. 제 1 항에 있어서,The method of claim 1, 상기 이방성 전도 필름을 구성하는 전도성 입자는 니켈, 금 도금된 니켈, 은 도금된 니켈, 구리로 이루어진 군(郡)에서 선택된 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치.And the conductive particles constituting the anisotropic conductive film are made of any one selected from the group consisting of nickel, gold plated nickel, silver plated nickel, and copper. 제 1 항에 있어서,The method of claim 1, 상기 이방성 전도 필름을 구성하는 접착 필름은 에폭시(epoxy) 또는 폴리이미드(polyimide)로 이루어진 군(郡)에서 선택된 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치.The adhesive film constituting the anisotropic conductive film is made of any one selected from the group consisting of epoxy (polyoxy) or polyimide (polyimide).
KR1020020041559A 2002-07-16 2002-07-16 A semiconductor device with package of lead on chip type KR20040006948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020041559A KR20040006948A (en) 2002-07-16 2002-07-16 A semiconductor device with package of lead on chip type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020041559A KR20040006948A (en) 2002-07-16 2002-07-16 A semiconductor device with package of lead on chip type

Publications (1)

Publication Number Publication Date
KR20040006948A true KR20040006948A (en) 2004-01-24

Family

ID=37316794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020041559A KR20040006948A (en) 2002-07-16 2002-07-16 A semiconductor device with package of lead on chip type

Country Status (1)

Country Link
KR (1) KR20040006948A (en)

Similar Documents

Publication Publication Date Title
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US8350380B2 (en) Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
KR101805114B1 (en) Integrated circuit packaging system with dual side connection and method of manufacture thereof
US6864566B2 (en) Duel die package
US7145222B2 (en) Leadless semiconductor package
JP4633971B2 (en) Semiconductor device
US7514771B2 (en) Leadless lead-frame
JPH11354714A (en) Multi-chip package
JP2002231885A (en) Semiconductor device
JP5557204B2 (en) Integrated circuit package system and manufacturing system thereof
KR20090031315A (en) Integrated circuit package system with warp-free chip
US8134242B2 (en) Integrated circuit package system with concave terminal
US20020153601A1 (en) Multi-chip package
US9059074B2 (en) Integrated circuit package system with planar interconnect
JPS6042620B2 (en) Semiconductor device encapsulation
JP2000124235A (en) Resin-sealed semiconductor device
US7091594B1 (en) Leadframe type semiconductor package having reduced inductance and its manufacturing method
CN112614830A (en) Encapsulation module and electronic equipment
US8106502B2 (en) Integrated circuit packaging system with plated pad and method of manufacture thereof
KR20040006948A (en) A semiconductor device with package of lead on chip type
KR100422608B1 (en) Stack chip package
US20080087999A1 (en) Micro BGA package having multi-chip stack
JP2003347504A (en) Semiconductor device and method of manufacturing the same
KR100340862B1 (en) Stack package and its manufacturing method
KR100481927B1 (en) Semiconductor Package and Manufacturing Method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid