KR20040006470A - Method for forming gate oxide in semiconductor device - Google Patents

Method for forming gate oxide in semiconductor device Download PDF

Info

Publication number
KR20040006470A
KR20040006470A KR1020020040762A KR20020040762A KR20040006470A KR 20040006470 A KR20040006470 A KR 20040006470A KR 1020020040762 A KR1020020040762 A KR 1020020040762A KR 20020040762 A KR20020040762 A KR 20020040762A KR 20040006470 A KR20040006470 A KR 20040006470A
Authority
KR
South Korea
Prior art keywords
oxide film
gate oxide
semiconductor device
forming
oxide layer
Prior art date
Application number
KR1020020040762A
Other languages
Korean (ko)
Inventor
이종곤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020040762A priority Critical patent/KR20040006470A/en
Publication of KR20040006470A publication Critical patent/KR20040006470A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: A method for forming a gate oxide layer of a semiconductor device is provided to be capable of considerably reducing the thickness of the gate oxide layer by using a sacrificial oxide layer. CONSTITUTION: A sacrificial oxide layer is formed at the upper portion of a semiconductor substrate(100) by carrying out an NO annealing process. A wet etching process is carried out at the sacrificial oxide layer. Then, a dry thermal oxide layer(300) is formed at the upper portion of the semiconductor substrate. Preferably, the NO annealing process is carried out by using NO: N2= 0.5: 9.5 at the temperature of 850 °C for 20 minutes. Preferably, the wet etching process is carried out by using diluted HF based chemicals. Preferably, the dry thermal oxide layer having a thickness of 30 angstrom, is formed at the temperature of 850 °C.

Description

반도체 소자의 게이트 산화막 형성방법{METHOD FOR FORMING GATE OXIDE IN SEMICONDUCTOR DEVICE}TECHNICAL FOR FORMING GATE OXIDE IN SEMICONDUCTOR DEVICE

본 발명은 반도체 소자의 게이트 산화막 형성방법에 관한 것으로, 보다 상세하게는 매우 얇은 두께의 게이트 산화막을 형성할 수 있는 반도체 소자의 게이트 산화막 형성방법에 관한 것이다.The present invention relates to a method for forming a gate oxide film of a semiconductor device, and more particularly, to a method for forming a gate oxide film of a semiconductor device capable of forming a gate oxide film having a very thin thickness.

반도체 소자에 있어서 트랜지스터의 가장 기본적인 기능으로 스위칭(Switching) 기능을 들 수 있다. 트랜지스터는 문턱전압(Threshold Voltage)이라고 하는 VT특성이 있다. 구체적으로, 인가전압에 의해서 소오스(Source)와 드레인(Drain)간의 전압이 문턱전압(VT) 이상으로 되면 턴 온(Turn On)되고, 소오스(Source)와 드레인(Drain)간의 전압이 인가전압과 같아지면 완전도통 상태의 포화(Saturation) 상태가 된다.The most basic function of a transistor in a semiconductor device is a switching function. The transistor has a threshold voltage V T characteristic called (Threshold Voltage). Specifically, the turn-on (Turn On), and, a source (Source) and the voltage is applied between the drain (Drain) voltage when the voltage between the source (Source) and drain (Drain) by the applied voltage above the threshold voltage (V T) Is equal to saturation.

트랜지스터는 신호전달을 담당하는 게이트 단자(Gate Terminal)와 소오스-드레인(Source-Drain)이 각각 다른 배선으로 연결되는데, DRAM에서는 소오스(Souce)부가 캐패시터(Capacitor)에 연결되어 있다. 그리고, 게이트는 게이트 산화막(Gate Oxide)이라고 하는 절연막에 의해 전기적으로 절연되어 있어서 게이트와 반도체 기판 사이에는 전류의 흐름은 없다. 또한, 게이트 산화막에 의해서 게이트와 소오스/드레인은 물리적으로 분리되어 있다.In the transistor, a gate terminal and a source-drain that are responsible for signal transmission are connected to each other by wires. In a DRAM, a source part is connected to a capacitor. The gate is electrically insulated by an insulating film called a gate oxide film, so there is no current flow between the gate and the semiconductor substrate. In addition, the gate and the source / drain are physically separated by the gate oxide film.

이러한 게이트 산화막은 절연파괴(Breakdown) 특성을 고려하여 결함이 없고 오염이 없는 고순도의 옥사이드(Oxide)어어야 한다. 드레인 전류(Drain Current)는 게이트 산화막 두께에 반비례하는 특성이 있기 때문에 게이트 산화막 두께가 얇을수록 전류(Current) 구동 능력은 향상된다. 따라서, 핫 캐리어(Hot Carrier) 내성과 같이 게이트 산화막이 얇아질수록 나타나는 문제점들만 극복할 수 있다면 게이트 산화막의 두께는 얇을수록 좋다.The gate oxide film should be oxide of high purity without defects and contamination in consideration of breakdown characteristics. Since drain current is inversely proportional to the thickness of the gate oxide film, the thinner the gate oxide film thickness, the higher the current driving capability is. Therefore, the thinner the gate oxide layer is, the better the thickness of the gate oxide layer can be overcome if only the problems appearing as the gate oxide layer becomes thinner, such as hot carrier resistance.

종래 반도체 소자의 게이트 산화막은 노(furnace)를 이용한 게이트 산화(Gate Oxidation) 공정으로 실리콘 기판 상부에 약 150Å 정도의 두께로 형성되었다. 그런다음, 게이트 산화막상에 바로 폴리실리콘을 증착하여 게이트를 형성하였다.The gate oxide layer of a conventional semiconductor device is formed to a thickness of about 150 Å on a silicon substrate by a gate oxidation process using a furnace. Then, polysilicon was deposited directly on the gate oxide to form a gate.

그러나, 종래 기술에 따른 반도체 소자의 게이트 산화막 형성방법에 있어서는 다음과 같은 문제점이 있었다.However, the conventional method of forming a gate oxide film of a semiconductor device has the following problems.

최근 회로선폭이 0.13㎛ 이하로 좁아지면서 그에 따라 게이트 산화막 두께도 20Å 이하가 요구되고 있다. 그러나 현재 사용되고 있는 노(furnace)에서는 게이트 산화막 두께를 20Å 이하로 성장시키는 것이 매우 어렵다. 그래서, 급속열처리(RTA) 방법이나 유전율이 큰 물질로 대체하고자 하는 연구가 많이 이루어지고 있다. 또한, N2이온주입으로 산화막 성장속도를 조절하거나 희석 습식 옥사이드(diluted wet oxide) 등의 방법 등이 있으나, 아직까지는 노 습식 옥사이드(furnace wet oxide; O2+ H2O -> H2O 산화)가 가장 신뢰성이 좋고 실리콘 표면의 결함 밀도(defect density)가 가장 작다는 잇점이 있다.Recently, the circuit line width is narrowed to 0.13 mu m or less, and accordingly, the gate oxide film thickness is also required to be 20 mu m or less. However, in a furnace currently used, it is very difficult to grow the gate oxide thickness below 20 kW. Therefore, many studies have been conducted to replace the rapid thermal treatment (RTA) method or a material having a high dielectric constant. In addition, there is a method of controlling the growth rate of the oxide film by N 2 ion implantation or dilute wet oxide, etc., but so far, wet wet oxide (O 2 + H 2 O-> H 2 O oxidation) ) Is the most reliable and has the lowest defect density on the silicon surface.

그러나, 상기한 바와 같이 현재 사용되고 있는 노(furnace)는 게이트 산화막 두께를 약 20Å 정도까지는 형성시킬 수는 있으나 그 이하로는 제조하기 어렵다. 그 이유는 습식 산화(wet oxidation) 공정까지 이르기 전에 산화막이 약 15~17Å 정도로 성장하기 때문이다. 또한, 얇은 두께를 얻기 위해선 공정 온도를 약 700℃ 까지 낮추어야 하는데 이 경우에는 산화막의 품질이 떨어지는 문제점이 있다.However, the furnace currently used as described above can form a gate oxide thickness of about 20 kPa, but is difficult to manufacture below. This is because the oxide film grows to about 15-17 kPa before the wet oxidation process. In addition, in order to obtain a thin thickness, the process temperature must be lowered to about 700 ° C. In this case, there is a problem that the quality of the oxide film is deteriorated.

이에 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 질화 산화막을 희생 산화막으로 이용하여 희생 산화막 이후 형성될 게이트 산화막의 두께를 낮게 조절하여 초박막의 게이트 산화막을 제조할 수 있는 반도체 소자의 게이트 산화막 형성방법을 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned problems in the prior art, an object of the present invention by using a nitride oxide film as a sacrificial oxide film by controlling the thickness of the gate oxide film to be formed after the sacrificial oxide film to manufacture a ultra-thin gate oxide film The present invention provides a method for forming a gate oxide film of a semiconductor device.

도 1 내지 도 3은 본 발명에 따른 반도체 소자의 게이트 산화막 형성방법을 도시한 단면도.1 to 3 are cross-sectional views showing a gate oxide film forming method of a semiconductor device according to the present invention.

도 4 및 도 5는 본 발명에 따른 반도체 소자의 게이트 산화막 형성방법에 있어서 성장조건에 따른 산화막 두께를 나타내는 그래프.4 and 5 are graphs showing oxide film thicknesses according to growth conditions in a method of forming a gate oxide film of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100; 반도체 기판200; 희생 산화막100; A semiconductor substrate 200; Sacrificial oxide

300; 드라이 열 산화막300; Dry thermal oxide

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게이트 산화막 형성방법은, 반도체 기판상에 NO 어닐 공정으로 희생 산화막을 형성하는 단계; 상기 희생 산화막을 습식 식각하는 단계; 및 상기 기판상에 드라이 열 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of forming a gate oxide film of a semiconductor device according to the present invention for achieving the above object comprises the steps of: forming a sacrificial oxide film on the semiconductor substrate by a NO annealing process; Wet etching the sacrificial oxide layer; And forming a dry thermal oxide film on the substrate.

상기 NO 어닐 공정은 NO:N2= 0.5:9.5 비율과 850℃ 온도와 20분의 공정 시간 조건으로 진행되는 것을 특징으로 한다.The NO anneal process is characterized in that the NO: N 2 = 0.5: 9.5 ratio, 850 ℃ temperature and 20 minutes process time conditions are carried out.

상기 습식 식각은 50:1 이하의 묽은 HF 계열의 케미컬을 사용하는 것을 특징으로 한다.The wet etching is characterized by using a thin HF-based chemical of 50: 1 or less.

상기 드라이 열 산화막은 850℃ 온도에서 30Å 두께로 형성되는 것을 특징으로 한다.The dry thermal oxide film is formed at a thickness of 30 kPa at a temperature of 850 ° C.

본 발명에 의하면, 기존의 장비를 사용하면서도 5Å~20Å 두께를 가진 초박막의 게이트 산화막을 형성할 수 있다.According to the present invention, an ultra-thin gate oxide film having a thickness of 5 kV to 20 kV can be formed while using existing equipment.

이하, 본 발명에 따른 반도체 소자의 게이트 산화막 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a method of forming a gate oxide film of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 3은 본 발명에 따른 반도체 소자의 게이트 산화막 형성방법을 도시한 단면도이고, 도 4 및 도 5는 본 발명에 따른 반도체 소자의 게이트 산화막 형성방법에 있어서 성장조건에 따른 산화막 두께를 나타내는 그래프이다.1 to 3 are cross-sectional views illustrating a method of forming a gate oxide film of a semiconductor device according to the present invention, and FIGS. 4 and 5 illustrate oxide film thicknesses according to growth conditions in a method of forming a gate oxide film of a semiconductor device according to the present invention. It is a graph.

본 발명에 따른 반도체 소자의 게이트 산화막 형성방법은, 도 1에 도시된 바와 같이, 실리콘과 같은 원소로 이루어진 반도체 기판(100)상에 NO 어닐 공정으로 희생 산화막(200)를 형성한다. 상기 NO 어닐 공정은 NO:N2= 0.5:9.5 비율과 850℃ 온도와 20분의 공정 시간 조건으로 진행한다.In the method of forming the gate oxide film of the semiconductor device according to the present invention, as shown in FIG. 1, the sacrificial oxide film 200 is formed on the semiconductor substrate 100 made of an element such as silicon by an NO annealing process. The NO annealing process is performed at a NO: N 2 = 0.5: 9.5 ratio, a temperature of 850 ° C, and a process time of 20 minutes.

이때, 상기 기판(100)과 희생 산화막(200) 계면에는 질소원자가 존재하여 SiN 결합(A)이 존재한다.At this time, a nitrogen atom is present at the interface between the substrate 100 and the sacrificial oxide film 200 so that a SiN bond (A) exists.

다음으로, 도 2에 도시된 바와 같이, 50:1 이하의 묽은 HF 계열의 케미컬을 사용하여 상기 희생 산화막(200)을 습식 식각한다. 이때, 상기 기판(100)에 손상이 가지 않도록 과도한 식각이 되지 않도록 한다. 이 경우에도, 상기 기판(100)상에는 SiN결합(A) 일부가 남아있다.Next, as shown in FIG. 2, the sacrificial oxide layer 200 is wet etched using a thin HF-based chemical having a thickness of 50: 1 or less. In this case, excessive etching may be performed so that the substrate 100 is not damaged. Even in this case, a part of SiN bond (A) remains on the substrate 100.

이어서, 도 3에 도시된 바와 같이, 상기 기판(100)상에 드라이 열 산화막(300)을 형성한다. 상기 드라이 열 산화막은 850℃ 온도에서 30Å 두께로 성장시킨다. 이 경우, 도 4 및 도 5에 도시된 바와 같이, 상기 기판(100)상에는 실제 15Å 정도밖에 성장하지 않는다.Subsequently, as shown in FIG. 3, a dry thermal oxide film 300 is formed on the substrate 100. The dry thermal oxide film is grown to a thickness of 30 kPa at a temperature of 850 ℃. In this case, as shown in FIG. 4 and FIG. 5, only about 15 GPa is actually grown on the substrate 100.

본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Various embodiments can be easily implemented as well as self-explanatory to those skilled in the art without departing from the principles and spirit of the present invention. Accordingly, the claims appended hereto are not limited to those already described above, and the following claims are intended to cover all of the novel and patented matters inherent in the invention, and are also common in the art to which the invention pertains. Includes all features that are processed evenly by the knowledgeable.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 게이트 산화막 형성방법에 의하면, 기존의 장비를 사용하면서도 5Å~20Å 두께를 가진 초박막의 게이트 산화막을 형성할 수 있다.As described above, according to the method for forming the gate oxide film of the semiconductor device according to the present invention, an ultra-thin gate oxide film having a thickness of 5 kV to 20 kV can be formed using existing equipment.

Claims (4)

반도체 기판상에 NO 어닐 공정으로 희생 산화막을 형성하는 단계;Forming a sacrificial oxide film on the semiconductor substrate by a NO annealing process; 상기 희생 산화막을 습식 식각하는 단계; 및Wet etching the sacrificial oxide layer; And 상기 기판상에 드라이 열 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.And forming a dry thermal oxide film on the substrate. 제1항에 있어서,The method of claim 1, 상기 NO 어닐 공정은 NO:N2= 0.5:9.5 비율과 850℃ 온도와 20분의 공정 시간 조건으로 진행되는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.And the NO annealing process is performed under a NO: N 2 = 0.5: 9.5 ratio, a temperature of 850 ° C., and a process time of 20 minutes. 제1항에 있어서,The method of claim 1, 상기 습식 식각은 50:1 이하의 묽은 HF 계열의 케미컬을 사용하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.The wet etching is a method of forming a gate oxide film of a semiconductor device, characterized in that using a thin HF-based chemical of 50: 1 or less. 제1항에 있어서,The method of claim 1, 상기 드라이 열 산화막은 850℃ 온도에서 30Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.The dry thermal oxide film is a gate oxide film forming method of a semiconductor device, characterized in that formed at a thickness of 30Å at 850 ℃ temperature.
KR1020020040762A 2002-07-12 2002-07-12 Method for forming gate oxide in semiconductor device KR20040006470A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040762A KR20040006470A (en) 2002-07-12 2002-07-12 Method for forming gate oxide in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040762A KR20040006470A (en) 2002-07-12 2002-07-12 Method for forming gate oxide in semiconductor device

Publications (1)

Publication Number Publication Date
KR20040006470A true KR20040006470A (en) 2004-01-24

Family

ID=37316357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040762A KR20040006470A (en) 2002-07-12 2002-07-12 Method for forming gate oxide in semiconductor device

Country Status (1)

Country Link
KR (1) KR20040006470A (en)

Similar Documents

Publication Publication Date Title
US6597046B1 (en) Integrated circuit with multiple gate dielectric structures
US3958266A (en) Deep depletion insulated gate field effect transistors
US6759302B1 (en) Method of generating multiple oxides by plasma nitridation on oxide
US6117741A (en) Method of forming a transistor having an improved sidewall gate structure
EP1236225A1 (en) Method for establishing ultra-thin gate insulator using anneal in ammonia
US6753229B1 (en) Multiple-thickness gate oxide formed by oxygen implantation
US6753559B2 (en) Transistor having improved gate structure
KR100405015B1 (en) A method of manufacturing semiconductor device
US6307230B1 (en) Transistor having an improved sidewall gate structure and method of construction
KR20040006470A (en) Method for forming gate oxide in semiconductor device
JP4541489B2 (en) Semiconductor device and manufacturing method thereof
JPH1154746A (en) Insulated gate semiconductor device and manufacture thereof
US7169714B2 (en) Method and structure for graded gate oxides on vertical and non-planar surfaces
JPH06260644A (en) Manufacture of semiconductor device
KR19980030045A (en) Field oxide film formation method of a semiconductor device
KR100315043B1 (en) Method of manufacturing semiconductor device having gate dielectric made of aluminium oxide
KR20030095458A (en) Method for forming gate oxide in semiconductor device
JPWO2009157040A1 (en) Semiconductor device and manufacturing method thereof
KR100237022B1 (en) Forming method of dielectric film of capacitor
KR100505630B1 (en) Method for manufacturing MOSFET having elevated source/drain
KR100259068B1 (en) Method for manufacturing mosfet of soi structure
KR20030042325A (en) Fabrication Method for Heterojunction Field Effect Transistor
JPH0728041B2 (en) Semiconductor device, method of manufacturing the same, and method of driving semiconductor device
KR20050012576A (en) Method for forming gate oxide using high dielectric insulator
KR20000002635A (en) Transister of semiconductor and production method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination