KR20040003220A - 액정디스플래이 백라이트 인버터 드라이브 회로 - Google Patents

액정디스플래이 백라이트 인버터 드라이브 회로 Download PDF

Info

Publication number
KR20040003220A
KR20040003220A KR1020020037862A KR20020037862A KR20040003220A KR 20040003220 A KR20040003220 A KR 20040003220A KR 1020020037862 A KR1020020037862 A KR 1020020037862A KR 20020037862 A KR20020037862 A KR 20020037862A KR 20040003220 A KR20040003220 A KR 20040003220A
Authority
KR
South Korea
Prior art keywords
voltage
output
soft start
start capacitor
current
Prior art date
Application number
KR1020020037862A
Other languages
English (en)
Other versions
KR100524629B1 (ko
Inventor
최낙춘
이상우
김재필
Original Assignee
주식회사 오닉스테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오닉스테크놀로지스 filed Critical 주식회사 오닉스테크놀로지스
Priority to KR10-2002-0037862A priority Critical patent/KR100524629B1/ko
Publication of KR20040003220A publication Critical patent/KR20040003220A/ko
Application granted granted Critical
Publication of KR100524629B1 publication Critical patent/KR100524629B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/24—Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정디스플래이 백라이트 인버터 드라이브 회로에 관한 것으로서, PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 제어부; 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 상기 소프트 스타트 캐패시터 및 제어부와 연결되며, 상기 제어부가 활성화되면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 제어부가 비활성화되면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교 및 증폭하는 궤환 증폭기; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비함으로써 부하의 수명이 향상된다.

Description

액정디스플래이 백라이트 인버터 드라이브 회로{Circuit for driving liquid crystal display back light inverter}
본 발명은 액정디스플래이 백라이트 인버터 드라이브 회로에 관한 것으로서, 특히 액정디스플래이 백라이트 인버터에 발생하는 잡음을 감소시키기 위하여 소프트 스타트(Soft Start)를 수행하는 액정디스플래이 백라이트 인버터 드라이브 회로에 관한 것이다.
도 1은 종래의 액정디스플래이 백라이트 인버터 드라이브 회로의 블록도이다. 도 1을 참조하면, 종래의 액정디스플래이 백라이트 인버터 드라이브 회로(101)는 제1 내지 제3 입력부들(111∼113), 궤환 증폭기(121), 및 출력부(131)를 구비한다.
버스트 디밍 펄스 신호(Bdim)가 하이(high)이면 소프트 스타트 캐패시터 전압(Vss)이 감소한다. 소프트 스타트 캐패시터 전압(Vss)이 감소하면 출력 신호들(Hout,Lout)은 하이로 되므로 출력부(131)에 연결되는 부하(미도시)는 동작하지 않게 된다. 그러면, 부하에서 제1 입력부(111)로 궤환되는 전압(Vfb)은 제로 전압으로 유지된다. 이 때, 소프트 스타트 캐패시터 전압(Vss)의 최저 전압(Vsb)은 제로 전압보다 크기 때문에 궤환 증폭기(121)의 출력전압(Vf)은 순간적으로 하이로 된다. 이 상태가 계속되다가 다시 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 소프트 스타트 캐패시터 전압(Vss)은 증가하기 시작한다. 그에 따라 궤환 증폭기(121)의 출력전압)Vf)이 소프트 스타트 캐패시터 전압(Vss)을 맞추기 위해 과도 응답 상태로 되어 도 2a에 도시된 바와 같은 댐핑 현상(211)을 일으키게 된다. 이와 같은 댐핑 현상(211)은 출력부(131)에 연결되는 하프 브리지(미도시)의 스위칭 동작에 영향을 주며, 결국에는 최종적인 제어 대상인 부하에 흐르는 전류를 과도응답 상태로 제어하게 된다. 따라서 부하의 수명이 단축된다.
또한, 초기에 전원전압이 인가될 경우, 종래의 액정디스플래이 백라이트 인버터 드라이브 회로(101)에 의하면 도 2b에 도시된 바와 같이 과도 전압(221)이 부하에 인가될 수가 있다. 그로 인하여 부하의 수명이 단축된다.
본 발명이 이루고자하는 기술적 과제는 궤환 증폭기의 출력을 안정적으로 제어하여 궤환 증폭기에 발생하는 댐핑 현상을 제거하며, 전원전압이 인가되는 초기에 부하에 과도 전압이 인가되는 것을 방지하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공하는 것이다.
도 1은 종래의 액정디스플래이 백라이트 인버터 드라이브 회로의 블록도이다.
도 2a 및 도 2b는 각각 도 1에 도시된 회로에서 발생하는 댐핑 현상 및 과도 응답 특성을 보여준다.
도 3은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 적용예이다.
도 4는 본 발명의 제1 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다.
도 6은 도 4 및 도 5에 도시된 회로의 파형도이다.
도 7은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 다른 적용예이다.
도 8은 본 발명의 제3 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다.
도 9는 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로가 버스트 디밍 동작을 수행할 때의 파형도이다.
도 10은 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로가 아날로그 디밍 동작을 수행할 때의 파형도이다.
도 11은 도 8에 도시된 회로가 아날로그 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다.
도 12는 도 8에 도시된 회로가 버스트 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다.
상기 기술적 과제를 이루기 위하여 본 발명은,
PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 제어부; 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 상기 소프트 스타트 캐패시터 및 제어부와 연결되며, 상기 제어부가 활성화되면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 제어부가 비활성화되면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교 및 증폭하는 궤환 증폭기; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또,
PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 상기 소프트 스타트 캐패시터의 전압이 기준 전압보다 낮으면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 소프트 스타트 캐패시터의 전압이 상기 기준 전압보다 높으면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교하여 증폭하는 궤환 증폭기; 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터의 충방전을 제어하는 스위칭부; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 아날로그 디밍 신호를 버퍼링하여 소정 전압을 출력하는 버퍼부; 상기 소프트 스타트 캐패시터 전압과 상기 버퍼부의 출력전압을 입력하고 제2 전압을 출력하며, 상기 버퍼부의 출력전압과 상기 소프트 스타트 캐패시터 전압 중 하나가 기준 전압보다 낮으면상기 제2 전압은 상기 제1 전압보다 낮아지고, 상기 버퍼부의 출력전압과 상기 소프트 스타트 캐패시터 전압 중 하나가 상기 기준전압보다 높으면 상기 제2 전압은 상기 제1 전압보다 높아지는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교하여 증폭하는 궤환 증폭기; 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 스위칭부; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공한다.
상기 본 발명에 의하여 부하의 수명이 향상된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 적용예이다. 도 3을 참조하면, 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치(311)는 포트들(p1∼p8)을 구비하며, 포트(p1)에는 전원전압(Vcc)이 인가되고, 포트들(p3,p4,p5,p6)에는캐패시터들(Ct,Css,Cmp)이 연결되며, 포트들(p7,p8)에는 PMOS 트랜지스터(PQ)와 NMOS 트랜지스터(NQ)로 구성된 스위칭 회로(321), 공진회로(331), 부스트 트랜스포머(Boost Transformer)(341), 부하(351) 및 부하전류 검출회로(361)가 순차적으로 연결된다.
집적회로 장치(311)는 하프 브리지 공진 모드(Half Bridge Resonant Mode)로 동작하며, 입력전압이 낮아서 부스트 트랜스포머(341)를 이용해 부하(351), 예컨대 램프에 높은 전압을 공급한다. 부하전류 검출회로(361)는 부하(351)에서 출력되는 전류를 검출하여 집적회로 장치(311)로 궤환시킴으로써 스위칭회로(321)를 듀티 제어한다.
도 4는 본 발명의 제1 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다. 도 4를 참조하면, 액정디스플래이 백라이트 인버터 드라이브 회로(401)는 제어부(411), 제1 전압 발생부(421), 제2 전압 발생부(431), 궤환 증폭기(441) 및 출력부(451)를 구비한다. 액정디스플래이 백라이트 인버터 드라이브 회로(401)는 버스트 디밍(Burst Dimming)을 수행한다. 버스트 디밍이란 수백[Hz]대의 버스트 디밍 펄스 신호(Bdim)를 주어서 상기 버스트 디밍 펄스 신호(Bdim)의 하이 구간동안 스위칭회로(도 3의 321)의 동작을 정지시킴으로써 전체적으로 부하(도 3의 351)에 공급되는 전류의 양을 조절하여 디밍(Dimming)을 구현하는 것이다.
제어부(411)는 외부에서 입력되는 버스트 디밍 펄스 신호(Bdim)에 응답하여 동작한다. 제어부(411)는 비교기(413), 스위칭소자들(415,417,419), 제1 및 제2 전류원들(IS1,IS2)을 구비한다.
비교기(413)는 소프트 스타트 캐패시터 전압(Vss)을 반전 입력단(-)으로 입력하고 비교전압(Vs)을 비반전 입력단(+)으로 입력하여 출력전압(Vb)을 출력한다. 따라서, 비교기(413)는 소프트 스타트 캐패시터 전압(Vss)이 비교전압(Vs)보다 높으면 접지전압(GND)을 출력하고 소프트 스타트 캐패시터 전압(Vss)이 비교전압(Vs)보다 낮으면 전원전압(Vcc)을 출력한다.
스위칭 소자(415)는 버스트 디밍(Burst Dimming) 펄스 신호(Bdim)를 입력하고, 비교기(413)의 출력전압에 응답하여 버스트 디밍 펄스 신호(Bdim)를 출력한다. 즉, 비교기(413)로부터 전원전압(Vcc)이 출력되면 스위칭 소자(415)는 온(on)되어 버스트 디밍 펄스 신호(Bdim)를 출력하고, 비교기(413)로부터 접지전압(GND)이 출력되면 스위칭 소자(415)는 오프(off)되어 버스트 디밍 펄스 신호(Bdim)를 출력하지 않는다.
스위칭 소자(417)는 스위칭 소자(415)의 출력에 응답하여 궤환 증폭기(441)의 비반전 입력단(+)의 전압을 제어한다. 스위칭 소자(417)는 NPN 트랜지스터(NQ1)를 구비한다. 따라서, 스위칭 소자(415)의 출력이 하이(high)이면 NPN 트랜지스터(NQ1)는 온되므로 궤환 증폭기(441)의 비반전 입력단(+) 전압은 접지전압(GND) 레벨로 낮아지고, 스위칭 소자(415)의 출력이 로우(low)이면 NPN 트랜지스터(NQ1)는 오프되므로 궤환 증폭기(441)의 비반전 입력단(+)의 전압은 제2 전압 발생부(431)의 출력전압에 따른다.
제1 전류원(IS1)은 전원전압(Vcc)을 받아서 일정한 전류를 출력한다.
스위칭 소자(419)는 노드(N1)에 연결되며 버스트 디밍 펄스 신호(Bdim)에 응답하여 동작한다. 즉, 스위칭 소자(419)는 버스트 디밍 펄스 신호(Bdim)가 하이이면 온되므로 제1 전류원(IS1)의 출력전류는 제2 전류원(IS2)으로 흐르고, 버스트 디밍 펄스 신호(Bdim)가 로우이면 오프되므로 제1 전류원(IS1)의 출력전류는 소프트 스타트 캐패시터(Css)와 비교기(461)로 흐른다.
제2 전류원(IS2)은 제1 전류원(IS1)의 전류를 n(n은 정수)배로 증가시킨다.
제어부(411)는 스위칭 소자(415)를 구비하지 않을 수도 있다. 그러면, 비교기(413)의 출력은 곧바로 NPN 트랜지스터(NQ)의 베이스로 입력된다.
제1 전압 발생부(421)는 부하전류 검출회로(도 3의 361)의 출력 전류에 응답하여 제1 전압(V1)을 발생하여 궤환 증폭기(441)의 반전 입력단(-)으로 전달한다. 제1 전압 발생부(421)는 PNP 트랜지스터(PQ1)와 제1 직류전원(425)을 구비한다. 부하전류 검출회로(도 3의 361)로부터 궤환되는 전압(Vfb)은 PNP 트랜지스터(PQ1)로 입력된다. PNP 트랜지스터(PQ1)는 궤환전압(Vfb)을 베이스로 입력하고 콜렉터는 접지된다. 제1 직류전원(425)은 제1 직류전압(Vos1)을 공급하며, 제1 직류전원(425)의 음극과 양극은 각각 PNP 트랜지스터(PQ1)의 에미터와 궤환 증폭기(441)의 비반전 입력단(+)에 연결된다. 따라서, 제1 전압 발생부(421)는 궤환전압(Vfb)이 소정 전압 이하이면 직류전압(Vos1)을 제1 전압(V1)으로써 출력하고, 궤환전압(Vfb)이 상기 소정 전압 이상이면 제로 전압을 제1 전압(V1)으로써 출력한다.
제2 전압 발생부(431)는 제어부(411)에 연결되며, 제2 전압(V2)을 발생하여 궤환 증폭기(441)의 비반전 입력단(+)으로 전달한다. 제2 전압 발생부(431)는 기준전압(Vref)이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ2), PNP 트랜지스터(PQ2)의 에미터에 에미터가 연결되고 베이스는 소프트 스타트 캐패시터(Css)와 연결되며 콜렉터는 접지된 PNP 트랜지스터(PQ3), 및 PNP 트랜지스터(PQ3)의 에미터에 음극이 연결되고 양극은 궤환 증폭기(441)의 비반전 입력단(+)과 제어부(411)에 연결된 제2 직류전원(435)을 구비한다. 따라서, 궤환 증폭기(441)의 비반전 입력단(+)으로 입력되는 전압은 제어부(411)가 활성화되면 제1 전압(V1)보다 낮아지고, 제어부(411)가 비활성화되면 제2 전압 발생부(431)의 출력전압(V2)에 따른다. 즉, 제어부(411)가 활성화될 경우, 제2 전압 발생부(431)는 소프트 스타트 캐패시터 전압(Vss)이 기준전압(Vref) 이하일 때는 제2 직류전압(Vos2)과 소프트 스타트 캐패시터 전압(Vss)의 최저전압(Vsb)을 제2 전압(V2)으로서 출력하고, 소프트 스타트 캐패시터 전압(Vss)이 상기 소정 전압 이상일 때는 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 전압을 제2 전압(V2)으로써 출력한다.
궤환 증폭기(441)는 제1 전압(V1)을 반전 입력단(-)으로 입력하고, 제2 전압(V2)을 비반전 입력단(+)으로 입력하여 출력전압(Va)을 출력한다. 궤환 증폭기(441)는 제1 전압(V1)과 제2 전압(V2)을 비교하고 그 차이전압을 증폭하여 출력한다. 즉, 궤환 증폭기(441)는 제1 전압(V1)이 제2 전압(V2)보다 높으면 접지전압(GND)을 출력하고, 제1 전압(V1)이 제2 전압(V2)보다 낮으면 전원전압(Vcc)을 출력한다. 궤환 증폭기(441)는 연산증폭기로 구성할 수 있다.
출력부(451)는 외부에서 입력되는 톱니파 신호(Vt)를 궤환 증폭기(441)의 출력 및 소프트 스타트 캐패시터 전압(Vss)과 비교하고 그 결과에 따라 하이 전압과로우 전압 중 하나를 출력전압들(Hout,Lout)로서 출력한다. 출력부(451)는 비교기(461), RS플립플롭(463), 오실레이터(465), OR 게이트(Gate)(467), P채널 드라이버(469), N채널 드라이버(471)를 구비한다. P채널 드라이버(469)의 출력전압(Hout)은 스위칭회로(도 3의 321)의 P채널 트랜지스터(PQ)의 게이트로 입력되고, N채널 드라이버(471)의 출력전압(Lout)은 스위칭회로(321)의 N채널 트랜지스터(NQ)의 게이트로 입력된다. 오실레이터(465)는 수십[KHz] 내지 수백[KHz]의 주파수를 갖는 신호를 출력한다.
회로(401)의 소프트 스타트 때나 궤환 동작시 최소 듀티(duty)를 얻기 위해 소프트 스타트 캐패시터(Css)의 최저 전압(Vsb)은 톱니파 전압(Vt)의 하위 전압보다 더 낮게 구성되며, 궤환 전압(Vfb)도 낮게 구성된다.
도 6에 도시된 파형도를 참조하여 도 4에 도시된 회로의 동작을 설명하기로 한다.
버스트 디밍 펄스 신호(Bdim)가 하이로 되면 스위칭소자(419)가 온되며, 소프트 스타트 캐패시터(Css)는 방전하여 소프트 스타트 캐패시터 전압(Vss)은 감소하여 비교전압(Vs)보다 낮아진다. 그러면, 비교기(413)는 전원전압(Vcc)을 출력하여 스위칭소자(415)를 온시킨다. 스위칭소자(415)가 온되면 버스트 디밍 펄스 신호(Bdim)가 하이이므로 NPN 트랜지스터(NQ1)는 온된다. 따라서, 궤환 증폭기(441)의 비반전 입력단(+)은 접지전압(GND) 레벨로 낮아지게되고, 궤환 증폭기(441)는 접지전압(GND)을 출력한다. 비교기(413)의 비반전 입력단(+)에 인가되는 톱니파 전압(Vt)이 반전 입력단(-)에 인가되는 전압보다 높으므로출력전압들(Hout,Lout)은 하이이다. 따라서, 스위칭회로(321)의 NMOS 트랜지스터(NQ)가 온되어 부하에는 전압이 인가되지 않으므로 부하전류(Iload)는 흐르지 않는다.
그러다가 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 스위칭소자(419)가 오프되며, 소프트 스타트 캐패시터(Css)는 충전되어 소프트 스타트 캐패시터 전압(Vss)은 증가한다. 그러면, 비교기(413)는 접지전압(GND)을 출력하여 스위칭소자(415)를 오프시킨다. 스위칭소자(415)가 오프되면 버스트 디밍 펄스 신호(Bdim)가 로우이므로 PNP 트랜지스터(PQ1)는 오프된다. 이로써, 궤환 증폭기(441)의 비반전 입력단(+)에 입력되는 전압은 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 전압으로써 제1 직류전압(Vos1)보다 높아진다. 따라서, 궤환 증폭기(441)는 전원전압(Vcc)을 출력한다. 비교기(413)의 반전 입력단(-)에 인가되는 전압이 비반전 입력단(+)에 인가되는 전압보다 높으므로 출력신호들(Hout,Lout)은 로우로 된다. 따라서, 스위칭회로(321)의 PMOS 트랜지스터(PQ)가 온되어 부하(351)에는 전압이 인가되므로 부하전류(Iload)가 흐른다.
상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(441)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(441)의 출력에는 댐핑 현상이 발생하지 않는다. 따라서, 부하(351)에는 전압이 인가되었다가 차단되는 현상이 동일하게 반복되므로 부하(351)의 수명이 향상된다.
도 5는 본 발명의 제2 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다. 도 5를 참조하면, 액정디스플래이 백라이트 인버터 드라이브 회로(501)는 스위칭부(511), 제1 전압 발생부(521), 제2 전압 발생부(531), 궤환 증폭기(541), 및 출력부(551)를 구비한다.
스위칭부(511)는 외부에서 입력되는 버스트 디밍 펄스 신호(Bdim)에 응답하여 소프트 스타트 캐패시터(Css)의 충방전을 제어한다. 스위칭부(511)는 직렬로 연결되어 일정 전류를 출력하는 제1 및 제2 전류원들(IS1,IS2), 및 제1 전류원(IS1)과 제2 전류원(IS2) 사이에 연결되며 버스트 디밍 펄스 신호(Bdim)가 하이이면 온되고 버스트 디밍 펄스 신호(Bdim)가 로우이면 오프되는 스위칭소자(513)를 구비한다. 스위칭소자(513)가 온되면 제1 전류원(IS1)의 출력전류는 제2 전류원(IS2)으로 흘러서 소프트 스타트 캐패시터(Css)는 방전되고, 스위칭소자(513)가 오프되면 제1 전류원(IS1)의 출력전류는 소프트 스타트 캐패시터(Css)로 흘러서 소프트 스타트 캐패시터(Css)는 충전된다.
제1 전압 발생부(521)는 부하전류 검출회로(도 3의 361)의 출력 전류에 응답하여 제1 전압(V1)을 발생하여 궤환 증폭기(541)의 반전 입력단(-)으로 전달한다. 제1 전압 발생부(521)는 PNP 트랜지스터(PQ1)와 제1 직류전원(515)을 구비한다. 부하전류 검출회로(361)로부터 궤환되는 전압(Vfb)은 PNP 트랜지스터(PQ1)로 입력된다. PNP 트랜지스터(PQ1)는 궤환전압(Vfb)을 베이스로 입력하고 콜렉터는 접지된다. 제1 직류전원은 제1 직류전압(Vos1)을 공급하며, 제1 직류전원의 음극과 양극은 각각 PNP 트랜지스터의 에미터와 궤환 증폭기의 비반전 입력단(+)에 연결된다. 따라서, 제1 전압 발생부는 궤환전압(Vfb)이 소정 전압 이하이면 제1직류전압(Vos1)을 제1 전압으로써 출력하고, 궤환전압(Vfb)이 소정 전압 이상이면 제로 전압을 제1 전압으로써 출력한다.
제2 전압 발생부(531)는 소프트 스타트 캐패시터(Css)에 연결되며, 제2 전압(V2)을 발생하여 궤환 증폭기(541)의 비반전 입력단(+)으로 전달한다. 제2 전압 발생부(531)는 기준전압(Vref)이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ2), PNP 트랜지스터(PQ2)의 에미터에 에미터가 연결되고 베이스는 소프트 스타트 캐패시터(Css)와 연결되며 콜렉터는 접지된 PNP 트랜지스터(PQ3), 및 PNP 트랜지스터(PQ3)의 에미터에 음극이 연결되고 양극은 궤환 증폭기(541)의 비반전 입력단(+)에 연결된 제2 직류전원(535)을 구비한다. 제2 직류전원(535)은 제2 직류전압(Vos2)을 공급한다. 따라서, 소프트 스타트 캐패시터 전압(Vss)이 기준전압(Vref)보다 낮으면 제2 전압(V2)은 제2 직류전압(Vos2)과 소프트 스타트 캐패시터의 최저 전압(Vsb)을 합한 전압이 되고, 소프트 스타트 캐패시터 전압(Vss)이 기준전압(Vref)보다 높으면 제2 전압(V2)은 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 전압이 된다.
궤환 증폭기(541)는 제1 전압(V1)을 반전 입력단(-)으로 입력하고, 제2 전압(V2)을 비반전 입력단(+)으로 입력하여 출력전압(Va)을 출력한다. 궤환 증폭기(541)는 제1 전압(V1)과 제2 전압(V2)을 비교하고 그 차이전압을 증폭하여 출력한다. 즉, 궤환 증폭기(541)는 제1 전압(V1)이 제2 전압(V2)보다 높으면 접지전압(GND)을 출력하고, 제1 전압(V1)이 제2 전압(V2)보다 낮으면 전원전압(Vcc)을 출력한다. 궤환 증폭기(541)는 연산증폭기로 구성할 수 있다.
여기서, 제1 직류전압(Vos1)은 다음 수학식 1과 같다.
Vos1 〉(Vos2 + Vsb)
상기 수학식 1에 의하여 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(541)의 비반전 입력단(+)에 입력되는 전압은 항상 반전 입력단(-)에 인가되는 전압보다 낮으므로 궤환 증폭기(541)의 출력전압은 댐핑 현상이 발생하지 않는다.
출력부(551)는 외부에서 입력되는 톱니파 신호(Vt)를 궤환 증폭기(541)의 출력 및 소프트 스타트 캐패시터 전압(Vss)과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 출력한다. 출력부(551)는 비교기(561), RS플립플롭(563), 오실레이터(565), OR 게이트(Gate)(567), P채널 드라이버(569), N채널 드라이버(571)를 구비한다. P채널 드라이버(569)의 출력전압(Hout)은 스위칭회로(도 3의 321)의 P채널 트랜지스터(PQ)의 게이트로 입력되고, N채널 드라이버(571)의 출력전압(Lout)은 스위칭회로(321)의 N채널 트랜지스터(NQ)의 게이트로 입력된다.
도 6을 참조하여 도 5에 도시된 회로의 동작을 설명하기로 한다.
버스트 디밍 펄스 신호(Bdim)가 하이로 되면 스위칭소자(519)가 온되며, 소프트 스타트 캐패시터(Css)는 방전하여 소프트 스타트 캐패시터 전압(Vss)은 감소하여 기준전압(Vs)보다 낮아진다. 그러면, 제2 전압(V2)은 제1 전압(V1)보다 낮아지므로 궤환 증폭기(541)는 접지전압(GND)을 출력한다. 비교기(561)의 비반전 입력단(+)에 인가되는 톱니파 전압이 반전 입력단(-)에 인가되는 전압보다 높으므로 출력전압들(Hout,Lout)은 하이이다. 따라서, 스위칭회로(도 3의 321)의 NMOS 트랜지스터(NQ)가 온되어 부하(도 3의 351)에는 전압이 인가되지 않으므로 부하전류(Iload)는 흐르지 않는다.
그러다가 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 스위칭소자(519)가 오프되며, 소프트 스타트 캐패시터(Css)는 충전되어 소프트 스타트 캐패시터 전압(Vss)은 증가한다. 그러면, PNP 트랜지스터(PQ3)는 오프되어 제2 전압(V2)은 제1 전압(V1)보다 높아진다. 따라서, 궤환 증폭기(541)는 전원전압(Vcc)을 출력한다. 비교기(561)의 반전 입력단(-)에 인가되는 전압이 비반전 입력단(+)에 인가되는 전압보다 높으므로 출력전압들(Hout,Lout)은 로우로 된다. 따라서, 스위칭회로(도 3의 321)의 PMOS 트랜지스터(PQ)가 온되어 부하(도 3의 351)에 전압이 인가되므로 부하전류(Iload)가 흐른다.
상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(541)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(541)의 출력에는 댐핑 현상이 발생하지 않는다. 따라서, 부하(도 3의 351)에는 전압이 인가되었다가 차단되는 현상이 동일하게 반복되므로 부하(351)의 수명이 향상된다.
도 7은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 다른 적용예이다. 도 7에 도시된 집적회로 장치(711)의 구성 및 동작은 도 3에 도시된 집적회로 장치(311)와 동일하며, 다만, 도 7에 도시된 집적회로 장치(711)는 아날로그 디밍 신호(Adim)가 입력되는 포트(p9)와 캐패시터(Cdim)가 연결되는 포트(p10)를 더 구비하는 것만 다르다.
도 8은 본 발명의 제3 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다. 도 8을 참조하면, 액정디스플래이 백라이트 인버터 드라이브 회로(801)는 버퍼부(811), 제1 전압 발생부(821), 제2 전압 발생부(831), 궤환 증폭기(841), 스위칭부(851), 출력부(861), 제1 및 제2 곱셈기들(881,882), 비교부(885) 및 전류원(IS3)을 구비한다. 액정디스플래이 백라이트 인버터 드라이브 회로(801)는 버스트 디밍과 아날로그 디밍을 선택적으로 수행한다. 버스트 디밍이란 수백[Hz]대의 버스트 디밍 펄스 신호(Bdim)를 주어서 상기 버스트 디밍 펄스 신호의 하이 구간동안 스위칭회로(도 7의 321)의 동작을 정지시킴으로써 전체적으로 부하(도 7의 351)에 공급되는 전류의 양을 조절하여 디밍(Dimming)을 구현하는 것이고, 아날로그 디밍이란 연속적으로 부하(도 7의 351)에 공급되는 전류의 양을 조절함으로써 디밍을 구현하는 것이다.
버퍼부(811)는 외부에서 입력되는 아날로그 디밍 신호(Adim)를 버퍼링(buffering)하여 전압(Vc)을 출력한다. 버퍼부(811)는 아날로그 디밍 신호(Adim)를 비반전 입력단(+)으로 입력하는 연산증폭기(813)와, 연산증폭기(813)의 출력전류(ica)가 베이스에 입력되고 전원전압(Vcc)이 콜렉터에 인가되며 에미터는 연산증폭기(813)의 반전 입력단(-)과 연결된 NPN 트랜지스터(815), 및 NPN 트랜지스터(815)의 에미터와 접지단 사이에 연결되며 버퍼부(811)의 출력전압(Va)을 제공하는 저항소자(817)를 구비한다. 버퍼부(811)의 출력전압(Va)은 버퍼부(811)의 출력단에 연결되는 캐패시터(Cdim)를 충전시킨다. 그러면, 캐패시터(Cdim) 양단에 전압(Vdim)이 발생한다.
제1 전압 발생부(821)는 부하전류 검출회로(도 7의 361)로부터 궤환되는 전압(Vfb)에 응답하여 제1 전압(V1)을 발생하여 궤환 증폭기(841)의 반전 입력단(-)으로 전달한다. 제1 전압 발생부(821)는 PNP 트랜지스터(PQ1)와 제1 직류전원(825)을 구비한다. PNP 트랜지스터(PQ1)는 궤환전압(Vfb)을 베이스로 입력하고 콜렉터는 접지된다. 제1 직류전원(825)은 제1 직류전압(Vos1)을 공급하며, 제1 직류전원(825)의 음극과 양극은 각각 PNP 트랜지스터(PQ1)의 에미터와 궤환 증폭기(841)의 비반전 입력단(+)에 연결된다. 따라서, 제1 전압 발생부(821)는 궤환전압(Vfb)이 소정 전압 이하이면 직류전압(Vos1)을 제1 전압(V1)으로써 출력하고, 궤환전압(Vfb)이 소정 전압 이상이면 제로 전압을 제1 전압(V1)으로써 출력한다.
제2 전압 발생부(831)는 버퍼부(811)와 소프트 스타트 캐패시터(Css)에 연결되며, 제2 전압(V2)을 발생하여 궤환 증폭기(841)의 비반전 입력단(+)으로 전달한다. 제2 전압 발생부(831)는 버퍼부(811)의 출력이 베이스에 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ2), 기준전압(Vref)이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ3), 베이스는 소프트 스타트 캐패시터(Css)와 연결되고 콜렉터는 접지된 PNP 트랜지스터(PQ4), 및 PNP 트랜지스터들(PQ2,PQ3,PQ4)의 에미터들에 음극이 연결되며 양극은 궤환 증폭기(841)의 비반전 입력단(+)에 연결된 제2 직류전원(835)을 구비한다. 따라서, 제2 전압 발생부(831)는 PNP 트랜지스터들(PQ2,PQ4)의 베이스들에 인가되는 전압들이 모두 기준전압(Vref)보다 높으면 직류전압(Vos2)과 기준전압(Vref)을 합한 값을 제2 전압(V2)으로서 출력하고, PNP트랜지스터들(PQ2,PQ4)의 베이스들에 인가되는 전압들 중 적어도 하나가 기준전압(Vref) 이하이면 제2 전압(V2)은 다음 수학식 2와 같다.
V2 = Vos2 + Vce
여기서, Vce는 PNP 트랜지스터의 포화(saturation) 전압이다.
또한, 다음 수학식 3과 4가 성립된다.
Vos1 〉(Vos2 + Vce)
Vos1 〈 (Vos2 + Vref)
궤환 증폭기(841)는 제1 전압(V1)을 반전 입력단(-)으로 입력하고, 제2 전압(V2)을 비반전 입력단(+)으로 입력한다. 궤환 증폭기(841)는 제1 전압(V1)과 제2 전압(V2)을 비교하고 그 차이전압을 증폭하여 출력한다. 즉, 궤환 증폭기(841)는 제1 전압(V1)이 제2 전압(V2)보다 높으면 접지전압(GND)을 출력하고, 제1 전압(V1)이 제2 전압(V2)보다 낮으면 전원전압(Vcc)을 출력한다. 궤환 증폭기(841)는 연산증폭기로 구성할 수 있다.
스위칭부(851)는 외부에서 입력되는 버스트 디밍 펄스 신호(Bdim)에 응답하여 소프트 스타트 캐패시터(Css)를 충방전시킨다. 스위칭부(851)는 직렬로 연결되며 일정 전류를 출력하는 제1 및 제2 전류원들(IS1,IS2)과, 제1 전류원(IS1)과 제2 전류원(IS2) 사이에 연결되며 버스트 디밍 펄스 신호(Bdim)가 하이이면 온되고 버스트 디밍 신호가 로우이면 오프되는 스위칭소자(853)를 구비한다. 스위칭소자(853)가 온되면 제1 전류원(IS1)의 출력전류는 제2 전류원(IS2)으로 흘러서 소프트 스타트 캐패시터(Css)는 방전되고, 스위칭소자(853)가 오프되면 제1 전류원(IS1)의 출력전류는 소프트 스타트 캐패시터(Css)로 흘러서 소프트 스타트 캐패시터(Css)는 충전된다. 제1 전류원(IS1)의 전류(iss)는 (iss-i1)이고, 제2 전류원(IS2)의 전류(ids)는 (n×ich)이다. 여기서, n은 정수배이다.
비교부(885)는 제1 및 제2 제어전압들(Vm,Vr)을 입력하고 이들 전압차를 출력한다.
제1 곱셈기(881)는 비교부(885)의 출력전압과 궤환 증폭기(841)의 출력전압을 곱셈하여 출력부(861)로 전달한다.
전류원(IS3)은 전원전압(Vcc)을 받아서 전원전류(is)를 공급한다.
제2 곱셈기(882)는 비교부(885)의 출력전류와 전류원(IS3)의 출력전류를 곱셈하여 전류(i1)를 출력한다. 제2 곱셈기(882)의 출력전류(i1)는 다음 수학식 5와 같다.
i1 = ic×(Vr-Vm)×K
여기서 K는 제2 곱셈기(882)의 이득이고, Vm은 (Vcc/m)에 의해 구해진다.
출력부(861)는 외부에서 입력되는 톱니파 신호(Vt)를 제1 곱셈기(881)의 출력 및 소프트 스타트 캐패시터 전압(Vss)과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 출력한다. 출력부(861)는 비교기(863), RS플립플롭(865), 오실레이터(867), OR 게이트(Gate)(869), P채널 드라이버(871), N채널 드라이버(873)를 구비한다. P채널 드라이버(871)의 출력전압(Hout)은 스위칭회로(도 7의 321)의 P채널 트랜지스터(PQ)의 게이트로 입력되고, N채널 드라이버(873)의 출력전압(Lout)은 스위칭회로(321)의 N채널 트랜지스터(NQ)의 게이트로 입력된다. 오실레이터(867)는 수십[KHz] 내지 수백[KHz]의 주파수를 갖는 신호를 출력한다.
도 9는 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 버스트 디밍 동작을 수행할 때의 파형도이다. 도 9를 참조하여 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 버스트 디밍 동작을 수행하는 방법에 대해 설명하기로 한다.
버스트 디밍 동작시 아날로그 디밍 신호(Adim)는 입력되지 않는다. 따라서, 버퍼부(811)의 출력은 하이 임피던스(high impedance) 상태이며, 캐패시터(Cdim)는 방전된 상태이다. 이로 인해, PNP 트랜지스터(PQ2)는 오프된다. 이 상태에서 버스트 디밍 펄스 신호(Bdim)가 입력되며, 버스트 디밍 펄스 신호(Bdim)가 하이이면 스위칭 소자(853)가 온되어 소프트 스타트 캐패시터(Css)는 방전된다. 그러면, 제2 전압(V2)은 수학식 2와 같이 되어 궤환 증폭기(841)는 접지전압(GND)을 출력한다. 따라서, 출력부(861)는 출력전압들(Hout,Lout)을 하이로써 출력하고, 스위칭회로(도 7의 321)의 NMOS 트랜지스터(NQ)가 온되어 부하(도 7의 351)에는 전압이 인가되지 않는다.
그러다가 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 스위칭소자(853)가 오프되며, 소프트 스타트 캐패시터(Css)는 충전되어 소프트 스타트 캐패시터전압(Vss)은 증가한다. 그러면, 제2 전압(V2)은 제1 전압(V1)보다 높아져서 궤환 증폭기(841)는 전원전압(Vcc)을 출력한다. 따라서, 출력부(861)는 출력전압들(Hout,Lout)을 로우로써 출력하고, 그에 의해 스위칭회로(도 7의 321)의 PMOS 트랜지스터(PQ)가 온되어 부하(도 7의 351)에 전압이 인가된다.
상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(841)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(841)의 출력에는 댐핑 현상이 발생하지 않는다. 또한, 부하(도 7의 351) 에 공급되는 전류의 평균 전류는 감소되어 디밍이 이루어지므로 부하(351)의 수명이 향상된다.
도 10은 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 아날로그 디밍 동작을 수행할 때의 파형도이다. 도 10을 참조하여 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 아날로그 디밍 동작을 수행하는 방법에 대해 설명하기로 한다.
아날로그 디밍 동작시 버스트 디밍 펄스 신호(Bdim)가 입력되는 포트는 접지된다. 그로 인하여 소프트 스타트 캐패시터(Css)는 충전상태로 유지되어 PNP 트랜지스터(PQ4)는 오프된다. 이 상태에서 아날로그 디밍 신호(Adim)가 입력되어 기준전압(Vref)보다 증가하면 캐패시터(Cdim)가 충전됨과 동시에 버퍼부(811)의 출력전압(Va)은 증가한다. 버퍼부(811)의 출력전압(Va)이 기준전압(Vref)보다 증가하면 PNP 트랜지스터(PQ2)는 오프되고 제2 전압 발생부(831)는 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 값을 제2 전압(V2)으로서 출력한다. 그러면, 궤환증폭기(841)는 전원전압(Vcc)을 출력한다. 따라서, 출력부(861)는 출력전압들(hOUT,lOUT)을 로우로써 출력하고, 스위칭회로(도 7의 321)의 PMOS 트랜지스터(pq)가 온되어 부하(도 7의 351)에 높은 전압이 인가된다.
그러다가 아날로그 디밍 신호(Adim)가 기준전압(Vref)보다 감소하면 도 10에 도시된 바와 같이 부하(도 7의 351)에 인가되는 전압도 낮아진다.
이와 같이, 부하(351)에 공급되는 전류는 연속적인 전류가 되며, 비례적으로 크기가 작아진다. 아날로그 디밍 신호(Adim)가 소정 시점(ts)에서 작아지면 캐패시터(Cdim) 전압은 소정 구간(td)동안 기울기를 갖게 된다. 이러한 변화가 급작스런 아날로그 디밍 신호(Adim)의 변화에 대한 디밍 전류의 급격한 변화를 방지할 수 있다.
도 11은 도 8에 도시된 회로가 아날로그 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다. 아날로그 디밍시 초기 소프트 스타트는 소프트 스타트 캐패시터(Css)를 이용한다. 초기에 소프트 스타트 캐패시터(Css)가 충전되기 시작하면 출력신호들(Hout,Lout)의 로우 구간 듀티가 증가한다. 이 때, 버스트 디밍 펄스 신호(Bdim)는 로우로 유지되어 스위칭소자(도 8의 853)는 오프된다. 이와 같이, 초기 소프트 스타트를 수행할 때 부하(도 7의 351)에는 도 2b와 같은 과도 전압이 인가되지 않는다.
도 12는 도 8에 도시된 회로가 버스트 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다. 이 때는 캐패시터(Cdim)가 초기 소프트 스타트 캐패시터(Css)로 사용된다. 또한, 아날로그 디밍 신호(Adim)는 기준전압(Vref)보다 큰 전압으로 인가되어야 한다. 도 12에 도시된 바와 같이, 출력신호들(Hout,Lout)의 듀티에 관여하는 전압은 PNP 트랜지스터(PQ2)의 베이스 전압으로써 캐패시터(Cdim)보다 1(Vbe) 아래에 잡히게 된다. 아날로그 디밍 신호(Adim)의 전압이 기준전압(Vref)보다 높게 되므로 캐패시터(Cdim)에는 연산증폭기(841)의 출력전류가 충전된다. 이와 같이, 초기 소프트 스타트를 수행할 때 부하(도 7의 351)에는 도 2b와 같은 과도 전압이 인가되지 않는다.
상기와 같이, 도 8에 의하면, 전원전압(Vcc)이 증가함에 따라 각 디밍의 초기 소프트 스타트 전류를 피드포워드(Feedforward) 제어함으로써 일정한 소프트 스타트 시간을 확보한다. 이것은 제2 곱셈기(882)의 동작으로 가능하다. 제2 곱셈기(882)에서 출력되는 전류(i1)는 일정 전류(is)로부터 전원전압(Vcc)에 따라 1차적인 변화를 갖게 된다. 즉, 전류(i1)는 전류들(ich,ids,ica)에 영향을 미치고 있다. 전류(i1)는 전원전압(Vcc)이 증가함에 따라 증가한다. 버퍼부의 출력전류(ica)는 (ic-i1)이다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(441,541,841)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(441,541,841)의 출력에는 댐핑 현상이 발생하지 않는다. 따라서, 부하(도 3 및 도 7의 351)에 흐르는 전류가 감소하여 부하(351)의 수명이 향상된다. 또한, 초기 소프트 스타트를 수행할 때 부하(351)에는 도 2b와 같은 과도 전압이 인가되지 않게 되어 부하(351)의 수명이 향상된다.

Claims (17)

  1. PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서,
    외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 제어부;
    상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부;
    상기 소프트 스타트 캐패시터 및 제어부와 연결되며, 상기 제어부가 활성화되면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 제어부가 비활성화되면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부;
    상기 제1 전압과 제2 전압을 비교 및 증폭하는 궤환 증폭기; 및
    외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  2. 제1 항에 있어서, 상기 궤환 증폭기는
    상기 제1 전압을 반전 입력단으로 입력하고 상기 제2 전압을 비반전 입력단으로 입력하는 연산증폭기인 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  3. 제1 항에 있어서, 상기 제어부는
    상기 소프트 스타트 캐패시터 전압과 비교전압을 입력하고, 상기 소프트 스타트 캐패시터 전압이 상기 비교전압보다 높으면 접지전압을 출력하고 상기 소프트 스타트 캐패시터 전압이 상기 비교전압보다 낮으면 전원전압을 출력하는 비교기;
    상기 비교기의 출력에 응답하여 상기 제2 전압의 크기를 제어하는 스위칭소자;
    직렬로 연결되어 일정 전류를 출력하는 제1 및 제2 전류원들; 및
    상기 제1 전류원과 제2 전류원 사이에 연결되며, 상기 버스트 디밍 펄스 신호가 하이이면 온되어 상기 제1 전류원의 출력전류는 상기 제2 전류원으로 흐르고,상기 버스트 디밍 펄스 신호가 로우이면 오프되어 상기 제1 전류원의 출력전류는 상기 소프트 스타트 캐패시터로 흐르는 다른 스위칭소자를 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  4. 제3 항에 있어서, 상기 제어부는
    상기 버스트 디밍 펄스 신호를 입력하고, 상기 비교기로부터 전원전압이 출력되면 온되어 상기 버스트 디밍 펄스 신호를 상기 스위칭소자로 전달하고 상기 비교기로부터 접지전압이 출력되면 오프되어 상기 버스트 디밍 펄스 신호를 상기 스위칭소자로 전달하지 않는 또 다른 스위칭소자를 더 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  5. 제3 항에 있어서, 상기 스위칭소자는
    상기 비교기의 출력이 베이스로 입력되며, 콜렉터는 상기 궤환 증폭기의 입력단과 상기 제2 전압 발생기 사이에 연결되고, 에미터는 접지된 NPN 트랜지스터인 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  6. 제1 항에 있어서, 상기 제1 전압 발생부는
    상기 부하전류 검출회로의 출력전압을 베이스로 입력하고 콜렉터는 접지된 PNP 트랜지스터; 및
    상기 PNP 트랜지스터의 에미터와 상기 궤환 증폭기 사이에 연결된 제1 직류전원을 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  7. 제1 항에 있어서, 상기 제2 전압 발생부는
    기준전압이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터;
    상기 PNP 트랜지스터의 에미터에 에미터가 연결되고, 베이스는 상기 소프트 스타트 캐패시터와 연결되며, 콜렉터는 접지된 다른 PNP 트랜지스터; 및
    상기 다른 PNP 트랜지스터의 에미터와 상기 궤환 증폭기 사이에 연결된 제2 직류전원을 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  8. PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서,
    상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부;
    상기 소프트 스타트 캐패시터의 전압이 기준 전압보다 낮으면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 소프트 스타트 캐패시터의 전압이 상기 기준 전압보다 높으면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부;
    상기 제1 전압과 제2 전압을 비교하여 증폭하는 궤환 증폭기;
    외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터의 충방전을 제어하는 스위칭부; 및
    외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  9. 제8 항에 있어서, 상기 제1 전압 발생부는
    상기 부하전류 검출회로의 출력전압을 베이스로 입력하고 콜렉터는 접지된 PNP 트랜지스터; 및
    상기 PNP 트랜지스터의 에미터와 상기 궤환 증폭기 사이에 연결되며 제1 직류전압을 발생하는 제1 직류전원을 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  10. 제9 항에 있어서, 상기 제2 전압 발생부는
    기준전압이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터;
    상기 PNP 트랜지스터의 에미터에 에미터가 연결되고, 베이스는 상기 소프트 스타트 캐패시터와 연결되며, 콜렉터는 접지된 다른 PNP 트랜지스터; 및
    상기 다른 PNP 트랜지스터의 에미터와 상기 궤환 증폭기 사이에 연결되며제2 직류전압을 발생하는 제2 직류전원을 구비하고,
    상기 다른 PNP 트랜지스터가 온될 때 상기 소프트 스타트 캐패시터의 최저 전압과 상기 제2 직류전압을 합한 값은 상기 제1 직류전압보다 낮은 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  11. 제8 항에 있어서, 상기 스위칭부는
    직렬로 연결되어 일정 전류를 출력하는 제1 및 제2 전류원들; 및
    상기 제1 전류원과 제2 전류원 사이에 연결되며, 상기 버스트 디밍 펄스 신호가 하이이면 온되고 상기 버스트 디밍 펄스 신호가 로우이면 오프되는 스위칭소자를 구비하고,
    상기 스위칭소자가 온되면 상기 제1 전류원의 출력전류는 상기 제2 전류원으로 흘러서 상기 소프트 스타트 캐패시터를 방전시키고, 상기 스위칭소자가 오프되면 상기 제1 전류원의 출력전류는 상기 소프트 스타트 캐패시터로 흘러서 상기 소프트 스타트 캐패시터는 충전되는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  12. PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서,
    상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부;
    아날로그 디밍 신호를 버퍼링하여 소정 전압을 출력하는 버퍼부;
    상기 소프트 스타트 캐패시터 전압과 상기 버퍼부의 출력전압을 입력하고 제2 전압을 출력하며, 상기 버퍼부의 출력전압과 상기 소프트 스타트 캐패시터 전압 중 하나가 기준 전압보다 낮으면 상기 제2 전압은 상기 제1 전압보다 낮아지고, 상기 버퍼부의 출력전압과 상기 소프트 스타트 캐패시터 전압 중 하나가 상기 기준전압보다 높으면 상기 제2 전압은 상기 제1 전압보다 높아지는 제2 전압 발생부;
    상기 제1 전압과 제2 전압을 비교하여 증폭하는 궤환 증폭기;
    외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 스위칭부; 및
    외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  13. 제12항에 있어서, 상기 버퍼부는
    상기 아날로그 디밍 신호를 비반전 입력단으로 입력하는 연산증폭기;
    상기 연산증폭기의 출력이 베이스에 입력되며, 전원전압이 콜렉터에 인가되며, 에미터는 상기 연산증폭기의 반전 입력단과 연결된 NPN 트랜지스터; 및
    상기 NPN 트랜지스터의 에미터와 접지단 사이에 연결되며, 상기 버퍼부의 출력전압을 제공하는 저항소자를 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  14. 제12 항에 있어서, 상기 제1 전압 발생부는
    상기 부하전류 검출회로의 출력전압을 베이스로 입력하고 콜렉터는 접지된 PNP 트랜지스터; 및
    상기 PNP 트랜지스터의 에미터와 상기 궤환 증폭기 사이에 연결되며 제1 직류전압을 발생하는 제1 직류전원을 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  15. 제12 항에 있어서, 상기 제2 전압 발생부는
    상기 버퍼부의 출력전압이 베이스로 입력되고, 콜렉터는 접지된 PNP 트랜지스터;
    상기 기준전압이 베이스로 인가되고 콜렉터는 접지된 다른 PNP 트랜지스터;
    상기 소프트 스타트 캐패시터 전압이 베이스에 인가되고 콜렉터는 접지된 또 다른 PNP 트랜지스터; 및
    상기 PNP 트랜지스터들의 에미터들과 상기 궤환 증폭기 사이에 연결되어 제2 직류전압을 발생하는 제2 직류전원을 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  16. 제12 항에 있어서, 상기 궤환 증폭기는
    상기 제1 및 제2 제어전압들을 입력하고 이들 전압차를 출력하는 비교부;
    상기 비교부의 출력전압과 상기 궤환 증폭기의 출력전압을 곱셈하여 상기 출력부로 전달하는 제1 곱셈기;
    전원전류를 공급하는 전류원; 및
    상기 비교부의 출력전류와 상기 전원전류를 곱셈하여 출력하는 제2 곱셈기를 더 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
  17. 제12 항에 있어서, 상기 스위칭부는
    직렬로 연결되며 일정 전류를 출력하는 제1 및 제2 전류원들; 및
    상기 제1 전류원과 제2 전류원 사이에 연결되며, 버스트 디밍 펄스 신호에 응답하여 동작하며, 온되면 상기 제1 전류원의 출력전류는 상기 제2 전류원으로 흐르고, 오프되면 상기 제1 전류원의 출력전류는 상기 소프트 스타트 캐패시터로 흐르는 스위칭소자를 구비하는 것을 특징으로 하는 액정디스플래이 백라이트 인버터 드라이브 회로.
KR10-2002-0037862A 2002-07-02 2002-07-02 액정디스플래이 백라이트 인버터 드라이브 회로 KR100524629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037862A KR100524629B1 (ko) 2002-07-02 2002-07-02 액정디스플래이 백라이트 인버터 드라이브 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037862A KR100524629B1 (ko) 2002-07-02 2002-07-02 액정디스플래이 백라이트 인버터 드라이브 회로

Publications (2)

Publication Number Publication Date
KR20040003220A true KR20040003220A (ko) 2004-01-13
KR100524629B1 KR100524629B1 (ko) 2005-10-31

Family

ID=37314250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037862A KR100524629B1 (ko) 2002-07-02 2002-07-02 액정디스플래이 백라이트 인버터 드라이브 회로

Country Status (1)

Country Link
KR (1) KR100524629B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698130B1 (ko) * 2005-09-07 2007-03-26 엘지전자 주식회사 일정한 킥-오프 타임을 유지하는 액정 텔레비젼 및 그제어방법
US8018177B2 (en) 2007-06-26 2011-09-13 Samsung Electro-Mechanics Co., Ltd. Dimming buck type LED driving apparatus
KR20160147166A (ko) * 2015-06-12 2016-12-22 삼성디스플레이 주식회사 백라이트 유닛
KR20170015604A (ko) * 2015-07-29 2017-02-09 삼성디스플레이 주식회사 광원 장치 및 이를 포함하는 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043088A (ja) * 2000-07-19 2002-02-08 Advanced Display Inc 放電灯の電流制御方法および放電灯点灯回路およびこの放電灯点灯回路を用いた液晶バックライト
KR20020017358A (ko) * 2000-08-30 2002-03-07 강웅현 액정표시기 백 라이트 인버터 구동 장치
KR100401100B1 (ko) * 2000-11-22 2003-10-10 삼성전기주식회사 엘시디 백라이트 인버터
KR100693999B1 (ko) * 2000-12-11 2007-03-12 페어차일드코리아반도체 주식회사 두 가지 기능을 가지는 소프트 스타트 제어 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698130B1 (ko) * 2005-09-07 2007-03-26 엘지전자 주식회사 일정한 킥-오프 타임을 유지하는 액정 텔레비젼 및 그제어방법
US8018177B2 (en) 2007-06-26 2011-09-13 Samsung Electro-Mechanics Co., Ltd. Dimming buck type LED driving apparatus
KR20160147166A (ko) * 2015-06-12 2016-12-22 삼성디스플레이 주식회사 백라이트 유닛
US9877364B2 (en) 2015-06-12 2018-01-23 Samsung Display Co., Ltd. Backlight unit
KR20170015604A (ko) * 2015-07-29 2017-02-09 삼성디스플레이 주식회사 광원 장치 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR100524629B1 (ko) 2005-10-31

Similar Documents

Publication Publication Date Title
US10418990B2 (en) Load driver
US7279870B2 (en) DC-DC converter and method of controlling DC-DC converter
US20040251854A1 (en) Power supply for lighting
US7764113B2 (en) Output circuit
JP4833652B2 (ja) レギュレータ回路およびそれを搭載した自動車
US20060022652A1 (en) Regulator circuit capable of detecting variations in voltage
JP5046564B2 (ja) 電源装置およびそれを用いた電子機器
WO2006059705A1 (ja) スイッチング電源およびその制御回路ならびにそれを用いた電子機器
US7233117B2 (en) Inverter controller with feed-forward compensation
USRE44180E1 (en) Synchronous buck DC/DC converter to perform an improved switching operation by adjusting variable resistor
US8754580B2 (en) Semiconductor apparatus and method of controlling operation thereof
US20070290723A1 (en) Liquid crystal display backlight inverter
US7161309B2 (en) Protecting a cold cathode fluorescent lamp from a large transient current when voltage supply transitions from a low to a high voltage
US8598919B2 (en) Signal output circuit
WO2006057213A1 (ja) 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
US20040105287A1 (en) Inverter driving device and method
US7256530B2 (en) Piezoelectric transformer drive circuit and cold cathode tube lighting apparatus
JP2004153965A (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路
KR100524629B1 (ko) 액정디스플래이 백라이트 인버터 드라이브 회로
US7705578B2 (en) Switching regulator
JPH10335089A (ja) バックライト照明装置の調光用バーストパルス発生回路
US7812584B2 (en) Method for regulating a voltage and circuit therefor
KR100405372B1 (ko) 자동 이득 제어 회로
US6459329B1 (en) Power supply auxiliary circuit
KR100475896B1 (ko) 고전압레귤레이션회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131014

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151021

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee