KR20040002290A - Liquid crystal display device of line on glass type and method of fabricating the same - Google Patents
Liquid crystal display device of line on glass type and method of fabricating the same Download PDFInfo
- Publication number
- KR20040002290A KR20040002290A KR1020020037742A KR20020037742A KR20040002290A KR 20040002290 A KR20040002290 A KR 20040002290A KR 1020020037742 A KR1020020037742 A KR 1020020037742A KR 20020037742 A KR20020037742 A KR 20020037742A KR 20040002290 A KR20040002290 A KR 20040002290A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- line
- storage
- lines
- liquid crystal
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47C—CHAIRS; SOFAS; BEDS
- A47C3/00—Chairs characterised by structural features; Chairs or stools with rotatable or vertically-adjustable seats
- A47C3/20—Chairs or stools with vertically-adjustable seats
- A47C3/28—Chairs or stools with vertically-adjustable seats with clamps acting on vertical rods
Abstract
Description
본 발명은 액정표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 라인 온 글래스형 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a line on glass type liquid crystal display device and a method of manufacturing the same which can improve image quality.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. TFT의 게이트전극은 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다. TFT는 게이트라인에 공급되는 게이트하이전압(Vgh)에 응답하여 데이터라인에 공급되는 화소전압이 해당 화소전극에 충전되게 한다. 즉, 액정셀들은 TFT가 게이트라인에 순차적으로 공급되는 게이트하이전압(Vgh)에 의해 턴-온된 때에 데이터라인으로부터의 해당 화소전압을 충전하여 다시 TFT가 턴-온될 때가지 충전전압을 유지하게 된다. 임의의 n번째 게이트라인의 액정셀에 충전된 화소전압은 해당 화소전극과 이전단 게이트라인과의 중첩에 의해 형성되어진 스토리지캐패시터(Cst)에 의해 유지되게 된다. 프레임마다 게이트라인들 각각에는 통상 해당 게이트라인이 구동되는 시점, 즉 화소전극에 화소전압이 인가되게 하는 1수평주기(1H) 동안에만 게이트하이전압(Vgh)이 공급되고 나머지 기간에는 게이트로우전압(Vgl)이 공급된다. 스토리지캐패시터(Cst)는 이전단 게이트라인에 공급되는 게이트로우전압(Vgl)에 의해 현재단 화소전극에 충전된 전압을 유지하게 된다.In the liquid crystal panel, the gate lines and the data lines are arranged to cross each other, and the liquid crystal cells are positioned in an area where the gate lines and the data lines cross each other. The liquid crystal panel is provided with pixel electrodes and a common electrode for applying an electric field to each of the liquid crystal cells. Each of the pixel electrodes is connected to any one of the data lines via source and drain terminals of a thin film transistor, which is a switching element. The gate terminal of the thin film transistor is connected to any one of the gate lines through which the pixel voltage signal is applied to the pixel electrodes of one line. The gate electrode of the TFT is connected to any one of the gate lines for causing the pixel voltage signal to be applied to the pixel electrodes for one line. The TFT causes the pixel voltage supplied to the data line to be charged to the pixel electrode in response to the gate high voltage Vgh supplied to the gate line. That is, the liquid crystal cells charge the corresponding pixel voltage from the data line when the TFT is turned on by the gate high voltage Vgh which is sequentially supplied to the gate line, and maintains the charging voltage until the TFT is turned on again. . The pixel voltage charged in the liquid crystal cell of any n-th gate line is maintained by the storage capacitor Cst formed by overlapping the pixel electrode with the previous gate line. The gate high voltage Vgh is supplied to each of the gate lines for each frame only during one horizontal period (1H) at which the corresponding gate line is driven, that is, the pixel voltage is applied to the pixel electrode. Vgl) is supplied. The storage capacitor Cst maintains the voltage charged in the current pixel electrode by the gate low voltage Vgl supplied to the previous gate line.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for controlling the gate driver and the data driver, and a power supply for supplying various driving voltages used in the liquid crystal display device. It has a supply part. The timing controller controls the driving timing of the gate driver and the data driver and supplies the pixel data signal to the data driver. The power supply unit generates driving voltages, such as a common voltage Vcom, a gate high voltage Vgh, and a gate low voltage Vgl, which are required in the liquid crystal display using the input power. The gate driver sequentially supplies the scanning signals to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a pixel voltage signal to each of the data lines whenever a scanning signal is supplied to any one of the gate lines. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the pixel voltage signal for each liquid crystal cell.
이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.Among them, a data driver and a gate driver directly connected to the liquid crystal panel are integrated into a plurality of integrated circuits (ICs). Each of the integrated data drive IC and the gate drive IC is mounted on a tape carrier package (TCP) and connected to a liquid crystal panel by a tape automated bonding (TAB) method or mounted on a liquid crystal panel by a chip on glass (COG) method.
여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들은 게이트 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.Here, the drive ICs connected to the liquid crystal panel in a TAB manner through TCP are interconnected with the control signals and DC voltages input from the outside through signal lines mounted on a printed circuit board (PCB) connected to the TCP. . In detail, the data drive ICs are connected in series through signal lines mounted on the data PCB, and are commonly supplied with control signals from the timing controller, pixel data signals, and driving voltages from the power supply unit. The gate drive ICs are connected in series through signal lines mounted on the gate PCB, and are commonly supplied with control signals from the timing controller and driving voltages from the power supply.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.The drive ICs mounted on the liquid crystal panel in the COG method are interconnected in a line on glass (hereinafter, LOG) method in which signal lines are mounted on the liquid crystal panel, that is, the lower glass, and from the timing controller and the power supply. Control signals and driving voltages are supplied.
최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로서 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글래스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.Recently, even when the drive ICs are connected to the liquid crystal panel by the TAB method, the liquid crystal display device can be further thinned by adopting the LOG method and removing the PCB. In particular, the gate PCB is removed by forming the signal lines connected to the gate drive ICs requiring relatively few signal lines on the liquid crystal panel in a LOG method. In other words, the TAB type gate drive ICs are connected in series through signal lines mounted on the lower glass of the liquid crystal panel, and are commonly supplied with control signals and driving voltage signals (hereinafter referred to as gate driving signals). do.
실제로, LOG형 신호배선들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.In practice, the liquid crystal display device in which the gate PCB is removed by using the LOG type signal wires has a plurality of data TCPs connected between the liquid crystal panel 1 and the liquid crystal panel 1 and the data PCB 12 as shown in FIG. 8, a plurality of gate TCPs 14 connected to the other side of the liquid crystal panel 1, data drive ICs 10 mounted on each of the data TCPs 8, and gate TCPs ( 14) and gate drive ICs 16 mounted on each.
액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 포함한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(21)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 데이터라인(18)으로부터 신장되어진 데이터 패드들과, 게이트라인(20)로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.The liquid crystal panel 1 is injected between the lower substrate 2 on which the thin film transistor array is formed, the upper substrate 4 on which the color filter array is formed, and the lower substrate 2 and the upper substrate 4 together with various signal lines. Containing liquid crystals. The liquid crystal panel 1 is provided with an image display area 21 composed of liquid crystal cells provided at each intersection of the gate lines 20 and the data lines 18 to display an image. Data pads extended from the data line 18 and gate pads extended from the gate line 20 are positioned in the outer region of the lower substrate 2 positioned at the outer portion of the image display area 21. In addition, in the outer region of the lower substrate 2, a LOG type signal line group 26 for transmitting gate driving signals supplied to the gate drive IC 16 is positioned.
데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(25)은 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급하게 된다.A data drive IC 10 is mounted on the data TCP 8, and input pads 24 and output pads 25 electrically connected to the data drive IC 10 are formed. The input pads 24 of the data TCP 8 are electrically connected to the output pads of the data PCB 12, and the output pads 25 are electrically connected to the data pads on the lower substrate 2. In particular, the first data TCP 8 is further formed with a gate drive signal transmission group 22 electrically connected to the LOG signal line group 26 on the lower substrate 2. The gate driving signal transmission group 22 supplies the gate driving signals supplied from the timing controller and the power supply unit to the LOG type signal line group 26 via the data PCB 12.
데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.The data drive ICs 10 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 18 on the liquid crystal panel.
게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트 구동신호 전송라인군(28) 및출력패드들(30)이 형성된다. 게이트 구동신호 전송라인군(28)은 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의 게이트패드들과 전기적으로 접속된다.A gate drive IC 16 is mounted on the gate TCP 14, and a gate drive signal transmission line group 28 and output pads 30 electrically connected to the gate drive IC 16 are formed. The gate driving signal transmission line group 28 is electrically connected to the LOG signal line group 26 on the lower substrate 2, and the output pads 30 are electrically connected to the gate pads on the lower substrate 2. .
게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.The gate drive ICs 16 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines 20 in response to the input control signals. In addition, the gate drive ICs 16 supply the gate low voltage signal VGL to the gate lines in a period other than the period in which the gate high voltage signal VGH is supplied.
LOG형 신호라인군(26)은 통상 게이트 로우전압 신호(VGL), 전원신호(VCC), 게이트 하이전압 신호(VGH), 그라운드 전압신호(GND)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 이네이블 신호(GOE), 게이트 쉬프트 클럭신호(GSC), 게이트 스타트 펄스(GSP)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.The LOG signal line group 26 typically includes DC voltage signals supplied from a power supply such as a gate low voltage signal VGL, a power signal VCC, a gate high voltage signal VGH, and a ground voltage signal GND. The signal lines are configured to supply the gate control signals supplied from the timing controller, such as the gate enable signal GOE, the gate shift clock signal GSC, and the gate start pulse GSP.
이러한 LOG형 신호라인군(26)은 화상표시부(21)의 외곽영역에 위치하는 게이트 및 데이터 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인군(26)의 LOG형 신호라인들은 게이트라인들(20)과 동일하게 게이트 금속 패턴으로 구성된다. 게이트 금속으로는 통상 AlNd 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속이 이용된다. 이렇게 LOG형 신호라인군(26)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 저항성분을 포함하게 된다. 또한, LOG형 신호라인군(26)의 저항값은 라인길이에 비례함에 따라 데이터 PCB(12)로부터 멀어질수록 라인저항값이 증가하여 게이트구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인군(26)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 화상표시부에 표시되는 화상의 품질이 저하되게 된다.The LOG signal line group 26 is formed side by side in a fine pattern in a very limited narrow space, such as a gate and a data pad unit located in the outer region of the image display unit 21. The LOG signal lines of the LOG signal line group 26 are formed in the same gate metal pattern as the gate lines 20. As the gate metal, a metal having a relatively large resistivity value (0.046), such as AlNd, is usually used. As the LOG signal line group 26 is formed as a fine pattern within a limited region and is composed of a gate metal having a relatively large resistivity value, the resistance is relatively high compared to the signal lines formed of copper foil on a conventional gate PCB. It will contain ingredients. In addition, as the resistance value of the LOG signal line group 26 is proportional to the line length, the line resistance value increases as the distance from the data PCB 12 increases, thereby attenuating the gate driving signal. As a result, the gate drive signals transmitted through the LOG signal line group 26 are distorted by their line resistance values, thereby degrading the quality of the image displayed on the image display unit.
특히 LOG형 신호라인군(26)을 통해 공급되는 게이트구동신호들 중 게이트로우전압(VGL)의 왜곡이 화상표시부의 화질에 큰 영향을 미치게 된다. 이는 게이트 로우전압(VGL)이 화소전극(6)에 충전된 화소전압을 유지되게 하는 스토리지 캐패시터(Cst)의 용량에 영향을 미치므로 그 게이트 로우전압(VGL)이 감소하는 경우 충전된 화소전압이 가변됨으로써 화질에 중대한 영향을 미치기 때문이다.In particular, the distortion of the gate low voltage VGL among the gate driving signals supplied through the LOG signal line group 26 greatly affects the image quality of the image display unit. This affects the capacity of the storage capacitor Cst, which causes the gate low voltage VGL to maintain the pixel voltage charged in the pixel electrode 6, so that when the gate low voltage VGL decreases, the charged pixel voltage is decreased. This is because the change has a significant effect on image quality.
상세히 설명하면, 게이트 로우전압(VGL)을 공급하는 LOG형 게이트 로우전압 전송라인(VGLL)은 도 2에 도시된 바와 같이 제1 데이터 TCP(8)와 제1 내지 제4 게이트 TCP들(14A 내지 14D) 사이 각각에 접속되는 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)로 구성된다. 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제1 내지 제4 게이트 TCP(14A 내지 14D)를 경유하여 직렬로 연결된다.In detail, the LOG type gate low voltage transmission line VGLL for supplying the gate low voltage VGL may include the first data TCP 8 and the first through fourth gate TCPs 14A through FIG. 2. And first to fourth LOG type gate low voltage transfer lines VGLL1 to VGLL4 connected to each of the fourteenth ones 14D). The first to fourth LOG type gate low voltage transmission lines VGLL1 to VGLL4 have line resistance values a, b, c, and d that are proportional to their line lengths, and have first to fourth gate TCPs 14A to 14D. Connected in series via).
이러한 LOG형 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 라인저항값(a, b, c, d)에 의해 게이트 드라이브 IC(16)마다 공급되는 게이트 로우전압(VGL)이 달라지게 된다.The gate low voltage VGL supplied to each gate drive IC 16 varies according to the line resistances a, b, c, and d of the LOG gate low voltage transfer lines VGLL1 to VGLL4.
구체적으로 제1 게이트 TCP(14A)에 실장된 게이트 드라이브 IC(16)에는 제1LOG 게이트 로우전압 전송라인(VGLL1)의 제1 라인저항값(a)에 비례하여 전압강하된 제1 게이트 로우전압(VGL1)이 공급된다. 제1 게이트 로우전압(VGL1)은 제1 게이트 드라이브 IC(16)를 통해 제1 수평라인 블록(A)의 게이트라인들에 공급된다.Specifically, in the gate drive IC 16 mounted on the first gate TCP 14A, the first gate low voltage (voltage) dropped in proportion to the first line resistance value a of the first LOG gate low voltage transmission line VGLL1. VGL1) is supplied. The first gate low voltage VGL1 is supplied to the gate lines of the first horizontal line block A through the first gate drive IC 16.
제2 게이트 TCP(14B)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인(VGLL1) 및 제2 LOG 게이트 로우전압 전송라인(VGLL2)의 제2 라인저항값(a+b)에 비례하여 전압강하된 제2 게이트 로우전압(VGL2)이 공급된다. 제2 게이트 로우전압(VGL2)은 제2 게이트 드라이브 IC(16)를 통해 제2 수평라인 블록(B)의 게이트라인들에 공급된다.A second line resistance value of the first LOG gate low voltage transfer line VGLL1 and the second LOG gate low voltage transfer line VGLL2 connected in series to the gate drive IC 16 mounted on the second gate TCP 14B ( The second gate low voltage VGL2 which is dropped in proportion to a + b) is supplied. The second gate low voltage VGL2 is supplied to the gate lines of the second horizontal line block B through the second gate drive IC 16.
제3 게이트 TCP(14C)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인 내지 제3 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL3)의 제3 라인저항값(a+b+c)에 비례하여 전압강하된 제3 게이트 로우전압(VGL3)이 공급된다. 제3 게이트 로우전압(VGL3)은 제3 게이트 드라이브 IC(16)를 통해 제3 수평라인 블록(C)의 게이트라인들에 공급된다.The third line resistance value a of the first LOG gate low voltage transmission line to the third LOG gate low voltage transmission line VGLL1 to VGLL3 connected in series to the gate drive IC 16 mounted on the third gate TCP 14C. The third gate low voltage VGL3, which is dropped in proportion to + b + c, is supplied. The third gate low voltage VGL3 is supplied to the gate lines of the third horizontal line block C through the third gate drive IC 16.
제4 게이트 TCP(14D)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인 내지 제4 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 제4 라인저항값(a+b+c+d)에 비례하여 전압강하된 제4 게이트 로우전압(VGL4)이 공급된다. 제4 게이트 로우전압(VGL4)은 제4 게이트 드라이브 IC(16)를 통해 제4 수평라인 블록(D)의 게이트라인들에 공급된다.The fourth line resistance value a of the first LOG gate low voltage transmission line to the fourth LOG gate low voltage transmission line VGLL1 to VGLL4 connected in series to the gate drive IC 16 mounted on the fourth gate TCP 14D. The fourth gate low voltage VGL4 which is dropped in proportion to + b + c + d is supplied. The fourth gate low voltage VGL4 is supplied to the gate lines of the fourth horizontal line block D through the fourth gate drive IC 16.
이렇게 게이트 드라이브 IC(16) 별로 게이트라인들에 공급하는 게이트 로우전압(VGL1 내지 VGL4)에 차이가 발생함에 따라 서로 다른 게이트 드라이브 IC(16)에 접속되는 수평라인 블록(A 내지 D) 간에 휘도차 발생하게 된다. 즉, 제1 게이트 드라이브 IC(16)에서 제4 게이트 드라이브 IC(16) 쪽으로 진행할 수록 LOG형 게이트 로우전압 전송라인(VGLL)의 라인저항 값(a, b, c, d)이 가산됨에 따라 수평라인 블록(A 내지 D)에 공급되는 제1 내지 제4 게이트 로우전압(VGL1 내지 VGL4)은 VGL1>VGL2>VGL3>VGL4와 같은 관계를 갖게 된다.As a difference occurs in the gate low voltages VGL1 to VGL4 supplied to the gate lines for each gate drive IC 16, the luminance difference between the horizontal line blocks A to D connected to different gate drive ICs 16 is different. Will occur. That is, the line resistance values a, b, c, and d of the LOG type gate low voltage transmission line VGLL are added as they progress from the first gate drive IC 16 to the fourth gate drive IC 16. The first to fourth gate low voltages VGL1 to VGL4 supplied to the line blocks A to D have the same relationship as VGL1> VGL2> VGL3> VGL4.
이와 같이, 각 게이트 드라이브 IC(16)에서 공급되는 각각의 게이트로우전압은 게이트라인별로 선저항이 선형적으로 증가하는 반면에 제1 내지 제4 게이트 드라이브 IC별로 수평라인블록에 공급되는 제1 내지 제4 게이트로우전압(VGL1,VGL2,VGL3,VGL4)에 단차가 발생하게 된다. 이에 따라, 수평라인 블록(A 내지 D)의 휘도차는 가로선(32) 현상으로 나타나게 되어 화면이 분할되어 보이게 함으로써 화질저하를 초래한다.As such, each gate low voltage supplied from each gate drive IC 16 linearly increases line resistance for each gate line, while the first to fourth gate drives IC are supplied to the horizontal line block for each of the first to fourth gate drive ICs. A step is generated in the fourth gate low voltages VGL1, VGL2, VGL3, and VGL4. Accordingly, the luminance difference between the horizontal line blocks A to D is represented by the horizontal line 32 phenomenon, and the screen is divided so that the image quality is reduced.
따라서, 본 발명의 목적은 화질을 향상시킬 수 있는 LOG형 액정표시장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a LOG type liquid crystal display device capable of improving image quality.
도 1은 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.1 is a plan view schematically showing the configuration of a conventional line on glass liquid crystal display device.
도 2는 도 1에 도시된 라인 온 글래스형 신호라인군의 라인저항에 의한 수평라인 블럭간의 분리현상을 설명하기 위한 도면.FIG. 2 is a view for explaining separation between horizontal line blocks due to line resistance of the line-on-glass signal line group shown in FIG. 1; FIG.
도 3은 본 발명의 제1 실시 예에 따른 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.3 is a plan view schematically illustrating a configuration of a line on glass type liquid crystal display device according to a first embodiment of the present invention;
도 4는 도 3에 도시된 화상표시부영역을 상세히 나타내는 도면.FIG. 4 is a diagram showing details of the image display section shown in FIG. 3; FIG.
도 5는 도 4에 도시된 "H"영역을 상세히 나타내는 도면.FIG. 5 is a view showing details of the "H" region shown in FIG. 4; FIG.
도 6은 본 발명의 제2 실시 예에 따른 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.6 is a plan view schematically illustrating a configuration of a line on glass liquid crystal display according to a second exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
1,51 : 액정패널 2,52 : 하부기판1,51 liquid crystal panel 2,52 lower substrate
4,54 : 상부기판 8,58 : 데이터 TCP4,54: Upper board 8,58: Data TCP
10,60 : 데이터 드라이브 IC 12,62 : 데이터 PCB10,60: Data Drive IC 12,62: Data PCB
14,64 : 게이트 TCP 16,66 : 게이트 드라이브 IC14,64: Gate TCP 16,66: Gate Drive IC
18,68 : 데이터라인 20,70 : 게이트라인18,68 data line 20,70 gate line
21,71 : 화상표시부 22,28,72,78 : 게이트 구동신호 전송군21, 71: image display section 22, 28, 72, 78: gate drive signal transmission group
24,74 : 데이터 TCP 입력패드 25,75 : 데이터 TCP 출력패드24,74: Data TCP input pad 25,75: Data TCP input pad
26,76 : LOG형 신호라인군 90 : 공급라인26,76: LOG signal line group 90: supply line
92 : 스토리지라인92: storage line
상기 목적을 달성하기 위하여, 본 발명에 따른 LOG형 액정표시장치는 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들과, 액정셀에 충전된 화소전압을 유지하도록 스토리지 온 커먼(Storage on common) 형의 스토리지캐패시터를 형성하기 위한 스토리지 라인을 구비하는 화상표시부와, 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 전송하는 라인 온 글래스형 신호라인들과, 스토리지라인들과 연결되어 스토리지라인들에 스토리지전압을 공급하는 공급라인을 구비한다.In order to achieve the above object, the LOG type liquid crystal display according to the present invention includes a plurality of liquid crystal cells formed at each intersection of gate lines and data lines, and storage on common to maintain pixel voltage charged in the liquid crystal cell. on the display unit having a storage line for forming a storage capacitor of a common type, and formed in a line-on-glass manner in an outer region of the image display unit, which are required in drive integrated circuits for driving gate lines and data lines. Line on glass type signal lines for transmitting drive signals and supply lines connected to the storage lines and supplying storage voltages to the storage lines are provided.
상기 스토리지라인은 게이트금속패턴으로 형성되는 것을 특징으로 한다.The storage line is formed of a gate metal pattern.
상기 공급라인은 소스 및 드레인금속패턴으로 형성되는 것을 특징으로 한다.The supply line is formed of a source and a drain metal pattern.
상기 공급라인은 화상표시부의 외곽영역의 게이트링크부에 형성되는 것을 특징으로 한다.The supply line is formed in the gate link portion of the outer region of the image display portion.
상기 라인 온 글래스형 액정표시장치는 스토리지라인 상에 형성되는 게이트절연막과, 게이트절연막을 관통하는 접촉홀을 구비하며, 접촉홀을 통해 스토리지라인과 공급라인이 접촉되는 것을 특징으로 한다.The line-on-glass type liquid crystal display device includes a gate insulating layer formed on the storage line and a contact hole penetrating through the gate insulating layer, and the storage line and the supply line are in contact with each other through the contact hole.
상기 공급라인은 게이트금속패턴으로 형성되는 것을 특징으로 한다.The supply line is formed by a gate metal pattern.
상기 공급라인은 화상표시부의 외곽영역의 게이트링크부의 반대편에 형성되는 것을 특징으로 한다.The supply line is formed on the opposite side of the gate link portion in the outer region of the image display portion.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예를 도 3 내지 6을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 3 to 6.
도 3은 본 발명의 실시 예에 따른 LOG형 액정표시장치의 구성을 개략적으로도시한 도면이다. 도 3에 도시된 액정표시장치는 액정패널(51)과, 액정패널(51)과 데이터 PCB(62) 사이에 접속되어진 다수개의 데이터 TCP들(58)과, 액정패널(51)의 다른 측에 접속되어진 다수개의 게이트 TCP들(64)과, 데이터 TCP들(58) 각각에 실장되어진 데이터 드라이브 IC들(60)과, 게이트 TCP들(64) 각각에 실장된 게이트 드라이브 IC들(66) 각각을 구비한다.3 is a diagram schematically illustrating a configuration of a LOG type liquid crystal display device according to an exemplary embodiment of the present invention. 3 shows a liquid crystal panel 51, a plurality of data TCPs 58 connected between the liquid crystal panel 51 and the data PCB 62, and the other side of the liquid crystal panel 51. As shown in FIG. A plurality of gate TCPs 64 connected to each other, data drive ICs 60 mounted on each of the data TCPs 58, and gate drive ICs 66 mounted on each of the gate TCPs 64, respectively. Equipped.
데이터 TCP(58)에는 데이터 드라이브 IC(60)가 실장되고, 그 데이터 TCP(58)는 데이터 드라이브 IC(60)와 접속되는 입출력 패드들을 통해 데이터 PCB(62)의 출력패드들 및 하부기판(52)의 데이터패드들과 접속된다. 특히 첫번째 데이터 TCP(58)는 하부기판(52) 상의 LOG형 신호라인군(76)에 접속되는 게이트 구동신호 전송라인군(72)을 더 구비한다. 이 게이트 구동신호 전송라인군(72)은 데이터 PCB(62)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(76)에 공급하게 된다.A data drive IC 60 is mounted on the data TCP 58, and the data TCP 58 outputs the lower pads 52 and the output pads of the data PCB 62 through input / output pads connected to the data drive IC 60. ) Data pads. In particular, the first data TCP 58 further includes a gate drive signal transmission line group 72 connected to the LOG type signal line group 76 on the lower substrate 52. The gate driving signal transmission line group 72 supplies the gate driving signals supplied from the timing controller and the power supply unit to the LOG type signal line group 76 via the data PCB 62.
데이터 드라이브 IC들(60)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(51) 상의 데이터라인(68)들에 공급한다.The data drive ICs 60 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 68 on the liquid crystal panel 51.
게이트 TCP(64)에는 게이트 드라이브 IC(66)가 실장되고, 그 게이트 TCP(64)는 게이트 드라이브 IC(66)와 접속되는 출력 패드들을 통해 하부기판(52)의 게이트패드들과 접속된다. 또한 게이트 TCP(64)는 하부기판(52)의 LOG형 신호라인군(76)과 게이트 드라이브 IC(66) 사이에 접속되는 게이트 구동신호 전송라인군(78)을 더 구비한다.A gate drive IC 66 is mounted on the gate TCP 64, and the gate TCP 64 is connected to the gate pads of the lower substrate 52 through output pads connected to the gate drive IC 66. The gate TCP 64 further includes a gate drive signal transmission line group 78 connected between the LOG signal line group 76 of the lower substrate 52 and the gate drive IC 66.
게이트 드라이브 IC들(66)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(66)은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인(70)들에 공급한다.The gate drive ICs 66 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines in response to the input control signals. In addition, the gate drive ICs 66 supply the gate low voltage signal VGL to the gate lines 70 in a period other than the period in which the gate high voltage signal VGH is supplied.
액정패널(51)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(52)과, 칼라필터 어레이가 형성된 상부기판(54)과, 하부기판(52)과 상부기판(54) 사이에 주입된 액정을 포함한다. 이러한 액정패널(51)은 게이트라인(70)들과 데이터라인(68)들의 교차영역마다 형성된 액정셀들에 의해 화상표시영역(71)에 화상을 표시한다. 화상표시영역(71)의 외곽부에 위치하는 하부기판(52) 외곽영역에는 데이터라인(68)으로부터 신장되어진 데이터 패드들과, 게이트라인(70)으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(52)의 외곽영역에는 게이트 드라이브 IC(66)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(76)이 위치하게 된다.The liquid crystal panel 51 is injected between the lower substrate 52 on which the thin film transistor array is formed, the upper substrate 54 on which the color filter array is formed, and the lower substrate 52 and the upper substrate 54 together with various signal lines. Containing liquid crystals. The liquid crystal panel 51 displays an image in the image display area 71 by liquid crystal cells formed at each intersection of the gate lines 70 and the data lines 68. Data pads extended from the data line 68 and gate pads extended from the gate line 70 are positioned in the outer region of the lower substrate 52 positioned at the outer portion of the image display area 71. Also, in the outer region of the lower substrate 52, a LOG signal line group 76 for transmitting the gate driving signals supplied to the gate drive IC 66 is positioned.
LOG형 신호라인군(76)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 이러한 LOG형 신호라인군(76)은 게이트라인(70)들과 동일하게 게이트 금속으로 형성된다. LOG형 신호라인군은 그 라인길이에 비례하는 라인저항값을 가지게 됨에 따라 라인길이에 비례하여 게이트 구동신호가 감소하게 된다.The LOG signal line group 76 typically includes a power supply unit such as a gate high voltage signal VGH, a gate low voltage signal VGL, a common voltage signal VCOM, a ground voltage signal GND, and a power supply voltage signal VCC. It consists of DC voltage signals supplied from the gate lines, gate start pulses GSP, gate shift clock signals GSC, and gate enable signals GOE, respectively. do. The LOG signal line group 76 is formed of a gate metal in the same manner as the gate lines 70. As the LOG signal line group has a line resistance value proportional to its line length, the gate driving signal decreases in proportion to the line length.
이러한 LOG형 신호라인군(76) 중 게이트 로우 전압라인의 게이트로우전압이 화소전극에 충전된 화소전압을 유지되게 하는 스토리지캐패시터용량에 영향을 미치므로 본 발명에 따른 액정표시장치는 스토리지전압(VST)이 인가되는 공급라인(90)을 추가로 구비한다. 이 공급라인(90)은 도 4에 도시된 바와 같이 게이트링크부에 형성되어 화소전극(56)을 가로질러 형성되는 스토리지 온 커먼(storage on common)형의 스토리지라인(92)과 연결된다. 전원공급부(도시하지 않음)에서 생성된 스토리지전압(VST)은 게이트 드라이브 IC(66)를 통과하지 않고 공급라인(90)을 통해 스토리지라인(92)에 인가된다. 스토리지라인(92)과 보호막(도시하지 않음)을 사이에 두고 형성되는 화소전극(56) 사이에는 스토리지캐패시터(Cst)가 형성된다. 이 스토리지캐패시터(Cst)는 스토리지라인(92)에 공급되는 스토리지전압(VST)에 의해 화소전극(56)에 충전된 전압을 유지하게 된다.Since the gate low voltage of the gate low voltage line of the LOG signal line group 76 affects the capacity of the storage capacitor to maintain the pixel voltage charged in the pixel electrode, the liquid crystal display according to the present invention has a storage voltage (VST). ) Is further provided with a supply line 90 is applied. The supply line 90 is connected to a storage on common type storage line 92 formed in the gate link portion as shown in FIG. 4 and formed across the pixel electrode 56. The storage voltage VST generated by the power supply unit (not shown) is applied to the storage line 92 through the supply line 90 without passing through the gate drive IC 66. The storage capacitor Cst is formed between the storage line 92 and the pixel electrode 56 formed with the passivation layer (not shown) therebetween. The storage capacitor Cst maintains the voltage charged in the pixel electrode 56 by the storage voltage VST supplied to the storage line 92.
도 5를 참조하면, 하부기판(52) 상에 게이트금속으로 LOG형 신호라인군(도시하지 않음)과 스토리지라인(92)이 형성된다. 게이트절연막(94)을 사이에 두고 스토리지라인(92)과 교차하게 소스 및 드레인금속으로 공급라인(90)이 형성된다. 이 공급라인(90)과 스토리지라인(92)은 게이트절연막(94)을 관통하는 접촉홀(98)을 통해 전기적으로 접촉된다. 공급라인(90)을 덮도록 하부기판(52) 상에 보호막(96)이 형성된다.Referring to FIG. 5, a LOG-type signal line group (not shown) and a storage line 92 are formed of gate metal on the lower substrate 52. The supply line 90 is formed of a source and a drain metal to cross the storage line 92 with the gate insulating layer 94 interposed therebetween. The supply line 90 and the storage line 92 are electrically contacted through a contact hole 98 passing through the gate insulating film 94. The passivation layer 96 is formed on the lower substrate 52 to cover the supply line 90.
이렇게 스토리지라인(92)이 공급라인(90)과 연결되어 공급라인(90)을 통해 스토리지전압(VST)이 인가됨으로써, 각 게이트라인별로 발생하는 저항이 게이트 드라이브 IC(66) 간의 단차에 관계없이 선형적으로 증가하게 된다. 이에 따라, 수평블럭간의 휘도차를 제거할 수 있다.In this way, the storage line 92 is connected to the supply line 90 so that the storage voltage VST is applied through the supply line 90, so that the resistance generated for each gate line is independent of the step between the gate drive ICs 66. Will increase linearly. As a result, the luminance difference between the horizontal blocks can be eliminated.
도 6은 본 발명의 제2 실시 예에 따른 LOG형 액정표시장치를 나타내는 평면도이다.6 is a plan view illustrating a LOG type liquid crystal display device according to a second embodiment of the present invention.
도 6을 참조하면, 도 5에 도시된 액정표시장치와 비교하여 공급라인(90)이 게이트 드라이브 IC(66)가 형성된 일측과 마주보도록 하부기판(52)의 우측에 형성되는 것을 제외하고는 동일한 구성요소를 구비한다.Referring to FIG. 6, compared to the liquid crystal display illustrated in FIG. 5, the supply line 90 is the same except that the supply line 90 is formed on the right side of the lower substrate 52 so as to face one side where the gate drive IC 66 is formed. With components.
이 공급라인(90)이 하부기판(52)의 우측에 게이트금속을 이용하여 스트라입형태로 형성된다. 이에 따라, 접촉홀없이 게이트금속으로 형성되는 스토리지라인(92)과 전기적으로 접촉할 수 있어 추가적인 공정이 필요하지 않다. 이러한 공급라인(90)을 통해 스토리지전압(VST)이 게이트 드라이브 IC(66)를 통과하지 않고서 스토리지라인(92)에 직접 인가된다. 이에 따라, 게이트드라이브 IC(66) 간의 단차에 관계없이 게이트라인별로 라인저항이 선형적으로 증가되므로 수평블럭간의 휘도차를 방지할 수 있다.The supply line 90 is formed in a stripe shape using a gate metal on the right side of the lower substrate 52. Accordingly, the contact line 100 may be electrically contacted with the storage line 92 formed of the gate metal without contact holes, and thus no additional process is required. The storage voltage VST is directly applied to the storage line 92 through the supply line 90 without passing through the gate drive IC 66. Accordingly, the line resistance increases linearly for each gate line regardless of the step difference between the gate drive ICs 66, thereby preventing the luminance difference between the horizontal blocks.
상술한 바와 같이, 본 발명에 따른 LOG형 액정패널에서는 스토리지전압을 공급하는 공급라인을 형성한다. 이 공급라인을 통해 스토리지전압이 게이트 드라이브 IC를 통과하지 않고 직접 스토리지라인에 공급된다. 이로 인해, 게이트 드라이브 IC 간의 저항성분의 단차에 관계없이 게이트라인별로 저항성분이 선형적으로 증가하게 되어 수평라인블럭간의 휘도차를 방지할 수 있다.As described above, in the LOG type liquid crystal panel according to the present invention, a supply line for supplying a storage voltage is formed. Through this supply line, the storage voltage is supplied directly to the storage line without passing through the gate drive IC. As a result, the resistance component increases linearly for each gate line regardless of the step difference between the resistance components between the gate drive ICs, thereby preventing the luminance difference between the horizontal line blocks.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037742A KR100855493B1 (en) | 2002-06-29 | 2002-06-29 | Liquid crystal display device of line on glass type and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037742A KR100855493B1 (en) | 2002-06-29 | 2002-06-29 | Liquid crystal display device of line on glass type and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040002290A true KR20040002290A (en) | 2004-01-07 |
| KR100855493B1 KR100855493B1 (en) | 2008-09-01 |
Family
ID=37313993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020037742A KR100855493B1 (en) | 2002-06-29 | 2002-06-29 | Liquid crystal display device of line on glass type and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100855493B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3292520B2 (en) * | 1991-10-11 | 2002-06-17 | 株式会社東芝 | Liquid crystal display |
| JP2001255851A (en) * | 2000-03-09 | 2001-09-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| JP2001282205A (en) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | Active matrix type liquid crystal display device and method for driving the same |
| KR100633315B1 (en) * | 2000-06-01 | 2006-10-11 | 엘지.필립스 엘시디 주식회사 | Structure of common line for LCD and Storage line for in plain switching mode LCD |
-
2002
- 2002-06-29 KR KR1020020037742A patent/KR100855493B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100855493B1 (en) | 2008-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100874637B1 (en) | Line on Glass Liquid Crystal Display | |
| KR100995639B1 (en) | Liquid Crystal Display Device And Driving Method Thereof | |
| KR20030053180A (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100847812B1 (en) | Liquid crystal dispaly panel of line on glass type | |
| KR100487358B1 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
| KR20030051921A (en) | Liquid crystal panel of line on glass type and method of fabricating the same | |
| KR100831300B1 (en) | Liquid crystal panel of line on glass type and method of fabricating the same | |
| KR100847817B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR101146459B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100864981B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100855493B1 (en) | Liquid crystal display device of line on glass type and method of fabricating the same | |
| KR101073248B1 (en) | Liquid Crystal Display device | |
| JP2005031332A (en) | Tft display device | |
| KR100912693B1 (en) | Liquid Crystal Display Device | |
| KR100855486B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR20050001063A (en) | Liquid crystal display device | |
| KR100840682B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR20070075804A (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100855494B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100889538B1 (en) | Liquid crystal display | |
| KR20050031628A (en) | Liquid crystal display device | |
| KR20050051358A (en) | Liquid crystal display of line-on-glass type |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 12 |