KR20040000560A - 웨이퍼의 정렬 패턴 - Google Patents

웨이퍼의 정렬 패턴 Download PDF

Info

Publication number
KR20040000560A
KR20040000560A KR1020020035050A KR20020035050A KR20040000560A KR 20040000560 A KR20040000560 A KR 20040000560A KR 1020020035050 A KR1020020035050 A KR 1020020035050A KR 20020035050 A KR20020035050 A KR 20020035050A KR 20040000560 A KR20040000560 A KR 20040000560A
Authority
KR
South Korea
Prior art keywords
wafer
pattern
alignment
prober
cassette
Prior art date
Application number
KR1020020035050A
Other languages
English (en)
Inventor
이준성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020035050A priority Critical patent/KR20040000560A/ko
Publication of KR20040000560A publication Critical patent/KR20040000560A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 프로버 웨이퍼를 정렬하는 웨이퍼의 정렬패턴에 있어서,
웨이퍼 정렬 및 표적을 설정 할 때 각 장치의 웨이퍼 패턴을 흑 백 명암 차이가 뚜렷한 패드 근처에 고유의 패턴을 형성한 것으로 웨이퍼의 정렬패턴을 설비가 인식할 때 오류가 발생하지 않도록 그 곳에 첫 번째 표적과 두 번째 표적을 지정할 수 있게 하여 웨이퍼 정렬시 에러를 방지함으로서 순간 정지 에러와 생산성을 혁신적으로 증가시킬 수 있는 것을 특징으로 한다.

Description

웨이퍼의 정렬 패턴{ALIGN PATTERN OF WAFER}
본 발명은 새로운 프로버 웨이퍼의 정렬 패턴에 관한 것으로, 특히 반도체 웨이퍼의 성능을 테스트하는 EDS(Electrical Die Sort) 공정에서 웨이퍼 테스트시 패드에 프로버 카드의 봉침 끝(NEEDLE TIP)이 정확히 접촉하도록 한 웨이퍼 정렬 패턴에 관한 것이다.
일반적인 반도체 제조공정에 있어서, 식각공정, 증착공정, 주입공정 등의 여러 공정을 거친 웨이퍼는 선행 공정을 마친후 웨이퍼 카세트내에 형성되어 있는 슬롯에 위치하게 된다. 이때, 웨이퍼는 웨이퍼에 표기되어 있는 식별문자 번호순서로 차례로 카세트의 슬롯내에 위치하거나, 식별문자 번호순서로 차례로 위치하지 않고 식별문자 번호가 섞여서 카세트내에 위치하게 되는 경우가 발생한다. 이와 같이 카세트 내에 위치해 있는 웨이퍼를 웨이퍼의 식별문자 번호순서로 차례로카세트 내에 위치시키는 설비가 식별문자 정렬장치이며, 상기 식별문자 정렬장치는 웨이퍼의 성능을 테스트하는 공정인 EDS(Electrical Die Sort)설비 라인 및 반도체를 제조하는 FAB 설비 라인에 사용되고 있다.
프로버 웨이퍼의 식별문자를 순서대로 정렬할 웨이퍼가 수납되어 있는 카세트와 빈 카세트를 작업자가 집어서 카세트 스테이지 상부에 올려놓는다. 이때, 일반적으로 웨이퍼가 수납되어 있는 카세트는 4개의 카세트 스테이지 중에 3개의 카세트 스테이지 상부에 카세트가 올려지면, 나머지 빈 카세트 스테이지 상부에는 1개의 빈 카세트가 올려지게 된다.
이렇게 카세트 스테이지 상부에 웨이퍼가 수납되어 있는 카세트와, 빈 카세트가 올려져 있으면, 로봇암은 소정 카세트 스테이지 상부에 위치해 있는 웨이퍼가 수납되어 있는 카세트에서 웨이퍼를 꺼내어 웨이퍼 로딩부로 이송하고, 웨이퍼 로딩부에서는 이송되어 로딩된 웨이퍼를 카메라가 웨이퍼의 식별문자를 읽을 수 있도록 다시 재정렬한다.
이때, 카메라는 소정 크기의 웨이퍼, 예를 들어 6인치 크기의 웨이퍼에 대응하는 위치에 세팅되어 있다.
카메라는 재정렬된 웨이퍼의 식별문자를 읽어들여 데이터를 제어부에 보내면, 제어부에서는 이미 설정되어 있는 데이터와 입력된 데이터를 비교하여 빈 카세트의 어느 위치의 슬롯에 웨이퍼를 삽입할 것인지 판단해 엘리베이터의 높낮이를 조절하여 소정 높이에서 에리베이터를 정지시키면, 로봇 암은 웨이퍼 로딩부에 수납되어 있는 웨이퍼를 꺼내어 웨이퍼에 대향되는 높이의 빈 카세트의 슬롯에 웨이퍼를 수납한다.
종래에는 상기와 같은 반도체 공정중 프로버 웨이퍼를 정렬하는 공정에서 웨이퍼 평면 정렬과 표적을 직접 설정하게 된다. 상기 웨이퍼 셋업(Set-up)시 현재로서는 흑 백의 명암차이가 뚜렷한 곳에 정렬을 지정하여 셋업을 한다. 이는 사람마다 각기 다르게 셋업 하므로 설비가 웨이퍼 셋업상태를 인식하다가 오류를 발생하는 일이 발생하고 있어 순간 정지가 다발하여 생산율 저하는 물론, 작업자의 능률을 저하시키는 문제점이 있었다.
본 발명의 목적은 프로버 설비에서 웨이퍼 정렬시 각종 에러를 유발시키는 원인 중에 하나인 대형 웨이퍼 정렬이 정상적으로 작동할 수 있게 하기 위해 웨이퍼 패턴에 고유의 패턴을 형성한 새로운 프로버 웨이퍼의 정렬 패턴을 제공함에 있다.
본 발명의 다른 목적은 장치마다 다른 웨이퍼의 패턴이 있고 점점 세밀해져 가기 때문에 설비 인식률 저하로 인하여 웨이퍼 정렬시 에러 다발로 순간정지를 방지하기 위한 새로운 프로버 웨이퍼의 정렬 패턴을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 공정중 프로버 웨이퍼를 정렬하는 공정에서 설비마다 제조시 흑 백 명암 차이가 뚜렷하게 패드 근처에 고유의 패턴인 표적을 만들어 설비가 인식할 때 오류를 범하지 않도록 그 곳에 첫 번째 표적과 두 번째 표적을 지정할 수 있게 함으로, 웨이퍼 정렬시 에러를 방지함으로서 순간 정지 에러와 생산성을 혁신적으로 증가시킬 수 있는 것을 특징으로 한다.
도 1은 본 발명의 프로버 웨이퍼를 정렬하는 공정에서 웨이퍼 패턴에 고유의 패턴을 형성한 상태도.
<도면의 주요부분에 대한 부호의 설명>
10:웨이퍼 패턴20:고유의 패턴
30:패드40:웨이퍼
50:첫 번째 표적60: 두 번째 표적
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 1은 본 발명의 프로버 웨이퍼를 정렬하는 공정에서 웨이퍼 패턴에 고유의 패턴을 형성한 상태도이다.
상기 도 1을 참조하여 본 발명을 설명하면 하기와 같다.
본 발명은 도 1과 같이 반도체 공정중 프로버 웨이퍼를 정렬하는 공정에서 프로버 웨이퍼(40)의 평면 정렬과 표적을 설정할 때 프로버 웨이퍼의 정렬 패턴에 관한 것으로, 반도체 공정중 프로버 웨이퍼를 정렬하는 공정에서 반도체 기판인 웨이퍼 패턴(10)에서 프로버 웨이퍼(40)를 정렬시 각 장치마다 고유의 패턴(20)을 만들어 첫 번째 정렬 표적(50)과 두 번째 정렬 표적(60)범위를 설정한다. 상기 프로버 웨이퍼(40) 정렬시 오류가 발생하지 않도록 각 장치의 웨이퍼 패턴(10) 제조시 흑 백 명암 차이를 뚜렷하게 패드(30) 근처에 고유의 패턴(20)을 만든 것이다.
또한 고유의 패턴을 만들지 못할 경우 정렬할 부분의 패드 모양을 변경할 수 있다.
상기 고유의 패턴(20)은 기존의 모양과 달리 홀 수의 각을 이루게 하여 기존 패드의 모양과 달리하여 인식률을 높일 수 있도록 형성한 것이다.
상기와 같이 웨이퍼 패턴에 고유의 패턴을 만들어 프로버 웨이퍼의 정렬과 표적을 설정함으로서, 표적에 대한 정확도를 높임으로 웨이퍼 정렬 실패로 인한 에러 감소와 작업 공수를 줄일 수 있는 것이다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함을 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
이상으로 살펴본 바와 같이, 본 발명은 설비마다 패턴이 다르고 이를 테스트하는 설비는 정해져 있기 때문에 각기 다른 설비마다 고유의 패턴을 만들어 어느 장치라도 고유의 패턴이 설정되어 있기 때문에 설비가 인식하는데 오류발생을 제거할 수 있고, 또한 웨이퍼의 패턴이 세밀해진 대형 웨이퍼 정렬시에도 에러를 용이하게 방지할 수 있으므로 설비의 순간 정지 에러와 생산성을 혁신적으로 증가시킬 수 있는 잇점이 있다.

Claims (2)

  1. 프로버 웨이퍼를 정렬하는 웨이퍼의 정렬패턴에 있어서,
    웨이퍼 정렬 및 표적을 설정 할 때 각 장치의 웨이퍼 패턴을 흑 백 명암 차이가 뚜렷한 패드 근처에 고유의 패턴을 형성한 것을 특징으로 하는 웨이퍼의 정렬 패턴.
  2. 제1항에 있어서,
    상기 고유의 패턴은 홀 수의 각을 이루도록 형성한 것을 특징으로 하는 웨이퍼의 정렬 패턴.
KR1020020035050A 2002-06-21 2002-06-21 웨이퍼의 정렬 패턴 KR20040000560A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035050A KR20040000560A (ko) 2002-06-21 2002-06-21 웨이퍼의 정렬 패턴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035050A KR20040000560A (ko) 2002-06-21 2002-06-21 웨이퍼의 정렬 패턴

Publications (1)

Publication Number Publication Date
KR20040000560A true KR20040000560A (ko) 2004-01-07

Family

ID=37312398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035050A KR20040000560A (ko) 2002-06-21 2002-06-21 웨이퍼의 정렬 패턴

Country Status (1)

Country Link
KR (1) KR20040000560A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077904A (zh) * 2013-01-14 2013-05-01 陆伟 一种键合机台装置与键合对准的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077904A (zh) * 2013-01-14 2013-05-01 陆伟 一种键合机台装置与键合对准的方法

Similar Documents

Publication Publication Date Title
JP2963603B2 (ja) プローブ装置のアライメント方法
US5736850A (en) Configurable probe card for automatic test equipment
JP4359576B2 (ja) 第2の基板上に第1の基板のチップを配置する方法
US6446951B2 (en) Adjustable coarse alignment tooling for packaged semiconductor devices
US20030074611A1 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
KR19990088355A (ko) 기판프로빙방법
KR100720788B1 (ko) 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치
US7884629B2 (en) Probe card layout
US7977957B2 (en) Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing
US8624619B2 (en) Semiconductor device and method of performing electrical test on same
EP0802418A2 (en) Method for high-speed testing a semiconductor device
KR20040000560A (ko) 웨이퍼의 정렬 패턴
US20020043970A1 (en) Method for inspecting electrical properties of a wafer and apparatus therefor
JP2009150746A (ja) プローブカード、半導体集積回路試験装置、及び、半導体集積回路試験方法
US6864697B1 (en) Flip-over alignment station for probe needle adjustment
US20030184333A1 (en) Electrical component with a contact and method for forming a contact on a semiconductor material
KR20060082497A (ko) 멀티칩 테스트용 프로브 카드
EP0654672A2 (en) Integrated circuit test apparatus
JPH08222611A (ja) ウェーハの位置合わせ方法
KR20030093850A (ko) 프로버 웨이퍼의 정렬과 표적을 자동 설정하는 방법
JP2832741B2 (ja) プローブ装置
KR20030094790A (ko) 반도체 이디에스 테스트장치의 포고핀 테스트기구
JPH03219650A (ja) プローブ・カード
KR20020085993A (ko) 이형의 탐침을 갖는 프로브카드
US6614248B2 (en) Tester apparatus for electronic components

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination