KR20040000133A

KR20040000133A - Method for forming overlay measurement pattern

Info

Publication number: KR20040000133A
Application number: KR1020020035287A
Authority: KR
Inventors: 최상태
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-06-24
Filing date: 2002-06-24
Publication date: 2004-01-03

Abstract

PURPOSE: A method for forming an overlay measurement pattern is provided to be capable of increasing the number of overlay measurement patterns capable of being formed while reducing the width of a scribe line. CONSTITUTION: After forming the first overlay measurement pattern(2) at the upper portion of a semiconductor substrate(1), the first insulating layer(3) is formed at the upper portion of the resultant structure for enclosing the first overlay measurement pattern(2). Then, the second overlay measurement pattern(4) is formed at the upper portion of the resultant structure. The second insulating layer(5) is formed at the upper portion of the first insulating layer(3) for enclosing the second overlay measurement pattern. The third overlay measurement pattern(6) is formed at the upper portion of the resultant structure.

Description

{Method for forming overlay measurement pattern}

본 발명은 반도체 소자의 제조 공정에 관한 것으로, 보다 상세하게는, 하부 레이어와 상부 레이어간의 오버레이(Overlay)를 측정하기 위한 오버레이 측정패턴 형성방법에 관한 것이다.The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a method of forming an overlay measurement pattern for measuring an overlay between a lower layer and an upper layer.

오버레이(Overlay)란 적층 구조의 반도체 소자를 제조함에 있어서 전(前) 공정에서 형성시킨 레이어(layer)와 현(現) 공정을 통해 형성시키는 레이어간의 정렬 상태를 나타내는 지수이다.Overlay is an index indicating an alignment state between a layer formed in a previous process and a layer formed in a current process in manufacturing a semiconductor device having a laminated structure.

이러한 오버레이는 반도체 소자의 고집적화 추세에서 매우 중요한 사항이 되고 있으며, 따라서, 통상의 반도체 제조 공정에서는 전(前) 공정에서 형성시킨 레이어와 현(現) 공정을 통해 형성시키는 레이어간의 정렬 상태를 파악 및 보정하기 위해 오버레이 측정패턴을 형성하고 있다.These overlays are very important in the trend of high integration of semiconductor devices. Therefore, in the conventional semiconductor manufacturing process, the alignment between the layers formed in the previous process and the layers formed through the current process is identified and determined. An overlay measurement pattern is formed to correct.

여기서, 상기 오버레이 측정패턴은 다이(Die) 사이를 분할하는 웨이퍼의 스크라이브 라인(Scribe line) 내에 설치하는 것이 보통이며, 통상, 이전 레이어에서 형성시킨 외부박스(Outer Box)와 상기 외부박스 내에 배치되도록 현 레이어에서 형성하는 내부박스(Inner Box)로 구성된 박스 인 박스(Box in Box) 구조로 형성되고 있다.In this case, the overlay measurement pattern is generally installed in a scribe line of a wafer that divides the dies. Usually, the overlay measurement pattern is disposed in the outer box and the outer box formed in the previous layer. It is formed of a box in box structure composed of an inner box formed in the current layer.

이와 같은 박스 인 박스 구조의 오버레이 측정패턴에 대해, 종래에는 오버레이 측정 장비를 이용해서 외부박스와 내부박스의 각 에지(edge)를 측정하고, 그런다음, 측정된 값들을 연산해서 상기 내부박스의 쉬프트(shift) 정도를 측정하는 방식으로 오버레이를 측정하고 있다.For the overlay measurement pattern of the box-in-box structure, conventionally, each edge of the outer box and the inner box is measured using an overlay measuring device, and then the measured values are calculated to shift the inner box. The overlay is measured by measuring the degree of shift.

그러나, 오버레이 측정패턴은 레이어별 마스크 공정에 대해 적어도 하나 이상이 스크라이브 라인 내에 설치되어야 하고, 또한, 스크라이브 라인에는 오버레이 측정패턴 이외에 노광 마스크의 정렬을 위한 정렬 키(Alignment Key) 등이 함께 설치되어야 하는데, 반도체 소자의 고집적화에 따라 스크라이브 라인의 폭도 축소되는 실정에서, 종래의 오버레이 측정패턴 형성방법으로는 축소된 스크라이브 라인 공간 내에 원하는 수만큼의 오버레이 측정패턴을 설치함에 어려움이 있고, 이에 따라, 여러번에 걸쳐 노광 마스크를 제작해야 하는 번거로움과 함께 소자 개발의 지연 및 마스크 제작 비용을 낭비하는 비효율적인 문제점이 있다.However, at least one overlay measurement pattern must be installed in the scribe line for the mask process per layer, and the scribe line must be provided with an alignment key for aligning the exposure mask in addition to the overlay measurement pattern. In the situation where the width of the scribe line is also reduced according to the high integration of the semiconductor device, it is difficult to install the desired number of overlay measurement patterns in the reduced scribe line space by using the conventional overlay measurement pattern formation method. In addition to the hassle of manufacturing the exposure mask over, there is an inefficient problem that wastes delay in device development and mask manufacturing cost.

따라서, 본 발명은 종래와 같은 문제점을 해결하기 위해 안출된 것으로, 스크라이브 라인 폭의 축소에도 불구하고 원하는 수만큼의 오버레이 측정패턴을 형성할 수 있도록 하는 오버레이 측정패턴 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide an overlay measurement pattern forming method for forming an overlay measurement pattern of a desired number despite the reduction of the scribe line width. .

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 오버레이 측정패턴 형성방법을 설명하기 위한 단면도.1A to 1C are cross-sectional views illustrating a method for forming an overlay measurement pattern according to an embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 오버레이 측정패턴 형성방법을 설명하기 위한 평면도.2A to 2C are plan views illustrating a method for forming an overlay measurement pattern according to another exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체 기판 2,12 : 외부박스1: semiconductor substrate 2,12: outer box

3 : 제1절연막 4,14 : 제1내부박스3: first insulating film 4,14: first inner box

5 : 제2절연막 6,16 : 제2내부박스5: second insulating film 6,16: second inner box

상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 박스 형태로 오버레이 제1측정패턴을 형성하는 단계; 상기 제1측정패턴을 덮도록 상기 기판 상에 제1절연막을 형성하는 단계; 상기 제1측정패턴 상의 제1절연막 부분 상에 오버레이 제2측정패턴을 형성하는 단계; 상기 제2측정패턴을 덮도록 상기 제1절연막 상에 제2절연막을 형성하는 단계; 및 상기 제2측정패턴 상의 제2절연막 부분 상에 오버레이 제3측정패턴을 형성하는 단계를 포함하는 오버레이 측정패턴 형성방법을 제공한다.In order to achieve the above object, the present invention, forming a overlay first measurement pattern in the form of a box on a semiconductor substrate; Forming a first insulating film on the substrate to cover the first measurement pattern; Forming an overlay second measurement pattern on a portion of the first insulating layer on the first measurement pattern; Forming a second insulating layer on the first insulating layer to cover the second measuring pattern; And forming an overlay third measurement pattern on a portion of the second insulating layer on the second measurement pattern.

여기서, 상기 오버레이 제2측정패턴은 상기 오버레이 제1측정패턴과의 오버레이 측정시에는 내부박스 기능을 하며, 상기 오버레이 제3측정패턴과의 오버레이 측정시에는 외부박스 기능을 한다.Here, the overlay second measurement pattern functions as an inner box when measuring the overlay with the overlay first measurement pattern, and functions as an outer box when measuring the overlay with the overlay third measurement pattern.

상기 제1, 제2 및 제3측정패턴은 양각 또는 음각의 패턴으로 형성할 수 있으며, 각각 25∼35㎛, 15∼25㎛, 5∼15㎛의 크기를 갖도록 형성한다.The first, second and third measurement patterns may be formed in an embossed or intaglio pattern, and are formed to have sizes of 25 to 35 μm, 15 to 25 μm, and 5 to 15 μm, respectively.

본 발명에 따르면, 오버레이 측정패턴을 2단 구조로 형성하기 때문에 오버레이 측정패턴 형성 영역을 더 확보할 수 있으며, 그래서, 한정된 크기의 스크라이브 라인 내에 더 많은 수의 오버레이 측정패턴을 형성할 수 있다.According to the present invention, since the overlay measurement pattern is formed in a two-stage structure, the overlay measurement pattern formation area can be further secured, and thus, a larger number of overlay measurement patterns can be formed in a scribe line of a limited size.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 오버레이 측정패턴 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.1A to 1C are cross-sectional views illustrating a method of forming an overlay measurement pattern according to an embodiment of the present invention.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 외부박스(2)를 형성한다. 이때, 상기 외부박스(2)는 바람직하게 음각의 형태로 형성하며, 또한, 양각의 형태로 형성하는 것도 가능하다.First, as shown in FIG. 1A, an outer box 2 is formed on a semiconductor substrate 1. At this time, the outer box 2 is preferably formed in the form of intaglio, it is also possible to form in the form of embossed.

다음으로, 도 1b에 도시된 바와 같이, 상기 외부박스(2)를 덮도록 기판(1) 상에 제1절연막(3)을 형성한다. 그런다음, 상기 외부박스(2) 상의 제1절연막 부분 상에 제1내부박스(4)를 형성한다. 이때, 상기 제1내부박스(4)는 바람직하게 양각의 형태로 형성하며, 또한, 음각의 형태로 형성하는 것도 가능하다.Next, as shown in FIG. 1B, a first insulating layer 3 is formed on the substrate 1 to cover the outer box 2. Then, the first inner box 4 is formed on the portion of the first insulating layer on the outer box 2. In this case, the first inner box 4 is preferably formed in the form of an embossed, it is also possible to form in the form of intaglio.

그 다음, 도 1c에 도시된 바와 같이, 상기 제1내부박스(4)를 덮도록 상기 제1절연막(3) 상에 제2절연막(5)을 형성한다. 그런다음, 상기 제1내부박스(4) 상의 제2절연막 부분 상에 제2내부박스(6)를 형성한다. 이때, 상기 제2내부박스(6)는 바람직하게 음각의 형태로 형성하며, 또한, 양각의 형태로 형성하는 것도 가능하다.Next, as shown in FIG. 1C, a second insulating layer 5 is formed on the first insulating layer 3 to cover the first inner box 4. Then, the second inner box 6 is formed on the second insulating film portion on the first inner box 4. At this time, the second inner box 6 is preferably formed in the form of intaglio, it is also possible to form in the form of embossed.

상기와 같은 구조를 갖는 본 발명의 오버레이 측정패턴에 있어서, 상기 제1내부박스(4)는 외부박스(2)와의 하단 오버레이 측정시에는 내부박스로서의 기능을 하지만, 상기 제2내부박스(6)와의 상단 오버레이 측정시에는 외부박스로서의 기능을 한다.In the overlay measurement pattern of the present invention having the structure as described above, the first inner box 4 functions as an inner box when measuring the bottom overlay with the outer box 2, but the second inner box 6 When measuring the top of the overlay, it functions as an outer box.

따라서, 본 발명은 2개의 마스크 공정에 대한 오버레이를 확인할 수 있는 오버레이 측정패턴을 2단 구조로, 즉, 동일 위치에 적층 구조로 형성하므로, 스크라이브 라인 영역내의 오버레이 측정패턴 형성 영역을 감소시킬 수 있으며, 반면, 감소된 영역 만큼에 또 다른 오버레이 측정패턴을 형성 할 수 있게 되어서 스크라이브 라인 폭의 감소에도 불구하고 필요한 만큼의 오버레이 측정패턴을 형성할 수 있게 된다.Accordingly, since the present invention forms an overlay measurement pattern for confirming the overlay of two mask processes in a two-stage structure, that is, in a laminated structure at the same position, the overlay measurement pattern formation area in the scribe line area can be reduced. On the other hand, it is possible to form another overlay measurement pattern in the reduced area, so that it is possible to form as many overlay measurement patterns as necessary despite the reduction in the scribe line width.

한편, 본 발명의 오버레이 측정패턴에 있어서, 그 크기는 종래와는 상이하게 조절되어야 한다. 예컨대, 종래의 외부박스 크기는 통상 20㎛ 정도인데, 본 발명의 외부박스는 25∼35㎛, 바람직하게는 30㎛ 정도로 한다. 이것은 제2내부박스까지 고려한 오버레이 박스를 적층 구조로 형성하기 위함이다. 아울러, 제1내부박스의 크기는 15∼25㎛, 바람직하게는 20㎛, 그리고, 제2내부박스의 크기는 5∼15㎛, 바람직하게는 10㎛ 정도로 한다.On the other hand, in the overlay measurement pattern of the present invention, the size should be adjusted differently from the conventional. For example, the conventional outer box size is usually about 20㎛, the outer box of the present invention is 25 ~ 35㎛, preferably about 30㎛. This is to form an overlay box in a laminated structure considering the second inner box. In addition, the size of the first inner box is 15 to 25㎛, preferably 20㎛, and the size of the second inner box is 5 to 15㎛, preferably about 10㎛.

또한, 본 발명의 오버레이 측정패턴, 즉, 외부박스와 제1 및 제2내부박스는 전술한 바와 같이 양각 및 음각의 형태 모두로 형성 가능하다.In addition, the overlay measurement pattern of the present invention, that is, the outer box and the first and second inner boxes can be formed in both embossed and intaglio shapes as described above.

도 3a 내지 도 3c는 본 발명의 다른 실시예로서 외부박스와 제1 및 제2내부박스 모두를 양각의 형태로 형성하는 경우를 도시한 평면도로서, 여기서, 도 3a는 양각 형태로 형성된 외부박스를 도시한한 평면도이고, 도 3b는 양각 형태의 외부박스 상에 양각 형태로 형성된 제1내부박스를 도시한 평면도이며, 도 3c는 양각 형태의 제1내부박스 상에 양각 형태로 형성된 제2내부박스를 도시한 평면도이다.3A to 3C are plan views illustrating a case in which both the outer box and the first and second inner boxes are embossed as another embodiment of the present invention, wherein FIG. 3A illustrates an outer box formed in the embossed form. 3B is a plan view illustrating a first inner box formed in an embossed shape on an embossed outer box, and FIG. 3C is a second inner box formed in an embossed shape on an embossed first inner box. It is a top view showing the.

도시된 바와 같이, 외부박스(12), 제1내부박스(14) 및 제2내부박스(16) 모두는 양각 형태로도 형성 가능하며, 이때, 상기 외부박스(12)는 25∼35㎛, 바람직하게는 30㎛의 크기(A)로 형성되고, 상기 제1내부박스(14)는 15∼25㎛, 바람직하게는 20㎛의 크기(B)로 형성되며, 상기 제2내부박스(16)는 5∼15㎛, 바람직하게는 10㎛의 크기(C)로 형성된다.As shown, all of the outer box 12, the first inner box 14 and the second inner box 16 may be formed in an embossed shape, wherein the outer box 12 is 25 ~ 35㎛, Preferably it is formed in a size (A) of 30㎛, the first inner box 14 is formed of a size (B) of 15 to 25㎛, preferably 20㎛, the second inner box 16 Is formed to a size (C) of 5 to 15 mu m, preferably 10 mu m.

이상에서와 같이, 본 발명은 오버레이 측정패턴을 2단 구조로 형성한다. 이에 따라, 2개 마스크 공정의 오버레이를 동일 위치에서 측정함으로써 반도체 제조 공정시 스크라이브 라인에서의 오버레이 측정패턴의 형성 영역을 종래 보다 더 확보 할 수 있으며, 이에 수반해서, 종래 보다 스크라이브 라인 영역내에 정렬 키 및 오버레이 측정패턴을 충분히 넣을 수 있으므로, 여러번에 걸쳐 노광 마스크를 제작해야하는 번거러움을 피함과 동시에 소자의 개발기간 단축과 마스크 제작 비용의 절감을 유도할 수 있다.As described above, the present invention forms the overlay measurement pattern in a two-stage structure. Accordingly, by measuring the overlay of the two mask processes at the same position, the formation area of the overlay measurement pattern in the scribe line during the semiconductor manufacturing process can be more secured than before, and consequently, the alignment key in the scribe line area is more than conventional. And since the overlay measurement pattern can be sufficiently inserted, it is possible to avoid the inconvenience of having to manufacture the exposure mask several times, and at the same time reduce the development time of the device and reduce the mask manufacturing cost.

특히, 종래의 오버레이 측정패턴은 마스크 공정의 오버레이를 한 방향으로만 측정할 수 있지만, 본 발명의 오버레이 측정패턴은 다중 오버레이 측정패턴으로 활용할 경우 X 및 Y 방향의 오버레이를 모두 확인할 수 있다.In particular, although the conventional overlay measurement pattern can measure the overlay of the mask process in only one direction, the overlay measurement pattern of the present invention can confirm both the overlay in the X and Y directions when used as a multiple overlay measurement pattern.

한편, 전술한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이므로, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경 및 부가 등이 가능할것이며, 따라서, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.On the other hand, since the embodiments of the present invention described above are for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims

Forming an overlay first measurement pattern on the semiconductor substrate;

Forming a first insulating film on the substrate to cover the first measurement pattern;

Forming an overlay second measurement pattern on a portion of the first insulating layer on the first measurement pattern;

Forming a second insulating layer on the first insulating layer to cover the second measuring pattern; And

Forming an overlay third measurement pattern on a portion of the second insulating layer on the second measurement pattern.

The method of claim 1, wherein the overlay second measurement pattern is

And an inner box when measuring the overlay with the overlay first measurement pattern, and an outer box when measuring the overlay with the overlay third measurement pattern.

The method of claim 1, wherein the first, second and third measurement patterns

Method for forming an overlay measurement pattern, characterized in that formed in an embossed or intaglio pattern.

The method of claim 1, wherein the first, second and third measurement patterns

An overlay measurement pattern forming method, characterized in that formed to have a size of 25 to 35㎛, 15 to 25㎛, 5-15㎛, respectively.