KR20040000059A - 심볼 부호화 방법 및 심볼 부호화기 - Google Patents

Abstract

본 발명은 심볼 부호화에 있어서, 특히 정보 전송시 발생할 수 있는 오류 확률을 0으로 수렴시키기 위해, 부호율이 1/2이하인 반복 부호 대신에 해밍 부호를 사용할 수 있도록 한 심볼 부호화 방법 및 부호화기에 관한 것이다.

본 발명에 따른 심볼 부호화 방법은 입력되는 정보심볼들에 대하여 2회 이하의 반복을 하는 심볼들의 부분블록을 해밍 부호기에 입력시키고, 3회 이상 반복을 하는 심볼들의 부분블록을 반복기에 입력시키는 단계; 상기 해밍 부호기와 상기 반복기에 의해 출력되는 부분 블록들을 모아 비트의 순서를 재 배열하는 단계; 상기 재 배열된 심볼들을 이전에 입력된 심볼들에 더하여 현재의 출력을 보내는 단계를 포함하는 것을 특징으로 한다.

Description

심볼 부호화 방법 및 심볼 부호화기{Symbol coding method and symbol coder}

본 발명은 디지털 통신 시스템에 있어서, 특히 정보 전송 및 데이터 저장시에 발생할 수 있는 심볼 오류를 제어하기 위해 확장된 해밍 부호를 사용하여, 낮은반복 부호에서 발생할 수 있는 오류를 해결할 수 있도록 한 심볼 부호화 방법 및 부호화기에 관한 것이다.

일반적으로, 음성, 영상, 데이터 등의 정보를 전송하거나 저장장치에 기록하고자 할 때, 잡음 및 간섭, 그리고 페이딩 등으로 인해 불가피하게 발생하는 오류를 제어하는 오류 제어 기법(Error control techniques)이 중요하게 적용되고 있으며, 이러한 오류 제어 기법은 디지털 통신 시스템의 신뢰도를 높일 수도 있다.

또한, 디지털 이동통신 시스템은 무선 채널의 특성상 데이터를 전송하는 경우 비트 오류가 발생하기 쉽다. 따라서 이동통신 시스템에서 채널에 발생하는 비트 오류를 정정하기 위해 사용되는 채널 부호는 매우 중요한 요소 기술이다.

최근에 오류 정정 부호에 대한 기술은 터보 부호와 LDPC(Low Density Parity Check) 부호의 도입으로 획기적으로 발전하였다. 특히, Jin, Khandekar, McEliece에 의해 제안된 비규칙 반복 누적(IRA, Irregular Repeat Accumulate) 부호는 터보부호처럼 선형 시간(linear time)에 부호화가 가능하고, 터보부호와 LDPC (Low-Density Parity Check) 부호와 같이 비교적 간단한 복호 방법으로 샤논(Shannon)의 채널용량 한계에 근접하는 우수한 성능을 보인다.

종래 심볼 부호기는 도 1에 도시된 바와 같다.

도 1을 참조하면, 입력 프레임 분배를 위한 입력 분배기(100), 분배된 프레임의 반복을 위한 반복 부호기(110), 일정한 길이의 심볼들에 대해 순서를 재 배열하기 위한 인터리버(130), 현재의 입력과 이전에 입력된 심볼들에 더하여 현재의 출력을 내 보내는 부호율이 1인 누적기(140)로 구성된다. 이러한 심볼 부호기는 비규칙 반복 누적(IRA) 부호기이다.

도 1을 참조하여, 종래 심볼 부호화기에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

먼저, 입력 분배기(100)에 입력되는 입력 정보 심볼들은 N비트 단위 나누어 프레임으로 구성되고, 프레임 단위로 부호화된다.

입력 분배기(100)는 N비트의 입력 정보 심볼들을 길이가 다른 Nf₂, Nf₃,...,Nf_J인 부분 블록들로 각각 나누고 특정 길이(Nf_i)인 부분 블록을 반복 부호기(110)의 i회 반복기(111,112,113)에 각각 입력시킨다. 여기서 i는 2회, 3회,...,J회 반복하는 각 반복기의 반복 횟수이다.

반복 부호기(110)는 특정 길이(Nf_i)의 부분 블록을 i회 반복하여 길이가 i*Nf_i비트인 부분 블록들을 모아 길이가 N(2f₂+2f₃,...+Jf_J) 비트인 블록에 대해 비트의 순서들을 재 배열한다.

인터리버(interleaver)(120)는 각각의 i회 반복기(111~113)에서 출력되는 길이가 i*Nf_i비트인 부분 블록들을 모아, 길이가 N(2f₂+3f₃,...+Jf_J) 비트인 블록에 대해 비트의 순서들을 재 배열한다.

누적기(Accumulator)(130)는 인터리버를 통해 들어오는 현재의 입력을 이전에 입력된 심볼들에 대해 더하여 현재의 출력을 내 보낸다.

이러한 비규칙 반복 누적 부호는 다양한 부호율의 반복 부호들을 외부부호(outer code)로 사용하고, 부호 율이 1인 누적기(130)를 내부부호(inner code)로 사용하며, 누적기(130)와 반복기(120)들을 연결해주는 인터리버(120)로 구성되는 직렬연접(serially concatenated) 터보부호의 일종이다.

이때, 반복부호는 입력으로 들어오는 심벌들을 단순히 일정 횟수만큼 반복하며, 인터리버(130)는 일정한 길이의 심벌들에 대해 순서를 재배열한다. 인터리버의 종류에 따라 연접부호의 성능이 크게 달라진다. 누적기(120)는 현재의 입력을 이전에 입력된 심벌들에 더하여 현재의 출력을 내보낸다.

그리고, 상기와 같은 비규칙 반복 누적 부호는 터보부호나 LDPC 부호와 마찬가지로 해당 팩터 그래프상에서 합곱 알고리즘을 적요하여 복호를 할 수 있다.

그러나, 종래의 심볼 부호화기에서 비규칙 반복 누적 부호는 f₂=0일 때 즉, 부호율이 1/2인 반복 부호를 포함하지 않을 때, N이 커지면 부호어(codeword) 오류 확률이 0으로 수렴하게 된다. 반면, 부호율이 1/2인 반복부호를 포함하게 되면 비트(bit) 오류 확률은 0으로 수렴할 수 있으나, 부호어 오류 확률은 0으로 수렴하지 않게 된다.

따라서, 반복 누적 부호의 경우 부호율이 1/3 보다 작은 경우에만 부호어 오류 확률이 0으로 수렴함으로써, 부호율이 1/2인 반복 부호를 포함하지 않을 경우에 한해 높은 부호율을 가지면서 비트 오류 확률 관점에서 우수한 성능을 나타내는 비규칙 반복 누적 부호를 생성하기가 어렵다. 즉, 부호율이 1/2인 반복부호가 포함되거나 포함되지 않는 두 경우 모두 각각 상기의 문제점을 가지고 있다.

본 발명은 심볼 부호화기에서 부호율이 낮은 부호어 오류 확률을 0으로 수렴시킬 수 있도록 하는 심볼 부호화기 및 부호화 방법을 제공함에 있다.

다른 목적은 부호율이 가장 낮은 반복 부호 대신에 확장된 해밍 부호를 사용할 수 있도록 함으로써, 선형 시간 부호화가 가능함과 아울러 간단한 연산만으로도 샤논의 채널 용량 한계에 근접하는 성능을 가질 수 있도록 한 심볼 부호화기 및 부호화 방법을 제공함에 있다.

또 다른 목저은 확장된 해밍 부호와 다양한 부호율의 반복 부호를 외부 부호로하고, 부호율이 1인 누적기를 내부 부호로 사용하는 직렬 연접 부호를 갖는 심볼 부호화기를 제공함에 있다.

도 1은 종래의 심볼 부호화기를 나타낸 구성도.

도 2는 본 발명 실시 예에 따른 심볼 부호화기를 나타낸 구성도.

도 3은 본 발명에 따른 심볼 부호화기에 있어, 확장된 해밍 부호의 팩터 그래프.

도 4는 본 발명에 따른 해밍 부호의 팩터 그래프의 첫 번째 정보 노드에 대한 트리 구조.

<도면의 주요 부분에 대한 부호의 설명>

200...입력 분배기210...반복기

215...해밍 부호기220...인터리버

230...누적기

상기한 목적 달성을 위한 본 발명에 따른 심볼 부호화 방법은,

정보를 전송할 때 발생하는 오류를 제어하는 오류정정부호를 구성하는 방법에 있어서,

입력되는 정보심볼들에 대하여 2회 이하의 반복을 하는 심볼들의 부분블록을 해밍 부호기에 입력시키고, 3회 이상 반복을 하는 심볼들의 부분블록을 반복 부호기에 입력시키는 단계;

상기 해밍 부호기와 상기 반복기에 의해 출력되는 부분 블록들을 모아 비트의 순서를 재 배열하는 단계;

상기 재 배열된 심볼들을 이전에 입력된 심볼들에 더하여 현재의 출력을 보내는 단계를 포함하는 것을 특징으로 한다.

바람직하게, 상기 해밍 부호기는 [8,4,4] 해밍 부호기로서, 2회 이하의 반복을 하는 부분블록을 4비트 단위로 나누어 각각의 4비트를 확장된 해밍 부호기에 의해 8비트로 변환시키는 것을 특징으로 한다.

본 발명 다른 실시 예에 따른 심볼 부호화기는, N 비트의 프레임을 길이가 각각 다른 부분 블록들로 나누는 입력 분배기와; 상기 부분 블록 중 3회 이상의 부분블록에 대해 정해진 각 횟수를 반복하여 길이가 확장된 비트를 출력하는 다수개의 반복기와; 상기 부분 블록 중 2회 이하인 부분블록에 대해 소정 비트로 나눈 후 확장된 비트로 변환하는 해밍 부호기와; 상기 해밍 부호기의 출력과 반복기의 출력에 대해 일정 비트인 부분블록들을 모아 길이에 따라 비트 순서들을 재 배열하는 인터리버와; 상기 확장된 해밍 부호기와 반복기의 각 출력을 이전에 입력된 심볼들에 더하여 현재의 출력을 보내는 누적기를 포함하는 것을 특징으로 한다.

바람직하게, 상기 해밍 부호기는 2회 이하의 부분블록을 4비트로 단위로 나누어 각각의 4비트를 확장된 8비트로 변환시키는 해밍 부호기인 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명 실시 예에 따른 심볼 부호화기로서, 해밍 부호기를 이용한 심볼 부호화기이다. 도 3은 본 발명 실시 예에 따른 확장된 해밍 부호의 팩터 그래프이다. 도 4는 본 발명 실시 예에 따른 해밍 부호의 팩터 그래프의 첫 번째 정보노드에 대한 트리 구조 표현이다.

도 2를 참조하면, N비트 단위의 프레임 단위에 해당하는 부호 정보 심볼들을 길이가 각기 다른 부분 블록으로 나누는 입력 분배기(200)와; 상기 입력 분배기(200)에 의해 분배된 3회 이상의 반복되는 부분블록을 각각 입력받아 반복하는 반복기(210)와; 2회 이하 반복되는 심볼들을 입력받아 일정 비트 단위로 나누어 8비트로 변환시키는 해밍 부호기(215)와; 상기 반복기(210) 및 해밍 부호기(225)에 의해 출력되는 길이가 일정 단위의 비트에 해당하는 부분블록을 모아 비트의 순서들을 재 배열하는 인터리버(220)와; 상기 인터리버(220)를 통해 들어오는 현재의 입력을 이전에 입력된 심볼들에 더하여 현재의 출력을 내 보내는 누적기(230)를 포함하는 구성이다.

상기와 같은 심볼 부호화 방법 및 심볼 부호화기에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

먼저, 심볼 부호화를 위한 비규칙 반복 누적 부호기의 동작은 도 2에 도시된 바와 같다.

도 2를 참조하면, 심볼 부호기의 입력 정보 심볼들은 N비트 단위로 나누어 프레임으로 구성되고, 프레임 단위로 부호화된다. 여기서 N은 Nf₂가 4의 배수가 되도록 선택한다.

그러면, 입력 분배기(200)는 N비트의 입력 정보 심볼들을 길이가 서로 다른 Nf₂, Nf₃,...,Nf_J인 부분 블록들로 나누고, 길이가 Nf2인 부분 블록을 확장된 [8,4,4] 해밍 부호기(215)에 입력시키고, i≥3에 대하여 길이가 Nfi인 부분 블록을i회 반복기(210: 211,212)에 각각 입력시킨다. 여기서 i는 3회~J회 이다.

그러면, 반복횟수 i≥3에 대하여 i회 반복 부호기(210)는 길이가 Nf_i인 부분 블록을 i회(i=3,4,...,J) 반복하여 i*Nf_i비트인 출력을 만들고, 확장된 [8,4,4] 해밍 부호기(215)는 길이가 각각 Nf₂인 부분 블록을 4비트 단위로 나누어 각각의 4비트를 8비트로 변환시킨다. 즉, 해밍 부호기 [8,4,4]에서 8은 부호 심볼수, 4는 정보 비트, 4는 패리트 체크 갯수이다.

이때, 비규칙 반복 누적 부호는 매개 변수(f₂,f₃,...,f_J)에 의해 결정되는데, f₂는 전체 입력 정보에 대한 확장된 [8,4,4] 해밍 부호의 정보의 비율이며, f_i(i≥3)는 전체 입력 정보에 대한 i번 반복되는 정보 심볼들의 비율로서, f₂+f₃,...+f_J=1을 만족한다. 여기서, J는 변형된 IRA 부호에 사용되는 반복기의 최대 반복 횟수이다.

인터리버(220)는 확장된 [8,4,4] 해밍 부호기(215)와 각각의 i회 반복 부호기(210)에서 출력되는 길이가 i*Nf_i비트인 부분 블록들을 모아 길이가 N(2f₂+2f₃,...+Jf_J) 비트인 블록에 대해 비트의 순서들을 재 배열한다.

누적기(230)는 인터리버(220)를 통해 들어오는 현재의 입력을 이전에 입력된 심볼들에 더하여 현재의 출력을 보낸다.

이와 같이, 비규칙 반복 누적(IRA) 부호에서 f₂=0일 때에도, 코드워드 오류확률을 0으로 수렴시키기 위해 부호율이 1/2(즉, 2회 반복)인 반복 부호 대신에 확장된 [8,4,4] 해밍 코드(Extended Hamming Code)를 사용하게 된다. 변형된 비규칙 반복 누적 부호 역시 비규칙 반복 누적 부호처럼 선형시간 부호화가 가능하면서도 간단한 연산만으로도 샤논(Shannon)의 채널 용량 한계에 근접하는 우수한 성능을 보인다.

또한, 비규칙 반복 누적 부호기는 확장된 해밍 부호와 다양한 부호율의 반복 부호를 외부 부호로 사용하고, 부호율이 1인 누적기를 내부부호로 사용하는 직렬 연접 부호이다.

그러므로, 반복 부호는 입력으로 들어오는 심볼들을 단순히 일정 횟수 만큼 반복하고, 확장된 [8.4.4] 해밍 부호는 4비트 단위로 부호화하여 8비트의 출력을 내보내는 부호이다. 누적기(230)는 현재의 입력을 이전에 입력된 심볼들에 더하여 현재의 출력을 내 보낸다. 인터리버(220)는 일정한 길이의 심볼들에 대해 순서를 재 배열한다.

인터리버의 종류에 따라 연접부호의 성능이 크게 달라진다.

여기서, 확장된 [8,4,4] 해밍 부호는 검사행렬에 의해 정의할 수 있는데, 하나의 예로서 다음과 같은 검사행렬을 선택할 수 있다.

즉,,이다.

노드 r=r(0),r(1),r(2),r(3),r(4),r(5),r(6),r(7)이며, 페리트 체크 셋 ( ₁)은이다.

도 3은 본 발명에 따른 확장된 해밍 부호의 팩터 그래프를 표현한 것으로, 해밍 부호를 정보 노드(○)와 패리티 노드 또는 검사노드(●),는 페리트 체크 셋이다. ₁은이고, ₂는, ₃은, ₄는을 갖는다.

또한, 노드는 내부 부호 혹은 채널로부터 확장된 해밍 부호의 정보 노드 및 패리티 노드에 들어오는 메시지에 대한 로그 우도 비율(LLR; Log-Likelihood Ratio)이다. 합곱 알고리즘을 확장된 해밍 부호의 복호에 쉽게 적용하기 위해서 상기 팩터 그래프(factor graph)를 나무 구조 표현(tree representation)으로 바꿀 필요가 있다. 실시 예로서, 첫 번째 정보 노드를 기준으로 해서 나무 구조로 표현하면 도 4와 같다.

도 4는 본 발명에 따른 해밍 부호의 팩터 그래프의 첫 번째 정보노드에 대한 나무 구조 표현을 그래프로 나타낸 것이다.

도 4를 참조하면, 노드 판별(decision) 단계에서 i번째 정보 노드에 들어오는 모든 메시지의 합을 M(i)이라 두자. 합곱 알고리즘을 사용하여 첫 번째 정보노드(first information bit)의 갱신 규칙을 구하면 다음과 같다.

여기서,

이다. 상기 r(1),r(2),r(3),는 정보 노드이고, r(4),r(5),r(6),r(7)은 검사노드이다. 그리고, m1,m2,....ml을 입력 LLR로 가지는 페리트 체크(CHK) 함수는 수학식 1과 같다.

수학식 1과 같은 방식으로 확장된 해밍 부호의 복호시 M(1), M(2), M(3)을 나무 구조 표현을 통해 구할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 심볼 부호화 방법 및 심볼 부호화기에 의하면, 첫째로, 효율적인 IRA부호를 설계하는데 있어서 부호율이 1/2인 반복부호가 사용될 때 발생했던 부호어 오류확률이 0으로 수렴하지 않는 문제가 해결하기 위해서, 부호율이 1/2인 반복부호를 사용하는 대신 부호율이 1/2인 확장된 해밍부호를 사용함으로써 부호어 오류확률 뿐만 아니라 비트 오류확률 또한 0으로 수렴하는 우수한 성능을 가지는 IRA 부호의 생성이 가능해진다. 둘째로, 높은 부호율을 가지면서 성능이 우수한 IRA 부호의 생성을 보다 편리하게 할 수 있는 효과가 있다.

Claims (4)

1. 정보를 전송할 때 발생하는 오류를 제어하는 오류 정정 부호를 구성하는 방법에 있어서,

   입력되는 정보심볼들에 대하여 2회 이하의 반복을 하는 심볼들의 부분블록을 해밍 부호기에 입력시키고, 3회 이상 반복을 하는 심볼들의 부분블록을 반복기에 입력시키는 단계;

   상기 해밍 부호기와 상기 반복기에 의해 출력되는 부분 블록들을 모아 비트의 순서를 재 배열하는 단계;

   상기 재 배열된 심볼들을 이전에 입력된 심볼들에 더하여 현재의 출력을 보내는 단계를 포함하는 것을 특징으로 하는 심볼 부호화 방법.
2. 제 1항에 있어서,

   상기 해밍 부호기는 [8,4,4] 부호기로서, 2회 이하의 반복을 하는 부분블록을 4비트 단위로 나누어 각각의 4비트를 확장된 해밍 부호기에 의해 8비트로 변환시키는 것을 특징으로 하는 심볼 부호화 방법.
3. N 비트의 프레임을 길이가 각각 다른 부분 블록들로 나누는 입력 분배기와;

   상기 부분 블록 중 2인 부분블록에 대해 정해진 각 횟수를 반복하여 길이가 확장된 비트를 출력하는 다수개의 반복기와;

   상기 부분 블록 중 3인 부분블록에 대해 소정 비트로 나눈 후 확장된 비트로 변환하는 해밍 부호기와;

   상기 해밍 부호기의 출력과 반복기의 출력에 대해 일정 비트인 부분블록들을 모아 길이에 따라 비트 순서들을 재 배열하는 인터리버와;

   상기 확장된 해밍 부호기와 반복기의 각 출력을 이전에 입력된 심볼들에 더하여 현재의 출력을 보내는 누적기를 포함하는 것을 특징으로 하는 심볼 부호화기.
4. 제 3항에 있어서,

   상기 해밍 부호기는 2회 이하의 부분블록을 4비트로 단위로 나누어 각각의 4비트를 확장된 8비트로 변환시키는 해밍 부호기인 것을 특징으로 하는 심볼 부호화기.