KR200372088Y1 - Aligner system of semiconductor substrate - Google Patents

Aligner system of semiconductor substrate Download PDF

Info

Publication number
KR200372088Y1
KR200372088Y1 KR20-2004-0029642U KR20040029642U KR200372088Y1 KR 200372088 Y1 KR200372088 Y1 KR 200372088Y1 KR 20040029642 U KR20040029642 U KR 20040029642U KR 200372088 Y1 KR200372088 Y1 KR 200372088Y1
Authority
KR
South Korea
Prior art keywords
aligner
cassette
semiconductor substrates
semiconductor substrate
finger set
Prior art date
Application number
KR20-2004-0029642U
Other languages
Korean (ko)
Inventor
김준수
정태용
Original Assignee
주식회사 엘티케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘티케이 filed Critical 주식회사 엘티케이
Priority to KR20-2004-0029642U priority Critical patent/KR200372088Y1/en
Application granted granted Critical
Publication of KR200372088Y1 publication Critical patent/KR200372088Y1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766Mechanical parts of transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781Batch transfer of wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Abstract

반도체 기판 얼라이너 시스템이 개시된다. 본 고안에 따른 반도체 기판 얼라이너 시스템은 반도체 기판을 정렬시킬 수 있는 복수의 얼라이너 유닛들이 수직으로 이격되어 적층된 구조의 한 쌍의 얼라이너들 및 복수의 반도체 기판을 슬롯들에 안착시킬 수 있는 카세트와 얼라이너들의 사이에서 복수의 반도체 기판을 한번에 탑재하여 이송할 수 있는 이송 유닛을 포함한다. 여기에서, 이송 유닛은 카세트의 홀수 슬롯들과 하나의 얼라이너의 사이에서 반도체 기판들을 이송하는 제 1 핑거 세트와 카세트의 짝수 슬롯들과 다른 얼라이너의 사이에서 반도체 기판들을 이송하는 제 2 핑거 세트를 포함한다.A semiconductor substrate aligner system is disclosed. The semiconductor substrate aligner system according to the present invention is capable of seating a pair of aligners and a plurality of semiconductor substrates in a stacked structure in which a plurality of aligner units capable of aligning the semiconductor substrates are vertically spaced apart from each other. And a transfer unit capable of mounting and transferring a plurality of semiconductor substrates at one time between the cassette and the aligners. Here, the transfer unit includes a first finger set for transferring the semiconductor substrates between the odd slots of the cassette and one aligner and a second finger set for transferring the semiconductor substrates between the even slots of the cassette and the other aligner. do.

Description

반도체 기판 얼라이너 시스템{Aligner system of semiconductor substrate}Semiconductor substrate aligner system

본 고안은 반도체 제조 장치에 관한 것으로서, 특히 반도체 기판들을 특정 방향, 예를 들어 플랫존 방향으로 정렬시키기 위한 반도체 기판 얼라이너 시스템에 관한 것이다.The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a semiconductor substrate aligner system for aligning semiconductor substrates in a specific direction, for example in a flat zone direction.

반도체 기판, 예를 들어 실리콘 웨이퍼를 이용하여 반도체 소자를 제조하기위해서는 많은 단계의 제조 공정들이 필요하다. 보다 구체적으로 보면, 반도체 소자를 형성하기 위해서는 박막을 형성하는 증착 공정, 도핑을 위한 이온 주입(ion implantation) 공정, 절연막 등을 형성하기 위한 열 산화 또는 열처리 공정, 패턴 형성을 위한 포토리소그래피(photo-lithography) 공정 및 식각(etching) 공정들이 반복적으로 진행된다. 따라서, 이러한 공정들을 진행하기 위해서 반도체 생산라인에는 다양한 제조 장치들이 구비된다.Many steps are required to manufacture a semiconductor device using a semiconductor substrate, such as a silicon wafer. More specifically, to form a semiconductor device, a deposition process for forming a thin film, an ion implantation process for doping, a thermal oxidation or heat treatment process for forming an insulating film, and the like, and photolithography for pattern formation lithography and etching processes are repeated. Therefore, various manufacturing apparatuses are provided in the semiconductor production line in order to proceed with these processes.

여기에서 반도체 제조 장치들이 반도체 기판을 처리함에 있어서는 반도체 기판을 낱장 단위로 처리하는 매엽식(single type) 또는 반도체 기판의 25장 내외의 단위로 카세트에 담아서 수 묶음씩 동시에 처리하는 배치식(batch type)이 있다.Here, in processing semiconductor substrates, semiconductor manufacturing apparatuses process single or single batches of semiconductor substrates or batches of 25 or more batches of semiconductor substrates simultaneously processed in batches. There is.

후자의 배치식으로 반도체 기판들을 처리함에 있어서는 반도체 기판들이 카세트(cassette) 단위로 제조 장치 내에 로딩되어 동시에 처리된다. 이 때, 각 제조 장치들은 로딩 영역에 따라서 일정한 균일도 특성을 가지게 되는 경향이 있으므로 카세트 내의 반도체 기판들이 제조 장치 내에 로딩되기 전에 미리 일정한 방향으로 정렬될 필요가 있다. 일반적으로 반도체 기판들에는 정렬을 위해서 원주를 직선으로 잘라낸 플랫존(flat zone) 또는 원주의 일부분이 움푹 패인 노치(notch)와 같은 표시가 있다.In the latter batch processing of semiconductor substrates, the semiconductor substrates are loaded into a manufacturing apparatus in cassette units and processed simultaneously. At this time, each of the manufacturing apparatuses tends to have a uniform uniformity characteristic according to the loading region, so that the semiconductor substrates in the cassette need to be aligned in a predetermined direction before loading into the manufacturing apparatus. In general, semiconductor substrates have markings such as flat zones in which the circumference is cut straight for alignment, or notches in which portions of the circumference are recessed.

한편, 전자의 매엽식 처리를 하는 제조 장치에는 자체 얼라이너(aligner)를 구비하여 챔버에 로딩하기 전에 미리 반도체 기판을 낱장 단위로 정렬하여 로딩하는 경우가 많다. 하지만, 이 경우에도 미리 카세트 내의 반도체 기판들을 정렬해주는 경우가 반도체 기판들을 인식하는 데 있어서 오류를 줄여준다.On the other hand, in the manufacturing apparatus for the single sheet processing of the former is equipped with its own aligner (loader) in many cases before the semiconductor substrate is sheet-aligned and loaded before loading into the chamber. However, even in this case, aligning the semiconductor substrates in the cassette in advance reduces errors in recognizing the semiconductor substrates.

이하에서는 도면을 참조하여 종래 카세트 내의 반도체 기판들을 정렬하는 장치 및 방법을 설명한다.Hereinafter, an apparatus and method for aligning semiconductor substrates in a conventional cassette will be described with reference to the drawings.

도 1은 종래 반도체 기판 얼라이너를 이용한 반도체 기판 정렬을 보여주기 위한 사시도이다.1 is a perspective view illustrating a semiconductor substrate alignment using a conventional semiconductor substrate aligner.

도 1을 참조하면, 종래 반도체 기판 얼라이너(100)에는 아래쪽에 있는 롤러(roller)(미도시)를 돌릴 수 있는 롤러 손잡이(100a)가 구비되어 있다. 이에 따라, 반도체 기판들(150)을 담고 있는 카세트(160)가 얼라이너(100) 상에 로딩되면, 롤러 손잡이(100a)를 작업자가 수동으로 회전시켜 반도체 기판들(150)을 회전시킴으로써 반도체 기판들(150)의 플랫존을 일치시키게 된다.Referring to FIG. 1, a conventional semiconductor substrate aligner 100 is provided with a roller handle 100a capable of rotating a roller (not shown) below. Accordingly, when the cassette 160 containing the semiconductor substrates 150 is loaded onto the aligner 100, the operator rotates the roller handle 100a by hand to rotate the semiconductor substrates 150. The flat zones of the fields 150 are matched.

하지만, 위와 같이 반도체 기판들(150)을 회전시키기 위해 롤러에 반도체 기판들(150)을 물리적으로 부딪치게 하면 마찰에 의해 미세 입자(particle)들이 발생할 수 있다. 이러한 입자들이 반도체 기판들(150)의 표면에 떨어지게 되면 반도체 기판들(150) 상에 패턴(미도시) 형성을 방해하게 되어 수율을 떨어뜨리게 된다.However, when the semiconductor substrates 150 are physically hit by the rollers to rotate the semiconductor substrates 150 as described above, fine particles may be generated by friction. When these particles fall on the surfaces of the semiconductor substrates 150, the formation of patterns (not shown) on the semiconductor substrates 150 may be hindered, thereby decreasing yield.

또한, 롤러와 반도체 기판들(150)이 서로 물리적으로 부딪히면서 또는 반도체 기판들(150)이 카세트(160)와 물리적으로 부딪치면서 소음이 발생하기도 하고, 심한 경우에는 반도체 기판들(150)의 원주 외곽에 스크래치가 발생하기도 한다. 이러한 스크래치는 이후 공정 단계에서 반도체 기판의 깨짐을 유발하여 수율을 떨어뜨리고, 제조 장치를 오염시켜 장치 운영 효율을 떨어뜨리게 된다.In addition, noise may be generated when the roller and the semiconductor substrates 150 physically collide with each other, or when the semiconductor substrates 150 physically collide with the cassette 160, and in extreme cases, the outer circumference of the semiconductor substrates 150. Scratch can occur in some cases. These scratches cause cracking of the semiconductor substrate in subsequent processing steps, resulting in poor yields, and contaminating the manufacturing equipment, resulting in poor device operating efficiency.

더구나 이러한 입자 오염 및 스크래치에 의한 수율 감소 문제는 반도체 소자의 집적도가 증가할수록 회로 선폭이 좁아져 패턴 불량을 유발할 가능성이 증가됨에 따라 더욱 그 중요성이 커지고 있다.In addition, the problem of yield reduction due to particle contamination and scratches becomes more important as the degree of integration of semiconductor devices increases and the possibility of causing a pattern defect due to narrowing of circuit line width increases.

본 고안은 입자 오염 및 스크래치 발생을 감소시키면서도 높은 작업 처리량(throughput)으로 카세트 내의 반도체 기판을 정렬시킬 수 있는 반도체 기판 얼라이너 시스템을 제공하는 데 있다.The present invention provides a semiconductor substrate aligner system capable of aligning a semiconductor substrate in a cassette with a high throughput while reducing particle contamination and scratch generation.

도 1은 종래 반도체 기판 얼라이너를 이용한 반도체 기판 정렬 방법을 보여주기 위한 사시도이다.1 is a perspective view illustrating a semiconductor substrate alignment method using a conventional semiconductor substrate aligner.

도 2는 본 고안에 따른 반도체 기판 얼라이너 시스템을 보여주는 사시도이다.2 is a perspective view showing a semiconductor substrate aligner system according to the present invention.

도 3은 도 2의 얼라이너를 보여주는 측면도들이다.3 are side views illustrating the aligner of FIG. 2.

도 4는 도2의 얼라이너 유닛을 보여주는 사시도이다.4 is a perspective view illustrating the aligner unit of FIG. 2.

도 5는 도 2의 이송 유닛을 보여주는 사시도이다.5 is a perspective view showing the transfer unit of FIG. 2.

도 6 내지 도 10은 본 고안에 따른 반도체 기판 얼라이너 시스템을 이용한 반도체 기판 정렬 방법을 보여주기 위한 사시도들이다.6 to 10 are perspective views illustrating a semiconductor substrate alignment method using a semiconductor substrate aligner system according to the present invention.

상기 기술적 과제를 달성하기 위한 본 고안에 따른 반도체 기판 얼라이너 시스템은, 반도체 기판을 특정 방향으로 정렬시킬 수 있는 복수의 얼라이너 유닛들이 수직으로 이격되어 적층된 구조의 한 쌍의 얼라이너들 및 복수의 반도체 기판들을 슬롯들에 안착시킬 수 있는 카세트와 상기 얼라이너들 각각의 사이에서 반도체 기판을 이송할 수 있는 이송 유닛을 포함한다.The semiconductor substrate aligner system according to the present invention for achieving the above technical problem, a pair of aligners and a plurality of aligners of a structure in which a plurality of aligner units capable of aligning the semiconductor substrate in a specific direction are stacked vertically And a transfer unit capable of transferring the semiconductor substrate between each of the aligners and a cassette capable of seating the semiconductor substrates in the slots.

여기에서, 상기 이송 유닛은 상기 카세트의 홀수 슬롯들과 상기 얼라이너들의 하나인 제 1 얼라이너의 사이에서 반도체 기판들을 탑재하여 이송할 수 있는 제 1 핑거 세트와, 상기 카세트의 짝수 슬롯들과 상기 얼라이너들의 다른 하나인 제 2 얼라이너의 사이에서 반도체 기판들을 탑재하여 이송할 수 있는 제 2 핑거 세트, 상기 제 1 핑거 세트 및 제 2 핑거 세트와 연결된 로봇 암 및 상기 로봇 암과 연결된 로봇 몸체를 포함한다.The transfer unit may include a first finger set capable of mounting and transferring semiconductor substrates between odd slots of the cassette and a first aligner which is one of the aligners, even slots of the cassette and the aligner. A second finger set capable of mounting and transferring semiconductor substrates between a second aligner, the other of the liners, a robot arm connected with the first and second finger sets, and a robot body connected with the robot arm; .

또한, 상기 카세트의 상기 홀수 슬롯들과 상기 짝수 슬롯들에서 동시에 반도체 기판들을 이송할 수 있도록 상기 제 1 핑거 세트의 핑거들과 상기 제 2 핑거 세트의 핑거들은 하나씩 교대로 수직으로 이격되어 있는 것이 바람직하다.Further, the fingers of the first finger set and the fingers of the second finger set are alternately vertically spaced one by one so as to be able to simultaneously transport semiconductor substrates in the odd and even slots of the cassette. Do.

나아가, 상기 이송 유닛의 로봇 암은 상기 제 1 핑거 세트와 상기 제 2 핑거 세트를 수평으로 전개하거나 접을 수 있는 접이부를 포함하고 있는 것이 더욱 바람직하다.Furthermore, it is further preferred that the robot arm of the transfer unit includes a foldable portion that can horizontally deploy or fold the first finger set and the second finger set.

여기에서, 또한 상기 얼라이너 유닛들 사이의 이격 거리, 상기 제 1 핑거 세트의 핑거들 사이의 이격 거리, 및 상기 제 2 핑거 세트의 핑거들 사이의 이격 거리는 상기 카세트의 슬롯들 사이의 이격 거리의 두 배로 동일한 것이 바람직하다. 그리고, 상기 제 1 핑거 세트의 핑거들과 제 2 핑거 세트의 핑거들간의 교대 이격 거리는 상기 카세트의 슬롯들 사이의 이격 거리와 같은 것이 바람직하다. 이에 따라, 복수의 반도체 기판들이 상기 이송 수단에 의해 상기 얼라이너들과 상기 카세트의 사이를 상기 카세트 또는 상기 얼라이너들과 물리적인 마찰 없이 한번에 이송될 수 있다.Here, also, the separation distance between the aligner units, the separation distance between the fingers of the first finger set, and the separation distance between the fingers of the second finger set are determined by the separation distance between the slots of the cassette. It is desirable to be twice the same. The alternate separation distance between the fingers of the first finger set and the fingers of the second finger set is preferably equal to the separation distance between the slots of the cassette. Accordingly, a plurality of semiconductor substrates can be transferred between the aligners and the cassette by the transfer means at once without physical friction with the cassette or the aligners.

또한, 상기 시스템은 상기 카세트가 장착될 수 있는 복수의 카세트 스테이션을 더 포함하고 있는 것이 동선을 간편하게 할 수 있어 바람직하다.In addition, it is preferable that the system further includes a plurality of cassette stations in which the cassette can be mounted, which can simplify copper wire.

이하, 첨부한 도면을 참조하여 본 고안에 따른 바람직한 실시예를 설명함으로써 본 고안을 상세하게 설명한다. 그러나 본 고안은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 고안의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 고안의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장되어 있을 수 있다.Hereinafter, the present invention will be described in detail by explaining a preferred embodiment according to the present invention with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only this embodiment to make the disclosure of the present invention complete, complete the scope of the invention to those skilled in the art It is provided to inform you. In the drawings, the components may be exaggerated in size for convenience of description.

도 2는 본 고안에 따른 반도체 기판 얼라이너 시스템을 보여주는 사시도이다.2 is a perspective view showing a semiconductor substrate aligner system according to the present invention.

도 2를 참조하면, 본 고안에 따른 반도체 기판 얼라이너 시스템(200)은 복수의 반도체 기판(250)들을 정렬시킬 수 있는 한 쌍의 얼라이너들(210, 220) 및 반도체 기판(250)을 안착시킬 수 있는 카세트(240)와 얼라이너들(210, 220)의 사이에서 복수의 반도체 기판(250)들을 한번에 이송시킬 수 있는 이송 유닛(230)을 포함한다.Referring to FIG. 2, the semiconductor substrate aligner system 200 according to the present invention seats a pair of aligners 210 and 220 and a semiconductor substrate 250 that may align a plurality of semiconductor substrates 250. And a transfer unit 230 capable of transferring the plurality of semiconductor substrates 250 at one time between the cassette 240 and the aligners 210 and 220.

또한, 상기 반도체 기판 얼라이너 시스템(200)은 두 개의 카세트(240)들을 로딩할 수 있는 카세트 스테이션(미도시)을 포함한다. 이에 따라, 별도의 카세트 공급 장치 없이도 카세트(240) 내의 반도체 기판들을 하나의 시스템(200)으로 정렬시킬 수 있게 된다. 여기에서 두 얼라이너들(210, 220)은 하나의 카세트(240) 내에 담겨진 반도체 기판들을 양분하여 동시에 정렬시킴으로써, 하나씩 정렬하는 경우에 비해서 정렬 시간을 대폭 단축시킬 수 있게 된다. 따라서, 상기 시스템(200)을 이용하면, 종래 롤러 회전을 이용한 카세트 단위의 반도체 기판 정렬 시스템(도 1의 100)과 유사한 작업 처리 속도를 가질 수 있다. 이하에서는 얼라이너(210)에 대해서 보다 구체적으로 설명한다.The semiconductor substrate aligner system 200 also includes a cassette station (not shown) capable of loading two cassettes 240. Accordingly, it is possible to align the semiconductor substrates in the cassette 240 into one system 200 without a separate cassette supply device. Here, the two aligners 210 and 220 divide and align the semiconductor substrates contained in one cassette 240 at the same time, thereby significantly shortening the alignment time as compared with the case of aligning one by one. Thus, using the system 200, it is possible to have a processing speed similar to that of a conventional semiconductor substrate alignment system (100 in FIG. 1) using roller rotation. Hereinafter, the aligner 210 will be described in more detail.

도 3은 도 2의 좌측 얼라이너(210)를 예시적으로 보여주는 측면도들이다. 여기에서 도 3a는 좌측 얼라이너(210)의 뒤편에서 바라본 측면도이고, 도 3b는 반도체 기판(250)들이 로딩되는 방향, 즉 좌측 얼라이너(210) 전면에서 바라본 측면도이다.3 is a side view illustrating the left aligner 210 of FIG. 2 by way of example. 3A is a side view seen from the rear side of the left aligner 210, and FIG. 3B is a side view seen from the front side of the left aligner 210, in which the semiconductor substrates 250 are loaded.

도 3a 및 도 3b를 참조하면, 좌측 얼라이너(210)에는 반도체 기판들(250)을특정 방향, 예를 들어 플랫존(도 4의 250a) 방향으로 정렬시킬 수 있는 얼라이너 유닛(210a)들이 수직으로 서로 소정 거리(h1)로 이격되어 적층되어 있다. 이 때, 이러한 얼라이너 유닛(210a)들의 이격 거리(h1)는 카세트(도 2의 240)의 슬롯들 사이의 이격 거리(미도시)보다는 크다. 왜냐하면, 이후 도 4에서 설명되는 바와 같이 얼라이너 유닛(210a)에는 반도체 기판의 정렬을 위한 부가 장치들이 부착될 공간이 필요하기 때문이다.3A and 3B, the left aligner 210 includes alignment units 210a for aligning the semiconductor substrates 250 in a specific direction, for example, in a flat zone (250a in FIG. 4). The layers are vertically spaced apart from each other by a predetermined distance h1. At this time, the separation distance h1 of these aligner units 210a is larger than the separation distance (not shown) between the slots of the cassette (240 of FIG. 2). This is because the aligner unit 210a needs a space to which additional devices for aligning the semiconductor substrate are attached, as described later with reference to FIG. 4.

도 4는 도3의 얼라이너 유닛(210a)을 보여주는 사시도이다.4 is a perspective view illustrating the aligner unit 210a of FIG. 3.

도 4를 참조하면, 얼라이너 유닛(210a)은 그 위에 탑재되는 반도체 기판(250)을 정렬시키기 위해 플랫존 인식 센서(212)를 구비하고 있다. 이 경우, 얼라이너 유닛(210a) 상에 반도체 기판(250)이 탑재되면, 얼라이너 유닛(210a)은 스텝 모터(미도시)와 같은 구동력을 이용하여 반도체 기판(250)을 회전시키면서 플랫존 인식 센서(212)를 통해 반도체 기판(250)의 플랫존(250a)을 인식한다. 여기에서, 플랫존 인식 센서(212)에는 빛을 내보내는 발광부와 빛을 받아들이는 수광부가 대향 이격되어 있고 그 사이에 반도체 기판(250)이 위치된다. 이에 따라, 빛의 수광 여부를 통해 반도체 기판(250)의 플랫존(250a)을 인식할 수 있게 된다.Referring to FIG. 4, the aligner unit 210a includes a flat zone recognition sensor 212 to align the semiconductor substrate 250 mounted thereon. In this case, when the semiconductor substrate 250 is mounted on the aligner unit 210a, the aligner unit 210a rotates the semiconductor substrate 250 by using a driving force such as a step motor (not shown) to recognize the flat zone. The sensor 212 recognizes the flat zone 250a of the semiconductor substrate 250. Here, the light emitting part for emitting light and the light receiving part for receiving light are opposed to each other in the flat zone recognition sensor 212, and the semiconductor substrate 250 is positioned therebetween. Accordingly, the flat zone 250a of the semiconductor substrate 250 may be recognized based on whether light is received.

이어서, 반도체 기판(250)의 플랫존(250a)이 특정 위치에 이르면 반도체 기판(250)의 회전을 멈추게 함으로써 반도체 기판(250)을 플랫존(250a)을 중심으로 특정 방향으로 정렬시킬 수 있게 된다.Subsequently, when the flat zone 250a of the semiconductor substrate 250 reaches a specific position, the semiconductor substrate 250 may be aligned in a specific direction about the flat zone 250a by stopping the rotation of the semiconductor substrate 250. .

또한, 얼라이너 유닛(210a)에는 반도체 기판(250)의 후면(back side)을 고정시킬 수 있는 진공 척(미도시)이 구비될 수 있다. 이에 따라, 반도체 기판(250)의정렬과정에서 반도체 기판(250)에 물리적인 마찰이 가해지지 않아 입자 또는 스크래치가 발생하지 않고, 소음이 발생되지 않는다.In addition, the aligner unit 210a may be provided with a vacuum chuck (not shown) capable of fixing the back side of the semiconductor substrate 250. Accordingly, no physical friction is applied to the semiconductor substrate 250 in the alignment process of the semiconductor substrate 250, so that no particles or scratches are generated and noise is not generated.

여기에서 전술한 얼라이너 유닛(210a)은 얼라이너들(210, 220)의 얼라이너 유닛들을 대변해서 예시적으로 설명한 것이다. 다른 얼라이너 유닛들도 모두 전술한 얼라이너 유닛(210a)과 동일한 구조로서, 각자 독립적으로 그 위에 탑재되는 반도체 기판을 정렬시킬 수 있다.The above-described aligner unit 210a is exemplarily described for representing aligner units of aligners 210 and 220. All other aligner units have the same structure as the aligner unit 210a described above, and each of them can independently align the semiconductor substrate mounted thereon.

한편, 우측 얼라이너(도 2의 220)도 전술한 좌측 얼라이너(도 2의 210)와 기본적으로는 동일한 구조를 가진다. 다만, 두 얼라이너들(210, 220)은 각각 다른 수의 얼라이너 유닛(210a)들을 가질 수 있다. 예를 들어, 하나의 카세트(도 2의 240)가 25장의 반도체 기판들을 담고 있는 경우, 하나의 얼라이너(210)는 13장의 반도체 기판(250)들을 정렬하기 위해 13개의 얼라이너 유닛(210a)들을 구비하고, 다른 얼라이너(220)는 12장의 반도체 기판들을 정렬하기 위해 12개의 얼라이너 유닛(210a)들을 구비하고 있을 수 있다. 다른 예로, 하나의 카세트(240) 내에 반도체 기판이 26장인 경우에는 두 얼라이너(210, 220)가 각각 13개의 얼라이너 유닛(210a)들을 구비할 수 있다. 하지만, 이러한 얼라이너 유닛(210a)들의 개수는 반도체 기판 수에 따라 다양하게 선택될 수 있으며 본 고안의 범위를 제안하지는 않는다.On the other hand, the right aligner (220 in Fig. 2) also has a structure basically the same as the left aligner (210 in Fig. 2) described above. However, the two aligners 210 and 220 may have different numbers of aligner units 210a, respectively. For example, if one cassette (240 in FIG. 2) contains 25 semiconductor substrates, one aligner 210 may include 13 aligner units 210a to align the 13 semiconductor substrates 250. The other aligner 220 may have twelve aligner units 210a to align twelve semiconductor substrates. As another example, when there are 26 semiconductor substrates in one cassette 240, the two aligners 210 and 220 may include thirteen aligner units 210a, respectively. However, the number of such aligner units 210a may be variously selected according to the number of semiconductor substrates and does not suggest the scope of the present invention.

도 5는 도 2의 이송 유닛(230)을 보여주는 사시도이다.5 is a perspective view illustrating the transfer unit 230 of FIG. 2.

도 5를 참조하면, 이송 유닛(230)은 하나의 카세트(도 2의 240)에 담겨진 반도체 기판(도 2의 250)들을 한번에 이송할 수 있도록 반도체 기판(250)들을 탑재할수 있는 핑거 세트들(232, 234)을 구비하고 있다. 여기에서, 핑거 세트들(232, 234)은 하나의 카세트(240)에 담겨진 반도체 기판(250)들을 양분할 수 있도록 두 세트로 나뉘어져 있다. 따라서, 하나의 카세트(240) 내의 반도체 기판(250) 수에 따라서 핑거 세트들(232, 234)의 핑거들(232a, 234a)의 수는 달라질 수 있다. 예를 들어, 하나의 카세트(240) 내에 25장의 반도체 기판이 담겨져 있는 경우에는, 한 쪽의 핑거 세트(232)는 13개의 핑거들을, 다른 한쪽의 핑거 세트(234)는 12개의 핑거들을 구비할 수 있다. 다른 예로, 반도체 기판이 26장인 경우에는 두 핑거 세트(232, 234)는 각각 13개의 핑거들을 구비할 수 있다.Referring to FIG. 5, the transfer unit 230 may include finger sets capable of mounting the semiconductor substrates 250 to transfer the semiconductor substrates 250 of FIG. 2 into one cassette 240. 232 and 234 are provided. Here, the finger sets 232 and 234 are divided into two sets so as to divide the semiconductor substrates 250 contained in one cassette 240. Accordingly, the number of fingers 232a and 234a of the finger sets 232 and 234 may vary according to the number of semiconductor substrates 250 in one cassette 240. For example, if 25 semiconductor substrates are contained in one cassette 240, one finger set 232 may have 13 fingers and the other finger set 234 may have 12 fingers. Can be. As another example, in the case of 26 semiconductor substrates, the two finger sets 232 and 234 may include 13 fingers.

다만, 이러한 핑거 세트들(232, 234)의 핑거 수는 탑재된 반도체 기판(250)들이 이송되는 얼라이너들(도 2의 210, 220)의 얼라이너 유닛(도 3의 210a)의 수와 일치하는 것이 바람직하다. 이에 따라, 예를 들어 하나의 핑거 세트(232)와 하나의 얼라이너(210)가 대응되고, 다른 핑거 세트(234)와 다른 얼라이너(220)가 대응될 수 있다.However, the number of fingers of these finger sets 232 and 234 matches the number of aligner units 210a and 220 of the aligners 210 and 220 to which the mounted semiconductor substrates 250 are transferred. It is desirable to. Accordingly, for example, one finger set 232 and one aligner 210 may correspond to each other, and the other finger set 234 and another aligner 220 may correspond to each other.

또한, 도 5에 도시된 바와 같이 이송 유닛(230)은 핑거 세트들(232, 234)과 연결된 로봇 암(238) 및 로봇 암(238)과 연결된 로봇 몸체(239)를 포함하고 있다. 여기에서, 로봇 암(238)은 핑거 세트들(232, 234)을 전진, 또는 후진시킬 수 있다. 이에 따라, 핑거 세트들(232, 234)이 카세트(도 2의 240) 또는 얼라이너들(도 2의 210, 220)에 접근할 수 있게 된다.In addition, as illustrated in FIG. 5, the transfer unit 230 includes a robot arm 238 connected with the finger sets 232 and 234 and a robot body 239 connected with the robot arm 238. Here, the robot arm 238 can advance or reverse the finger sets 232, 234. This allows the finger sets 232 and 234 to access the cassette (240 in FIG. 2) or the aligners (210 and 220 in FIG. 2).

그리고, 로봇 암(238)은 회전 운동 및 상하 운동이 가능한 로봇 몸체(239)에 연결될 수 있다. 이에 따라, 로봇 암(238)에 연결된 핑거 세트들(232, 234)이 카세트(240) 또는 얼라이너들(210, 220) 방향으로 회전할 수 있으며 또한, 반도체 기판(250)을 로딩 또는 언로딩 시키기 위해 상하로 이동할 수 있다. 본 고안에 따른 다른 실시예에 있어서는 핑거 세트들(232, 234)이 직접 회전 운동을 할 수도 있거나 또는 로봇 암(238)이 회전하여 핑거 세트들(232, 234)을 회전시킬 수도 있다.In addition, the robot arm 238 may be connected to the robot body 239 capable of rotating and vertical movement. Accordingly, the finger sets 232 and 234 connected to the robot arm 238 may rotate in the direction of the cassette 240 or the aligners 210 and 220, and also load or unload the semiconductor substrate 250. You can move it up and down to make it work. In other embodiments according to the present invention, the finger sets 232 and 234 may be in direct rotational motion or the robot arm 238 may rotate to rotate the finger sets 232 and 234.

여기에서, 핑거 세트들(232, 234)의 핑거(232a, 234a)들은 하나씩 서로 교차로 이격되어 적층되어 있는 것이 바람직하다. 나아가, 좌측 핑거 세트(232)의 핑거(232a)들 간의 이격 거리(h2) 및 우측 핑거 세트(234)의 핑거(234a)들 간의 이격 거리(h3)는 도 3b의 얼라이너 유닛(210a)들 간의 이격 거리(h1)와 동일한 것이 바람직하다. 이에 따라, 좌측 핑거 세트(232)의 핑거(232a)들은 좌측 얼라이너 유닛(210a)들과 대응되고, 우측 핑거 세트(234)의 핑거(234a)들은 우측 얼라이너 유닛들과 대응되게 된다.Here, the fingers 232a and 234a of the finger sets 232 and 234 are preferably stacked one by one at a distance from each other. Further, the separation distance h2 between the fingers 232a of the left finger set 232 and the separation distance h3 between the fingers 234a of the right finger set 234 are the aligner units 210a of FIG. 3B. It is preferable that it is equal to the separation distance h1. Accordingly, the fingers 232a of the left finger set 232 correspond to the left aligner units 210a, and the fingers 234a of the right finger set 234 correspond to the right aligner units.

또한, 상기 핑거들(232a, 234a)의 교대 이격 거리(h4)는 카세트(도 2의 240)의 슬롯들 간의 이격 거리와 동일한 것이 더욱 바람직하다. 이에 따라, 상기 핑거 세트들(232, 234)의 핑거(232a, 234a)들은 카세트(240)의 슬롯들 상의 반도체 기판(250)들과 일대일로 대응되어, 한번에 카세트(240) 내의 반도체 기판(250) 예를 들어 25장의 반도체 기판(250)들을 이송할 수 있게 된다.Further, the alternating separation distance h4 of the fingers 232a and 234a is more preferably equal to the separation distance between the slots of the cassette (240 in FIG. 2). Accordingly, the fingers 232a and 234a of the finger sets 232 and 234 correspond one-to-one with the semiconductor substrates 250 on the slots of the cassette 240, and thus the semiconductor substrate 250 in the cassette 240 at one time. For example, 25 semiconductor substrates 250 may be transported.

보다 상세하게 보면, 카세트(240)의 반도체 기판(250)들을 예를 들어 좌측 얼라이너(210)에는 홀수 슬롯 반도체 기판(250)들만을, 우측 얼라이너(220)에는 짝수 슬롯 반도체 기판(250)들만으로 나누어서 한번에 탑재하여 이송하게 된다.In more detail, the semiconductor substrates 250 of the cassette 240 may be, for example, only the odd slot semiconductor substrates 250 in the left aligner 210 and the even slot semiconductor substrate 250 in the right aligner 220. It is divided into fields and mounted and transported at once.

이에 따라, 얼라이너 유닛(도 3의 210a)들 간의 이격 거리(h1)를 카세트(240)의 이격 거리보다는 두 배만큼 크게 하여 스텝 모터 또는 플랫존 인식 센서(도 4의 212)와 같은 것들을 부착할 수 있는 공간을 확보할 수 있게 된다. 보다 구체적으로 예를 들어 보면, 카세트(240)의 슬롯들 간의 거리가 6.4mm 내외이면 얼라이너 유닛(210a)들 간의 거리는 12.8mm로 유지할 수 있다.Accordingly, the separation distance h1 between the aligner units 210a of FIG. 3 is twice as large as the separation distance of the cassette 240 to attach things such as a stepper motor or a flat zone recognition sensor 212 of FIG. 4. It will be able to make space for it. More specifically, for example, when the distance between the slots of the cassette 240 is about 6.4 mm, the distance between the aligner units 210a may be maintained at 12.8 mm.

또한, 도 5에 도시된 바와 같이 로봇 암(238)에는 핑거 세트들(232, 234)을 전개시키거나 접을 수 있는 접이부(236)를 구비하는 것이 바람직하다. 이에 따라, 좌측 핑거 세트(232)와 우측 핑거 세트(234)를 수평으로 전개시켜 얼라이너들(210, 220)에 각각 접근할 수 있고, 핑거 세트들(232, 234)을 접게 되면 카세트(240)에 한번에 접근할 수 있게 된다.In addition, as shown in FIG. 5, the robot arm 238 preferably includes a folding portion 236 that can deploy or fold the finger sets 232 and 234. Accordingly, the left finger set 232 and the right finger set 234 may be horizontally developed to access the aligners 210 and 220, respectively, and the cassettes 240 may be folded when the finger sets 232 and 234 are folded. ) Can be accessed at once.

따라서, 도 5에 도시된 이송 유닛(230)을 이용하면 카세트(240)와 얼라이너들(210, 220) 사이에서 반도체 기판(250)들을 한번의 로딩 또는 언로딩 동작으로 이송할 수 있게 되어 반도체 기판(250)을 낱장으로 반복하여 이송할 때에 비해서 이송 시간을 대폭 감소시킬 수 있어 경제적이다.Thus, using the transfer unit 230 shown in FIG. 5, the semiconductor substrate 250 may be transferred between the cassette 240 and the aligners 210 and 220 in one loading or unloading operation. It is economical because the transfer time can be greatly reduced as compared with when the substrate 250 is repeatedly conveyed in sheets.

도 6 내지 도 10은 본 고안에 따른 반도체 기판 얼라이너 시스템(200)을 이용한 반도체 기판(250) 정렬 방법을 보여주기 위한 사시도들이다.6 to 10 are perspective views illustrating a semiconductor substrate 250 alignment method using the semiconductor substrate aligner system 200 according to the present invention.

도 6을 참조하면, 이송 유닛(230)의 로봇 암(238)을 카세트(240) 내로 전진시킨 후, 핑거 세트들(232, 234)을 동시에 상승시켜 반도체 기판(250)들을 핑거 세트들(232, 234) 상으로 탑재한다. 이때, 핑거 세트들(232, 234)은 교대로 교차하도록 접혀진 상태이다. 따라서, 어느 한 핑거 세트(232)에는 카세트(240)의 홀수 슬롯들에 있는 반도체 기판(250)들이 탑재되고, 다른 핑거 세트(234)에는 카세트(240)의 짝수 슬롯들에 있는 반도체 기판(250)들이 탑재된다.Referring to FIG. 6, after advancing the robot arm 238 of the transfer unit 230 into the cassette 240, the finger sets 232 and 234 are simultaneously raised to lift the semiconductor substrates 250 to the finger sets 232. 234). At this time, the finger sets 232 and 234 are folded to alternately cross. Thus, one finger set 232 is loaded with semiconductor substrates 250 in odd slots of cassette 240 and the other finger set 234 is loaded with semiconductor substrate 250 in even slots of cassette 240. Are mounted.

이어서, 도 7을 참조하면, 반도체 기판(250)들을 탑재하고 있는 핑거 세트들(232, 234)을 카세트(240) 밖으로 후진시킨다. 이 때, 핑거 세트들(232, 234)의 후진은 로봇 암(238)을 후진시킴으로써 수행할 수 있다.Subsequently, referring to FIG. 7, the finger sets 232 and 234 on which the semiconductor substrates 250 are mounted are backed out of the cassette 240. At this time, the retraction of the finger sets 232 and 234 may be performed by reversing the robot arm 238.

이어서, 도 8을 참조하면, 반도체 기판(250)들을 탑재하고 있는 핑거 세트들(232, 234)을 얼라이너들(210, 220) 방향으로 회전시킨다. 이 때, 핑거 세트들(232, 234)의 회전은 로봇 몸체(239)를 회전시켜 수행할 수 있다. 본 고안의 다른 실시예에 있어서는 로봇 암(238)을 로봇 몸체(239)에 대해서 상대적으로 회전시킬 수도 있다.Subsequently, referring to FIG. 8, the finger sets 232 and 234 on which the semiconductor substrates 250 are mounted are rotated in the direction of the aligners 210 and 220. In this case, the rotation of the finger sets 232 and 234 may be performed by rotating the robot body 239. In another embodiment of the present invention, the robot arm 238 may be rotated relative to the robot body 239.

이어서, 도 9를 참조하면, 핑거 세트들(232, 234)을 좌우로 전개시킨다. 이에 따라, 카세트(240)의 홀수 슬롯들의 반도체 기판(250)들을 탑재하고 있는 좌측 핑거 세트(232)는 좌측 얼라이너(210) 앞에 위치하고, 카세트(240)의 짝수 슬롯들의 반도체 기판(250)들을 탑재하고 있는 우측 핑거 세트(234)는 우측 얼라이너(220) 앞에 위치한다.Subsequently, referring to FIG. 9, the finger sets 232 and 234 are developed left and right. Accordingly, the left finger set 232 carrying the semiconductor substrates 250 of the odd slots of the cassette 240 is positioned in front of the left aligner 210 and the semiconductor substrates 250 of the even slots of the cassette 240 are placed. The mounted right finger set 234 is located in front of the right aligner 220.

이어서, 도 10을 참조하면, 상기 핑거 세트들(232, 234)을 얼라이너들(210, 220) 방향으로 전진시키고, 하강시킨다. 이에 따라, 좌측 얼라이너(210)에는 카세트(240)의 홀수 슬롯들의 반도체 기판(250)들이 탑재되고, 우측 얼라이너(220)에는 카세트(240)의 짝수 슬롯들의 반도체 기판(250)들이 동시에 탑재된다.Next, referring to FIG. 10, the finger sets 232 and 234 are advanced in the direction of the aligners 210 and 220 and are lowered. Accordingly, the semiconductor substrates 250 of the odd slots of the cassette 240 are mounted in the left aligner 210, and the semiconductor substrates 250 of the even slots of the cassette 240 are simultaneously mounted in the right aligner 220. do.

이어서, 얼라이너들(210, 220)의 얼라이너 유닛들을 이용하여 반도체 기판(250)들을 동시에 정렬시킨다. 반도체 기판(250)들의 정렬이 완료되면, 전술한 얼라이너들(210, 220)에 반도체 기판(250)들을 이송한 단계의 역순으로 카세트(240) 내에 정렬된 반도체 기판(250)들을 이송한다.Subsequently, the semiconductor substrates 250 are simultaneously aligned using the aligner units of the aligners 210 and 220. When the alignment of the semiconductor substrates 250 is completed, the semiconductor substrates 250 aligned in the cassette 240 are transferred in the reverse order of transferring the semiconductor substrates 250 to the aligners 210 and 220 described above.

이와 같이, 본 고안에 따른 반도체 기판 얼라이너 시스템(200)을 이용하면 반도체 기판(250)들에 물리적인 마찰을 가함이 없이 반도체 기판(250)들을 정렬시킬 수 있다. 따라서, 종래 롤러의 마찰을 이용한 얼라이너에서 발생되던 입자 또는 스크래치 발생이 억제되어 수율이 증대된다. 또한, 카세트(240) 내의 반도체 기판(250)을 한번에 이송하고, 두 얼라이너(210, 220)에서 동시에 정렬시킴으로써, 종래와 유사한 작업 처리 속도를 가질 수 있어 경제적이다.As such, when the semiconductor substrate aligner system 200 according to the present invention is used, the semiconductor substrates 250 may be aligned without applying physical friction to the semiconductor substrates 250. Therefore, the occurrence of particles or scratches generated in the aligner using the friction of the conventional roller is suppressed and the yield is increased. In addition, by transferring the semiconductor substrate 250 in the cassette 240 at once and aligning the two aligner (210, 220) at the same time, it is economical because it can have a similar work processing speed.

본 고안의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 고안은 상기 실시예들에 한정되지 않으며, 본 고안의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.The foregoing description of specific embodiments of the present invention has been presented for purposes of illustration and description. The present invention is not limited to the above embodiments, and it is apparent that many modifications and variations are possible in the technical idea of the present invention, such as by combining the above embodiments by those skilled in the art. .

본 고안에 따른 반도체 기판 얼라이너 시스템(200)을 이용하면 반도체 기판(250)들에 물리적인 마찰을 가함이 없이 반도체 기판(250)들을 정렬시킬 수 있다. 따라서, 종래 롤러의 마찰을 이용한 얼라이너에서 발생되던 반도체 기판(250) 상의 입자, 스크래치 또는 소음 발생이 억제되어 수율이 증대된다.The semiconductor substrate aligner system 200 according to the present invention may align the semiconductor substrates 250 without applying physical friction to the semiconductor substrates 250. Therefore, generation of particles, scratches, or noise on the semiconductor substrate 250, which has been generated in the aligner using friction of the roller, is suppressed and the yield is increased.

또한, 카세트(240) 내의 반도체 기판(250)을 홀수 슬롯들과 짝수 슬롯들의 반도체 기판(250)들로 나누어서 한번에 이송하고, 두 얼라이너(210, 220)에서 동시에 정렬시킴으로써, 종래와 유사한 작업 처리 속도를 가질 수 있어 경제적이다.In addition, the semiconductor substrate 250 in the cassette 240 is divided into odd and even slots of the semiconductor substrates 250 and transferred at once, and aligned at the same time in the two aligners 210 and 220, thereby processing similar to the conventional process. It is economical because it can have speed.

Claims (5)

반도체 기판을 특정 방향으로 정렬시킬 수 있는 복수의 얼라이너 유닛들이 수직으로 이격되어 적층된 구조의 한 쌍의 얼라이너들; 및A pair of aligners having a structure in which a plurality of aligner units capable of aligning the semiconductor substrate in a specific direction are stacked vertically spaced apart; And 복수의 반도체 기판들을 슬롯들에 안착시킬 수 있는 카세트의 홀수 슬롯들과 상기 얼라이너들의 하나인 제 1 얼라이너의 사이에서 반도체 기판들을 탑재하여 이송할 수 있는 제 1 핑거 세트와, 상기 카세트의 짝수 슬롯들과 상기 얼라이너들의 다른 하나인 제 2 얼라이너의 사이에서 반도체 기판들을 탑재하여 이송할 수 있는 제 2 핑거 세트, 상기 제 1 핑거 세트 및 제 2 핑거 세트와 연결된 로봇 암 및 상기 로봇 암과 연결된 로봇 몸체를 포함하는 이송 유닛을 포함하는 것을 특징으로 하는 반도체 기판 얼라이너 시스템.A first finger set capable of mounting and transferring semiconductor substrates between odd slots of a cassette capable of seating a plurality of semiconductor substrates in slots and a first aligner which is one of the aligners, and an even slot of the cassette And a second finger set capable of mounting and transferring semiconductor substrates between the second aligner, which is another one of the aligners, a robot arm connected to the first finger set and the second finger set, and a robot connected to the robot arm. A semiconductor substrate aligner system comprising a transfer unit comprising a body. 제 1 항에 있어서,The method of claim 1, 상기 카세트의 상기 홀수 슬롯들과 상기 짝수 슬롯들에서 동시에 반도체 기판들을 이송할 수 있도록, 상기 제 1 핑거 세트의 핑거들과 상기 제 2 핑거 세트의 핑거들은 하나씩 교대로 수직으로 이격되어 있는 것을 특징으로 하는 반도체 기판 얼라이너 시스템.The fingers of the first finger set and the fingers of the second finger set are alternately vertically spaced one by one so as to be able to simultaneously transport semiconductor substrates in the odd and even slots of the cassette. Semiconductor substrate aligner system. 제 2 항에 있어서,The method of claim 2, 상기 이송 유닛의 로봇 암은 상기 제 1 핑거 세트와 상기 제 2 핑거 세트를수평으로 전개하거나 접을 수 있는 접이부를 포함하고 있는 것을 특징으로 하는 반도체 기판 얼라이너 시스템.And the robot arm of the transfer unit includes a fold portion capable of horizontally extending or folding the first and second finger sets. 제 3 항에 있어서,The method of claim 3, wherein 상기 얼라이너 유닛들 사이의 이격 거리, 상기 제 1 핑거 세트의 핑거들 사이의 이격 거리, 및 상기 제 2 핑거 세트의 핑거들 사이의 이격 거리는 상기 카세트의 슬롯들 사이의 이격 거리의 두 배로 동일하고, 상기 제 1 핑거 세트의 핑거들과 제 2 핑거 세트의 핑거들간의 교대 이격 거리는 상기 카세트의 슬롯들 사이의 이격 거리와 같은 것을 특징으로 하는 반도체 기판 얼라이너 시스템.The separation distance between the aligner units, the separation distance between the fingers of the first finger set, and the separation distance between the fingers of the second finger set are equal to twice the separation distance between the slots of the cassette and And an alternate separation distance between the fingers of the first finger set and the fingers of the second finger set is equal to the separation distance between the slots of the cassette. 제 1 항 내지 제 4 항의 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 시스템은 상기 카세트가 장착될 수 있는 복수의 카세트 스테이션을 더 포함하고 있는 것을 특징으로 하는 반도체 기판 얼라이너 시스템.The system further comprises a plurality of cassette stations into which the cassette can be mounted.
KR20-2004-0029642U 2004-10-20 2004-10-20 Aligner system of semiconductor substrate KR200372088Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2004-0029642U KR200372088Y1 (en) 2004-10-20 2004-10-20 Aligner system of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2004-0029642U KR200372088Y1 (en) 2004-10-20 2004-10-20 Aligner system of semiconductor substrate

Publications (1)

Publication Number Publication Date
KR200372088Y1 true KR200372088Y1 (en) 2005-01-14

Family

ID=49443882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2004-0029642U KR200372088Y1 (en) 2004-10-20 2004-10-20 Aligner system of semiconductor substrate

Country Status (1)

Country Link
KR (1) KR200372088Y1 (en)

Similar Documents

Publication Publication Date Title
TWI476855B (en) Substrate transferring apparatus and high speed substrate processing system using the same
KR100754245B1 (en) Robot for transferring wafer and semiconductor manufacturing equipment used the same
US20080138176A1 (en) Apparatus for manufacturing semiconductor device
US11367634B2 (en) Substrate treating apparatus with edge treating unit and substrate treating method
KR20070108004A (en) Substrate pedestal and substrate transfer equipment and substrate processing system and method using the same
JP2003258076A (en) Transport device
US20170106389A1 (en) Substrate processing apparatus and substrate processing method
JPH11288988A (en) Alignment high-speed processing mechanism
US20230374647A1 (en) Substrate processing apparatus and substrate processing method
WO2005057648A1 (en) Substrate treating apparatus
KR200372088Y1 (en) Aligner system of semiconductor substrate
KR20170074377A (en) Substrate processing system and substrate processing method
CN109804309B (en) Substrate loading in microlithography
JP2002076094A (en) Board carrying apparatus
KR20100135626A (en) Substrate transfering apparatus and substrate processing system having the same
JP2960181B2 (en) Processing equipment
CN110634781B (en) Conveying device and conveying method
JPH0484410A (en) Coating and exposure equipment
JPH0414237A (en) Semiconductor manufacturing equipment
JP2926703B2 (en) Substrate processing method and apparatus
JPH11288996A (en) Transfer device of processed work
JP2926213B2 (en) Substrate processing equipment
JP2926592B2 (en) Substrate processing equipment
JP2926214B2 (en) Apparatus and method for manufacturing substrate to be processed
JPH11343028A (en) Semiconductor wafer conveying robot

Legal Events

Date Code Title Description
REGI Registration of establishment
T201 Request for technology evaluation of utility model
T701 Written decision to grant on technology evaluation
FPAY Annual fee payment

Payment date: 20091216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee