KR200305310Y1 - Apparatus for AU3 switching in synchronous digital hierarchy - Google Patents

Apparatus for AU3 switching in synchronous digital hierarchy Download PDF

Info

Publication number
KR200305310Y1
KR200305310Y1 KR20-2002-0033313U KR20020033313U KR200305310Y1 KR 200305310 Y1 KR200305310 Y1 KR 200305310Y1 KR 20020033313 U KR20020033313 U KR 20020033313U KR 200305310 Y1 KR200305310 Y1 KR 200305310Y1
Authority
KR
South Korea
Prior art keywords
switching
output
signals
interface unit
unit
Prior art date
Application number
KR20-2002-0033313U
Other languages
Korean (ko)
Inventor
강창석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20-2002-0033313U priority Critical patent/KR200305310Y1/en
Application granted granted Critical
Publication of KR200305310Y1 publication Critical patent/KR200305310Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 고안은 동기식 디지털 계위의 AU3 스위칭 장치를 제공하기 위한 것으로, AU(Administrative Unit)3 신호를 입력받아 인터페이스하여 48개의 AU 신호를 내보내는 AU3 입력 인터페이스부와; 상기 AU3 입력 인터페이스부에서 출력되는 소정의 AU3 신호를 입력받아서 24x24 스위칭 수행에 의하여 소정의 AU3 신호를 출력하는 4개의 24x24 AU3 스위치 조합으로 구성되어, 48x48 스위칭을 수행하는 48x48 AU3 스위칭부와; 상기 48x48 AU3 스위칭부에서 출력되는 48개의 AU3 신호를 입력 받아 인터페이스하여 출력시키는 AU3 출력 인터페이스부를 포함하여 구성함으로써, AU3 입출력 신호를 블록킹 없이 48x48 단위로 스위칭하여 스위칭 단위수를 증가시킬 수 있게 되는 것이다.The present invention provides an AU3 switching device of a synchronous digital hierarchy, the AU3 input interface unit for receiving 48 AU signals by interfacing the AU (Administrative Unit) 3 input signal; A 48x48 AU3 switching unit configured to combine four 24x24 AU3 switches for receiving a predetermined AU3 signal output from the AU3 input interface unit and outputting a predetermined AU3 signal by performing 24x24 switching; By including the AU3 output interface to receive and interface the 48 AU3 signals output from the 48x48 AU3 switching unit to output, it is possible to increase the number of switching units by switching the AU3 input and output signals in 48x48 units without blocking.

Description

동기식 디지털 계위의 에이유3 스위칭 장치{Apparatus for AU3 switching in synchronous digital hierarchy}Apparatus for AU3 switching in synchronous digital hierarchy

본 고안은 동기식 디지털 계위(Synchronous Digital Hierarchy, SDH)의 AU(Administrative Unit, 관리단위, 이하 ‘AU’)3 스위칭 장치에 관한 것으로, 특히 AU3 입출력 신호를 블록킹(Blocking) 없이 48x48 단위로 스위칭하여 스위칭 단위수를 증가시키기에 적당하도록 한 동기식 디지털 계위의 AU3 스위칭 장치에 관한 것이다.The present invention relates to an AU (Administrative Unit, AU) (3) switching device of the Synchronous Digital Hierarchy (SDH), in particular by switching the AU3 input and output signals in 48x48 units without blocking (blocking) It relates to an AU3 switching device of synchronous digital hierarchy adapted to increase the number of units.

일반적으로 AU3은 87x9 바이트의 데이터와 포인터 3 바이트를 가진 SDH의 기본 데이터 포맷이다.In general, AU3 is the basic data format of SDH with 87x9 bytes of data and 3 bytes of pointers.

여기서 SDH는 광매체 상에서 동기식 데이터 전송을 하기 위한 표준 기술로서, SONET(Synchronous Optical Network, 동기식 광전송망)과 국제적으로 동등하다. 두 기술 모두 전통적인 PDH(Plesiochronous Digital Hierarchy) 장비에 비해 더 빠르면서도 비용은 적게드는 네트워크 접속방법이다.Here, SDH is a standard technology for synchronous data transmission on optical media, and is internationally equivalent to SONET (Synchronous Optical Network). Both technologies are faster and less expensive to access networks than traditional PDH (Plesiochronous Digital Hierarchy) devices.

이러한 SDH는 다음에 계속되는 STM(Synchronous Transfer Mode, 동기 전송 모드) 시리즈와 속도를 사용한다.These SDHs use the STM (Synchronous Transfer Mode) series and speeds that follow.

즉, 155 Mbps 속도의 STM-1(Synchronous Transport Module level 1, 동기 트랜스포트 모듈 1), 622 Mbps 속도의 STM-4, 2.5 Gbps 속도의 STM-16, 그리고 10 Gbps 속도의 STM-64 등이 그것이다.These include STM-1 (Synchronous Transport Module level 1) at 155 Mbps, STM-4 at 622 Mbps, STM-16 at 2.5 Gbps, and STM-64 at 10 Gbps. will be.

도 1은 종래 동기식 디지털 계위의 AU3 스위칭 장치의 블록구성도이다.1 is a block diagram of a conventional AU3 switching device of a synchronous digital hierarchy.

여기서 참조번호 1은 51.840MHz의 주파수를 갖는 24개의 AU3 신호를 24x24 단위로 스위칭하여 출력시키는 24x24 AU3 스위칭부이다.Here, reference numeral 1 denotes a 24x24 AU3 switching unit for switching and outputting 24 AU3 signals having a frequency of 51.840MHz in units of 24x24.

그래서 도 1에서와 같이, 24x24 AU3 스위칭부(1)에 24개의 AU3 신호가 TD(Transmit Data, 이하 ‘TD’)1 ~ TD24로 입력 신호가 된다.Thus, as shown in FIG. 1, 24 AU3 signals are input to TD (Transmit Data, hereinafter 'TD') 1 to TD24 in the 24x24 AU3 switching unit 1.

그러면 24개의 AU3 신호인 TD1 내지 TD24의 신호는 24x24 AU3 스위칭부(1)에서 임의의 루트(Root)로 스위칭되어 RD(Receive Data, 이하 ‘RD’)1 ~ RD24의 출력 신호가 된다.Then, the signals of the 24 AU3 signals TD1 to TD24 are switched to an arbitrary root in the 24x24 AU3 switching unit 1 to become output signals of RD (Receive Data, hereinafter 'RD') 1 to RD24.

여기서 TD1 ~ TD24는 51.840MHz의 주파수를 갖는 AU3 신호로써, 24x24 AU3 스위칭부(1)에 대한 입력 신호이다.Here, TD1 to TD24 are AU3 signals having a frequency of 51.840 MHz, which are input signals to the 24x24 AU3 switching unit 1.

또한 RD1 ~ RD24는 51.840MHz의 주파수를 갖는 AU3 신호로써, 24x24 AU3 스위칭부(1)에 대한 출력 신호이다.In addition, RD1 to RD24 are AU3 signals having a frequency of 51.840 MHz, which are output signals to the 24x24 AU3 switching unit 1.

그래서 51.840MHz의 주파수를 갖는 24개의 AU3 신호가 24x24 AU3 스위칭부(1)에 인가되면, 임의의 루트에 따라 STS-1(Synchronous Transport Signal - level 1) 신호가 블록킹 없이 스위칭된다.Thus, if 24 AU3 signals having a frequency of 51.840 MHz are applied to the 24x24 AU3 switching unit 1, the STS-1 (Synchronous Transport Signal-level 1) signal is switched without blocking according to an arbitrary route.

그러나 이러한 종래의 기술은 24x24 단위로만 스위칭되기 때문에 스위칭되는 신호의 단위수가 제한되어 있어 스위칭 단위수를 증가시킬 수 없는 문제점이 있었다.However, this conventional technology has a problem in that the number of switching units is limited because the number of switching signals is limited because the switching is performed only by 24 × 24 units.

이에 본 고안은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 고안의 목적은 AU3 입출력 신호를 블록킹 없이 48x48 단위로 스위칭하여 스위칭 단위수를 증가시킬 수 있는 동기식 디지털 계위의 AU3 스위칭 장치를 제공하는 데 있다.Accordingly, the present invention is proposed to solve the above-mentioned conventional problems, and an object of the present invention is to switch the AU3 input / output signal to 48x48 units without blocking, thereby increasing the number of switching units. To provide.

상기와 같은 목적을 달성하기 위하여 본 고안의 일실시예에 의한 동기식 디지털 계위의 AU3 스위칭 장치는,In order to achieve the above object, the AU3 switching device of the synchronous digital hierarchy according to an embodiment of the present invention,

AU3 신호를 입력받아 인터페이스하여 48개의 AU 신호를 내보내는 AU3 입력 인터페이스부와; 상기 AU3 입력 인터페이스부에서 출력되는 소정의 AU3 신호를 입력받아서 24x24 스위칭 수행에 의하여 소정의 AU3 신호를 출력하는 4개의 24x24 AU3 스위치 조합으로 구성되어, 48x48 스위칭을 수행하는 48x48 AU3 스위칭부와; 상기 48x48 AU3 스위칭부에서 출력되는 48개의 AU3 신호를 입력 받아 인터페이스하여 출력시키는 AU3 출력 인터페이스부를 포함하여 구성된 것을 특징으로 한다.An AU3 input interface unit for receiving and interfacing with the AU3 signals and outputting 48 AU signals; A 48x48 AU3 switching unit configured to combine four 24x24 AU3 switches for receiving a predetermined AU3 signal output from the AU3 input interface unit and outputting a predetermined AU3 signal by performing 24x24 switching; And an AU3 output interface unit configured to receive and interface 48 AU3 signals output from the 48x48 AU3 switching unit.

도 1은 종래 동기식 디지털 계위의 AU3 스위칭 장치의 블록구성도이고,1 is a block diagram of a conventional AU3 switching device of synchronous digital hierarchy,

도 2는 본 고안에 의한 동기식 디지털 계위의 AU3 스위칭 장치의 블록구성도이다.2 is a block diagram of an AU3 switching device of a synchronous digital hierarchy according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 24x24 AU3 스위칭부 10 : AU3 입력 인터페이스부1: 24x24 AU3 switching unit 10: AU3 input interface unit

20 : 48x48 AU3 스위칭부 21 : 제 1 24x24 AU3 스위치20: 48x48 AU3 switch 21: the first 24x24 AU3 switch

22 : 제 2 24x24 AU3 스위치 23 : 제 3 24x24 AU3 스위치22: second 24x24 AU3 switch 23: third 24x24 AU3 switch

24 : 제 4 24x24 AU3 스위치 30 : AU3 출력 인터페이스부24: 4th 24x24 AU3 switch 30: AU3 output interface unit

이하, 상기와 같이 구성된 본 고안, 동기식 디지털 계위의 AU3 스위칭 장치의 기술적 사상에 따른 일실시예를 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention, the technical idea of the AU3 switching device of the synchronous digital hierarchy configured as described above will be described in detail with reference to the accompanying drawings.

도 2는 본 고안에 의한 동기식 디지털 계위의 AU3 스위칭 장치의 블록구성도이다.2 is a block diagram of an AU3 switching device of a synchronous digital hierarchy according to the present invention.

이에 도시된 바와 같이, AU3 신호를 입력받아 인터페이스하여 48개의 AU 신호(TD1 ~ TD48)를 내보내는 AU3 입력 인터페이스부(10)와; 상기 AU3 입력 인터페이스부(10)에서 출력되는 소정의 AU3 신호를 입력받아서 24x24 스위칭 수행에 의하여 소정의 AU3 신호를 출력하는 4개의 24x24 AU3 스위치 조합으로 구성되어, 48x48 스위칭을 수행하는 48x48 AU3 스위칭부(20)와; 상기 48x48 AU3 스위칭부(20)에서 출력되는 48개의 AU3 신호(RD1 ~ RD48)를 받아 인터페이스하여 출력시키는 AU3 출력 인터페이스부(30)를 포함하여 구성된다.As shown in the figure, an AU3 input interface unit 10 for receiving and interfacing the AU3 signal to output 48 AU signals TD1 to TD48; 48x48 AU3 switching unit which is composed of four 24x24 AU3 switch combinations for receiving a predetermined AU3 signal output from the AU3 input interface unit 10 and outputting a predetermined AU3 signal by performing 24x24 switching. 20); The AU3 output interface unit 30 receives the 48 AU3 signals RD1 to RD48 output from the 48x48 AU3 switching unit 20 to interface and output the same.

상기에서 48x48 AU3 스위칭부(20)는, 상기 AU3 입력 인터페이스부(10)의 신호 중 첫 번째 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부(30)의 첫 번째 24개의 출력단으로 내보내는 제 1 24x24 AU3 스위치(21)와; 상기 AU3 입력 인터페이스부(10)의 신호 중 첫 번째 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부(30)의 나머지 24개의 출력단으로 내보내는 제 2 24x24 AU3 스위치(22)와; 상기 AU3 입력 인터페이스부(10)의 신호 중 나머지 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부(30)의 첫 번째 24개의 출력단으로 내보내는 제 3 24x24 AU3 스위치(23)와; 상기 AU3 입력 인터페이스부(10)의 신호 중 나머지 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부(30)의 나머지 24개의 출력단으로 내보내는 제 4 24x24 AU3 스위치(24)를 포함하여 구성된다.The 48x48 AU3 switching unit 20 receives the first 24 AU3 signals among the signals of the AU3 input interface unit 10 to perform 24x24 switching to perform the first 24 output stages of the AU3 output interface unit 30. A first 24x24 AU3 switch 21 to be exported to the front; A second 24x24 AU3 switch 22 which receives the first 24 AU3 signals from the signals of the AU3 input interface unit 10 and performs 24x24 switching to output the remaining 24 output terminals of the AU3 output interface unit 30; A third 24x24 AU3 switch 23 receiving 24 remaining AU3 signals among the signals of the AU3 input interface unit 10 and performing 24x24 switching to output the first 24 output terminals of the AU3 output interface unit 30; Including the fourth 24x24 AU3 switch 24 which receives the remaining 24 AU3 signals of the signal of the AU3 input interface unit 10 and performs 24x24 switching to the remaining 24 output terminals of the AU3 output interface unit 30 It is composed.

이와 같이 구성된 본 고안에 의한 동기식 디지털 계위의 AU3 스위칭 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The operation of the AU3 switching device of the synchronous digital hierarchy according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저 본 고안은 AU3 입출력 신호를 블록킹 없이 48x48 단위로 스위칭하여 스위칭 단위수를 증가시키고자 한 것이다.First, the present invention intends to increase the number of switching units by switching the AU3 input / output signal in 48x48 units without blocking.

그래서 AU3 입력 인터페이스부(10)는 AU3 신호가 인가되는 입력 인터페이스 회로로써, 48개의 AU3 신호 경로로 구성된다. 이러한 AU3 입력 인터페이스부(10)에 의해 입력된 AU3 신호는 인터페이스되어 48개의 AU 신호인 TD1 ~ TD48로 나와 48x48 AU3 스위칭부(20)에 인가된다.Thus, the AU3 input interface unit 10 is an input interface circuit to which the AU3 signal is applied, and is composed of 48 AU3 signal paths. The AU3 signal input by the AU3 input interface unit 10 is interfaced to the 48 AU signals TD1 to TD48 and applied to the 48x48 AU3 switching unit 20.

48x48 AU3 스위칭부(20)는 AU3 입력 인터페이스부(10)에서 출력된 48개의 AU3 신호를 입력받아 24x24 스위칭의 조합으로 48x48 스위칭을 수행하여 48개의 신호가 AU3 출력 인터페이스부(30)에 인가되도록 한다.The 48x48 AU3 switching unit 20 receives 48 AU3 signals output from the AU3 input interface unit 10 to perform 48x48 switching using a combination of 24x24 switching so that 48 signals are applied to the AU3 output interface unit 30. .

이러한 48x48 AU3 스위칭부(20)는 제 1 내지 제 4 24x24 AU3 스위치(21 ~ 24)로 이루어진다.The 48x48 AU3 switching unit 20 includes first to fourth 24x24 AU3 switches 21 to 24.

그래서 제 1 24x24 AU3 스위치(21)는 AU3 입력 인터페이스부(10)의 신호 중 첫 번째 24개의 AU3 신호인 TD1 ~ TD24에서의 AU3 신호를 입력받아 24x24 스위칭을 수행한다. 그리고 AU3 출력 인터페이스부(30)의 첫 번째 24개의 출력단인 RD1 ~ RD24로 AU3 신호를 내보낸다.Thus, the first 24x24 AU3 switch 21 receives the AU3 signals from the first 24 AU3 signals TD1 to TD24 among the signals of the AU3 input interface unit 10 and performs 24x24 switching. The AU3 signal is output to the first 24 output terminals RD1 to RD24 of the AU3 output interface unit 30.

그리고 제 2 24x24 AU3 스위치(22)는 AU3 입력 인터페이스부(10)의 신호 중 첫 번째 24개의 AU3 신호인 TD1 ~ TD24에서의 AU3 신호를 입력받아 24x24 스위칭을 수행한다. 그런 다음 AU3 출력 인터페이스부(30)의 나머지 24개의 출력단인 RD25 ~ RD48로 AU3 신호를 내보낸다.The second 24x24 AU3 switch 22 receives the AU3 signals from the first 24 AU3 signals TD1 to TD24 among the signals of the AU3 input interface unit 10 and performs 24x24 switching. Then, the AU3 output interface unit 30 sends the AU3 signal to the remaining 24 output terminals RD25 to RD48.

제 3 24x24 AU3 스위치(23)는 AU3 입력 인터페이스부(10)의 신호 중 나머지 24개의 AU3 신호인 TD25 ~ TD48에서의 AU3 신호를 입력받아 24x24 스위칭을 수행한다. 그리고 AU3 출력 인터페이스부(30)의 첫 번째 24개의 출력단인 RD1 ~ RD24로 AU3 신호를 내보낸다.The third 24x24 AU3 switch 23 receives the AU3 signals from the remaining 24 AU3 signals TD25 to TD48 among the signals of the AU3 input interface unit 10 to perform 24x24 switching. The AU3 signal is output to the first 24 output terminals RD1 to RD24 of the AU3 output interface unit 30.

제 4 24x24 AU3 스위치(24)는 AU3 입력 인터페이스부(10)의 신호 중 나머지 24개의 AU3 신호인 TD25 ~ TD48에서의 AU3 신호를 입력받아 24x24 스위칭을 수행한다. 그리고 AU3 출력 인터페이스부(30)의 나머지 24개의 출력단인 RD25 ~ RD48로 AU3 신호를 내보낸다.The fourth 24x24 AU3 switch 24 receives the AU3 signals from the remaining 24 AU3 signals TD25 to TD48 among the signals of the AU3 input interface unit 10 to perform 24x24 switching. Then, the AU3 output interface unit 30 sends the AU3 signal to the remaining 24 output terminals RD25 to RD48.

또한 AU3 출력 인터페이스부(30)는 AU3 신호가 나오는 출력 인터페이스 회로로써, 48개의 AU3 신호로 이루어진다. 이러한 AU3 출력 인터페이스부(30)에 의해 48x48 AU3 스위칭부(20)에서 출력되는 48개의 AU3 신호(RD1 ~ RD48)는 출력되게 된다.In addition, the AU3 output interface unit 30 is an output interface circuit for outputting the AU3 signal, and is composed of 48 AU3 signals. 48 AU3 signals RD1 to RD48 output from the 48x48 AU3 switching unit 20 are output by the AU3 output interface unit 30.

이러한 본 발명의 동작을 좀더 상세히 설명하면 다음과 같다.Referring to the operation of the present invention in more detail as follows.

먼저 51.840MHz의 주파수를 갖는 48개의 AU3 신호가 AU3 입력 인터페이스부(10)에 인가된다.First, 48 AU3 signals having a frequency of 51.840 MHz are applied to the AU3 input interface unit 10.

그러면 AU3 입력 인터페이스부(10)의 48개의 AU3 신호는 제 1 내지 제 4 24x24 AU3 스위치(21 ~ 24)가 조합된 48x48 AU3 스위칭부(20)에 입력된다.Then, 48 AU3 signals of the AU3 input interface unit 10 are input to the 48x48 AU3 switching unit 20 in which the first to fourth 24x24 AU3 switches 21 to 24 are combined.

이때 TD1 ~ TD48 신호 중 임의의 AU3 신호가 입력되면 4개의 회로가 조합으로 된 48x48 AU3 스위칭부(20)의 48x48 매트릭스를 통해 블록킹 없이 스위칭되어 임의의 출력 경로인 RD1 ~ RD48 중 하나의 경로로 선택되어 접속된다.At this time, if any AU3 signal among the TD1 to TD48 signals is input, four circuits are switched without blocking through the 48x48 matrix of the 48x48 AU3 switching unit 20, which is a combination, and selected as one of the arbitrary output paths, RD1 to RD48. Is connected.

48x48 AU3 스위칭부(20)를 통해 선택된 51.840MHz의 주파수를 갖는 AU3 신호가 AU3 출력 인터페이스부(30)를 통해 인터페이스된다.The AU3 signal having a frequency of 51.840 MHz selected by the 48x48 AU3 switching unit 20 is interfaced through the AU3 output interface unit 30.

따라서 48개의 임의의 AU3 신호가 블록킹 없이 스위칭되어 임의의 출력 경로로 전송된다.Thus, 48 arbitrary AU3 signals are switched without blocking and sent to any output path.

이처럼 본 고안은 AU3 입출력 신호를 블록킹 없이 48x48 단위로 스위칭하여 스위칭 단위수를 증가시키게 되는 것이다.As such, the present invention increases the number of switching units by switching the AU3 input / output signals in 48x48 units without blocking.

이상에서 본 고안의 바람직한 실시예를 설명하였으나, 본 고안은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 고안은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 고안의 범위를 한정하는 것이 아니다.While the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Therefore, the above description does not limit the scope of the present invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 고안에 의한 동기식 디지털 계위의 AU3 스위칭 장치는 종래의 24x24 스위칭 회로를 이용하여 4개의 조합으로 48x48 AU3 신호를 블록킹 없이 스위칭하면서 신호의 스위칭 단위수를 증가시킬 수 있는 효과가 있게 된다.As described above, the AU3 switching device of the synchronous digital hierarchy according to the present invention has an effect of increasing the number of switching units of the signal while switching the 48x48 AU3 signal without blocking in four combinations using a conventional 24x24 switching circuit. Will be.

Claims (2)

(정정)AU(Administrative Unit)3 신호를 입력받아 인터페이스하여 48개의 AU 신호를 내보내는 AU3 입력 인터페이스부와;An AU3 input interface unit for receiving (AUTO) AU (Administrative Unit) 3 signals and interfacing to output 48 AU signals; 상기 AU3 입력 인터페이스부에서 출력되는 소정의 AU3 신호를 입력받아서 24x24 스위칭 수행에 의하여 소정의 AU3 신호를 출력하는 4개의 24x24 AU3 스위치 조합으로 구성되어, 48x48 스위칭을 수행하는 48x48 AU3 스위칭부와;A 48x48 AU3 switching unit configured to combine four 24x24 AU3 switches for receiving a predetermined AU3 signal output from the AU3 input interface unit and outputting a predetermined AU3 signal by performing 24x24 switching; 상기 48x48 AU3 스위칭부에서 출력되는 48개의 AU3 신호를 입력 받아 인터페이스하여 출력시키는 AU3 출력 인터페이스부를 포함하여 구성된 것을 특징으로 하는 동기식 디지털 계위의 AU3 스위칭 장치.And an AU3 output interface unit configured to receive and interface 48 AU3 signals output from the 48x48 AU3 switching unit. (정정)제 1 항에 있어서, 상기 48x48 AU3 스위칭부는,The method of claim 1, wherein the 48x48 AU3 switching unit, 상기 AU3 입력 인터페이스부의 신호 중 첫 번째 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부의 첫 번째 24개의 출력단으로 내보내는 제 1 24x24 AU3 스위치와;A first 24x24 AU3 switch that receives the first 24 AU3 signals from the AU3 input interface unit and performs 24x24 switching to output the first 24 AU3 signals to the first 24 output terminals of the AU3 output interface unit; 상기 AU3 입력 인터페이스부의 신호 중 첫 번째 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부의 나머지 24개의 출력단으로 내보내는 제 2 24x24 AU3 스위치와;A second 24x24 AU3 switch which receives the first 24 AU3 signals among the signals of the AU3 input interface unit and performs 24x24 switching to output the remaining 24 output terminals of the AU3 output interface unit; 상기 AU3 입력 인터페이스부의 신호 중 나머지 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부의 첫 번째 24개의 출력단으로 내보내는 제 3 24x24 AU3 스위치와;A third 24x24 AU3 switch configured to receive the remaining 24 AU3 signals among the signals of the AU3 input interface unit and perform 24x24 switching to output the first 24 output terminals of the AU3 output interface unit; 상기 AU3 입력 인터페이스부의 신호 중 나머지 24개의 AU3 신호를 입력받아 24x24 스위칭을 수행하여 상기 AU3 출력 인터페이스부의 나머지 24개의 출력단으로 내보내는 제 4 24x24 AU3 스위치를 포함하여 구성된 것을 특징으로 하는 동기식 디지털 계위의 AU3 스위칭 장치.AU3 switching of the synchronous digital hierarchy, comprising a fourth 24x24 AU3 switch which receives the remaining 24 AU3 signals from the AU3 input interface unit and performs 24x24 switching to output the remaining 24 output terminals of the AU3 output interface unit. Device.
KR20-2002-0033313U 2002-11-07 2002-11-07 Apparatus for AU3 switching in synchronous digital hierarchy KR200305310Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2002-0033313U KR200305310Y1 (en) 2002-11-07 2002-11-07 Apparatus for AU3 switching in synchronous digital hierarchy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2002-0033313U KR200305310Y1 (en) 2002-11-07 2002-11-07 Apparatus for AU3 switching in synchronous digital hierarchy

Publications (1)

Publication Number Publication Date
KR200305310Y1 true KR200305310Y1 (en) 2003-02-27

Family

ID=49401553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2002-0033313U KR200305310Y1 (en) 2002-11-07 2002-11-07 Apparatus for AU3 switching in synchronous digital hierarchy

Country Status (1)

Country Link
KR (1) KR200305310Y1 (en)

Similar Documents

Publication Publication Date Title
US7106968B2 (en) Combined SONET/SDH and OTN architecture
CA2521514C (en) Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform
US20050180410A1 (en) Distributed switch architecture including a growth input/output bus structure
US6493847B1 (en) Sonet B2 parity byte calculation method and apparatus
US6684350B1 (en) Repetitive pattern testing circuit for AC-coupled systems
US7711007B2 (en) Method and apparatus for synchronous switching of optical transport network signals
JP3974855B2 (en) Data transmission device
KR200305310Y1 (en) Apparatus for AU3 switching in synchronous digital hierarchy
US7145922B2 (en) Composite add/drop multiplexor with crisscross loop back
US7161965B2 (en) Add/drop multiplexor with aggregate serializer/deserializers
EP1596612A1 (en) Network element with multistage lower order switching matrix
US7110424B2 (en) Bi-directional serializer/deserializer with discretionary loop-back
EP2498446B1 (en) Method and apparatus compatible with 10ge lan port and wan port
CN1667985B (en) SDH/SONET non-loading plug-in method and apparatus
US7542484B2 (en) Managing payload specific latencies in a cross-connect system
US5574719A (en) Transmission system
JP5233569B2 (en) Cross-connect method and cross-connect device
KR100464499B1 (en) Apparatus for data communication channel in optical transmission equipment
KR100332414B1 (en) Apparatus for virtual container mapper in synchronous digital hierarchy
KR20040005276A (en) Ethernet over SDH having GigaBit Ethernet Layer 2 switch
US7978736B2 (en) Efficient provisioning of a VT/TU cross-connect
WO2002099590A2 (en) Column-based reconfigurable switching matrix
Edman et al. SDH 10 Gb/s regenerator framer in 0.6/spl mu/m CMOS
KR100376319B1 (en) Apparatus for scrambling for 4 channel STM-1 and 1 channel STM-4
KR100223366B1 (en) Apparatus for selecting communication channel in data communication system

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110117

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee