KR20030097028A - Hybrid printed curcuit board for memory module - Google Patents
Hybrid printed curcuit board for memory module Download PDFInfo
- Publication number
- KR20030097028A KR20030097028A KR1020020034155A KR20020034155A KR20030097028A KR 20030097028 A KR20030097028 A KR 20030097028A KR 1020020034155 A KR1020020034155 A KR 1020020034155A KR 20020034155 A KR20020034155 A KR 20020034155A KR 20030097028 A KR20030097028 A KR 20030097028A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- printed circuit
- circuit board
- insulating layer
- stacked
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 메모리 모듈용 혼성 인쇄회로기판에 관한 것으로, 좀 더 상세하게는 내부신호층과 같은 특성제어에 관계되는 부분에는 저유전율을 갖는 절연층 자재를 사용하여 적층하고, 그 나머지 부분에는 저가의 일반 FR4 절연층을 사용하여 적층함으로써 요구되는 고주파의 전기전자특성을 만족시킬 수 있는 메모리 모듈용 혼성 인쇄회로기판에 관한 것이다.The present invention relates to a hybrid printed circuit board for a memory module, and more particularly, to a portion related to characteristic control, such as an internal signal layer, is laminated using an insulating layer material having a low dielectric constant, and the remaining portion is inexpensive. The present invention relates to a hybrid printed circuit board for a memory module capable of satisfying high frequency electrical and electronic characteristics required by lamination using a general FR4 insulating layer.
컴퓨터 및 전자기기의 신호처리의 고속화(high speed signal)에 따른 IC 모듈 인쇄회로기판의 절연층 자재에 있어서도 전기전자적인 특성이 차별적으로 요구되어 낮은 유전율(Dk) 및 낮은 유전손실율(Df)의 특성이 요구된다. 특히, RIMM(Rambus Inline Memory Module), DDR(Double Data Rate)Ⅱ모듈 및 차세대 메모리 모듈용 인쇄회로기판의 경우 동작주파수가 800∼1GHz 이상으로 고주파가 사용되어 4.0 이하의 저유전율을 갖는 절연층 자재 사용이 검토되고 있다.Insulation layer material of IC module printed circuit board according to the high speed signal of computer and electronic equipment is required for the electric and electronic characteristics differently so that low dielectric constant (D k ) and low dielectric loss rate (D f ) Characteristics are required. In particular, the printed circuit board for Rambus Inline Memory Module (RIMM), Double Data Rate (DDR) II module and next-generation memory module has high dielectric constant of 800 ~ 1GHz or more and has low dielectric constant of 4.0 or less. Use is being considered.
따라서, 종래에는 전술한 바와 같은 고주파의 전기전자특성 요구를 만족시키기 위하여 비교적 고유전율(Dk=4.7)을 갖는 일반적인 FR4 절연층 자재 대신에 PTFE(테플론)계, PPE(polyphenylene ether)계 또는 시아네이트 에스테르계와 같은 저유전율의 절연층 자재들을 주로 사용하였다.Therefore, in order to satisfy the high frequency electrical and electronic properties as described above, instead of the general FR4 insulating layer material having a relatively high dielectric constant (D k = 4.7), PTFE (teflon), PPE (polyphenylene ether) or cyan Low dielectric constant insulation layer materials such as nate esters were mainly used.
특히, 최근 들어 PTFE 이외에 저유전율 절연층 자재로 각광을 받고 있는 PPE(Dk=3.6)를 사용한 인쇄회로기판의 제조방법이 널리 이용되고 있다. 도 1a∼1c는 종래기술에 따라 폴리페닐렌 에테르(PPE)를 사용한 RIMM 및 ICM(IC module)용 인쇄회로기판의 단면도를 나타낸 도면이다.In particular, in recent years, a method of manufacturing a printed circuit board using PPE (D k = 3.6), which has been spotlighted as a low dielectric constant insulating material in addition to PTFE, has been widely used. 1A to 1C are cross-sectional views of a printed circuit board for RIMM and ICM (IC module) using polyphenylene ether (PPE) according to the prior art.
도 1a에는 PPE 절연층(2)만을 사용하여 최상층(TOP; 1), 접지층(GND; 3, 6, 8), 내부신호층(INT; 4, 7), 전원층(VDD; 5) 및 최하층(BOT; 9)를 포함하는 8층으로 적층되어 이루어진 RIMM용 인쇄회로기판을 나타내었다.In FIG. 1A, only the PPE insulating layer 2 is used, the top layer TOP 1, the ground layers GND 3, 6, and 8, the internal signal layers INT 4 and 7, and the power supply layer VDD 5. A printed circuit board for a RIMM is shown, which is stacked in eight layers including a lowermost layer (BOT) 9.
또한, 도 1b 및 도 1c에는 PPE 절연층(2)만을 사용하여 각각 최상층(TOP; 1), 접지층(GND; 3), 전원층(VDD; 5) 및 최하층(BOT; 9)의 4층으로 적층되어 이루어진 ICM용 인쇄회로기판; 및 최상층(TOP; 1), 접지층(GND; 3), 내부신호층(INT; 4) 및 최하층(BOT; 9)의 4층으로 적층되어 이루어진 ICM용 인쇄회로기판을 나타내었다.1B and 1C, only the PPE insulating layer 2 is used, and the four layers of the top layer (TOP) 1, the ground layer (GND; 3), the power supply layer (VDD; 5), and the bottom layer (BOT) 9 are respectively. Printed circuit board for ICM made of a stack; And a printed circuit board for an ICM formed of four layers, a top layer (TOP) 1, a ground layer (GND) 3, an internal signal layer (INT) 4, and a bottom layer (BOT) 9.
한편, 상기 PPE는 동작주파수가 800∼1GHz 이상인 경우에 요구되는 고주파 전기전자특성을 만족시킬 수는 있으나, 제조단가가 매우 높고, 인쇄회로기판을 제조하는데 있어서 다음과 같은 문제점이 발생되는 단점이 있다.On the other hand, the PPE can satisfy the high frequency electrical and electronic characteristics required when the operating frequency is 800 ~ 1GHz or more, but the manufacturing cost is very high, there is a disadvantage that the following problems occur in manufacturing a printed circuit board. .
우선, 상기 PPE는 수지의 팽창계수가 크기 때문에 일반적으로 스케일링 인자(scaling factor)가 일반 FR4와 비교하면 상대적으로 크며, 경화수축이 크고 치수변화가 크기 때문에 휨을 발생하기 쉬울 뿐만 아니라, 통상의 FR4와 비교하면드릴 마모량이 많고, 드릴가공에 의한 스미어(smear)의 발생은 작지만 스미어 발생시 디스미어(desmear)성은 좋지 않은 단점이 있다. 또한, 동일한 디스미어 조건의 에폭시수지에 비하여 약품에 의한 수지의 녹는량은 약 1/4∼1/10정도에 불과하며, FR4(5×10-5cm/cm℃) 등에 비하여 Z축 방향, 즉 두께 방향의 팽창계수가 크기 때문에(예를 들어, TLC-W-598의 경우 9×10-5cm/cm℃임), 관통홀(through hole)의 신뢰성을 저하시킬 가능성이 있다. 아울러, 일부 솔더 레지스트, 예를 들어 태양잉크제조사의 PSR4000 시리즈(series)를 사용하면 HSAL(Hot Solder Air Leveling)후 솔더 레지스트의 용착불량을 발생시키는 경우가 있기 때문에 DSR2200 시리즈를 쓰는 것이 바람직하며, 상기 DSR2200 시리즈의 사용이 불가능한 경우에는 에칭 후 솔더 레지스트 도포 전에 150℃에서 5시간 정도 베이킹(baking)이 필요하며, 무전해 금도금시 PPE로부터의 용출성분에 의해 파라듐 성분이 활성화되지 못하고 침적되어 Ni/Au도금이 원활하지 못할 뿐만 아니라, 수지특성상 동박 접착력이 일반적인 FR4 보다 낮은 단점이 있다.First, since the PPE has a large expansion coefficient of the resin, the scaling factor is generally larger than that of the general FR4, and it is easy to cause warpage due to large curing shrinkage and large dimensional change. In comparison, the amount of wear of the drill is large and the generation of smear due to the drilling is small, but the desmear property is not good when the smear occurs. In addition, compared to epoxy resins under the same desmear condition, the melting amount of the resin by the chemical is only about 1/4 to 1/10, and the Z axis direction, compared to FR4 (5 × 10 -5 cm / cm ° C), etc. That is, since the expansion coefficient in the thickness direction is large (for example, 9 × 10 −5 cm / cm ° C. in the case of TLC-W-598), there is a possibility that the reliability of the through hole may be lowered. In addition, some solder resists, such as the PSR4000 series of solar ink manufacturers, may cause poor deposition of the solder resist after HSAL (Hot Solder Air Leveling). Therefore, it is preferable to use the DSR2200 series. If the use of the DSR2200 series is impossible, baking is required at 150 ° C for 5 hours before the application of solder resist after etching. Not only Au plating is not smooth, there is a disadvantage that the copper foil adhesive strength than the general FR4 due to the resin properties.
전술한 바와 같이, 이러한 저유전율의 절연층 자재를 사용하여 적층하는 경우에는 일반적으로 사용되는 FR4 대비 약 3∼5배 가량의 높은 비용이 더욱 요구될 뿐만 아니라, 인쇄회로기판을 제조하는데 있어서 여러가지 문제점이 발생되는 단점이 있다.As described above, in the case of lamination using such a low dielectric constant insulating material, the cost is about three to five times higher than that of commonly used FR4, and various problems in manufacturing a printed circuit board are required. This has the disadvantage of being generated.
따라서, 이러한 일반 FR4 대비 전기적인 특성의 차이로 인하여 향후 고주파 대역에서 사용되는 기기용 인쇄회로기판의 경우 전기전자적인 특성을 충족시킬 수있는 절연층 자재의 사용이 필수적으로 요구되고 있는 실정이다.Therefore, due to the difference in electrical characteristics compared to the general FR4, the use of an insulating layer material that can meet the electrical and electronic characteristics in the case of the printed circuit board for the device used in the high frequency band is required.
이에 본 발명에서는 전술한 바와 같은 문제점을 해결하기 위하여 다양한 연구를 거듭한 결과, 내부신호층과 같은 특성제어에 관계되는 부분에는 저유전율을 갖는 절연층 자재를 사용하여 적층하고, 그 나머지 부분에는 저가의 일반 FR4를 사용하여 적층함으로써 저렴한 비용으로 요구되는 고주파의 전기전자특성을 만족시킬 수 있을 뿐만 아니라, 저유전율을 갖는 절연층 자재를 단독으로 사용하여 적층된 인쇄회로기판의 문제점을 개선할 수 있음을 발견하였으며, 본 발명은 이에 기초하여 완성되었다.Accordingly, in the present invention, various studies have been conducted to solve the problems described above. As a result, an insulating layer material having a low dielectric constant is used for the parts related to the characteristic control such as the internal signal layer, and the remaining parts are inexpensive. It is possible to satisfy the high frequency electrical and electronic characteristics required at low cost by laminating using general FR4, and to improve the problem of laminated printed circuit board by using insulating material having low dielectric constant alone. The present invention was completed based on this.
따라서, 본 발명의 목적은 저렴한 비용으로 요구되는 고주파의 전기전자특성을 만족시킬 수 있는 메모리 모듈용 혼성 인쇄회로기판을 제공하는데 있다.Accordingly, an object of the present invention is to provide a hybrid printed circuit board for a memory module capable of satisfying the high frequency electrical and electronic characteristics required at low cost.
본 발명의 다른 목적은 저유전율을 갖는 절연층 자재 적용시의 문제점을 개선할 수 있는 메모리 모듈용 혼성 인쇄회로기판을 제공하는데 있다.Another object of the present invention is to provide a hybrid printed circuit board for a memory module which can improve the problems in applying an insulating layer material having a low dielectric constant.
상기 목적 및 다른 목적을 달성하기 위한 본 발명의 메모리 모듈용 혼성 인쇄회로기판은 신호입출력에 관계되는 신호선에 대응되는 회로패턴이 형성된 구리층의 상단, 하단 또는 상·하단에 4.0 이하의 유전율을 갖는 절연층이 적층되고, 그 나머지 층 사이에는 FR4 절연층이 적층되어 이루어진다.The hybrid printed circuit board for a memory module of the present invention for achieving the above and other objects has a dielectric constant of 4.0 or less at the top, bottom, or top and bottom of the copper layer on which a circuit pattern corresponding to a signal line related to signal input and output is formed. The insulating layer is laminated, and the FR4 insulating layer is laminated between the remaining layers.
도 1a∼1c는 종래기술에 따라 폴리페닐렌 에테르(PPE) 절연층을 사용하여 적층된 RIMM(Rambus Inline Memory Module) 및 ICM(IC module)용 인쇄회로기판의 단면도를 각각 나타낸 도면이다.1A to 1C are cross-sectional views of printed circuit boards for a Rambus Inline Memory Module (RIMM) and an IC module (ICM) stacked using a polyphenylene ether (PPE) insulating layer according to the prior art, respectively.
도 2a는 본 발명의 일실시예에 따라 PPE 및 FR4 절연층을 혼성으로 사용하여 최상층, 접지층, 내부신호층, 전원층 및 최하층을 포함하는 8층으로 적층되어 이루어진 RIMM용 인쇄회로기판을 나타낸 도면이다.FIG. 2A illustrates a printed circuit board for a RIMM formed of eight layers including a top layer, a ground layer, an internal signal layer, a power supply layer, and a bottom layer using a PPE and FR4 insulating layer mixed according to an embodiment of the present invention. Drawing.
도 2b는 본 발명의 다른 실시예에 따라 PPE 및 FR4 절연층을 혼성으로 사용하여 최상층, 접지층, 전원층 및 최하층의 4층으로 적층되어 이루어진 ICM용 인쇄회로기판을 나타낸 도면이다.FIG. 2B illustrates a printed circuit board for an ICM formed of four layers, a top layer, a ground layer, a power source layer, and a bottom layer, using a mixture of PPE and FR4 insulation layers according to another embodiment of the present invention.
도 2c는 본 발명의 또 다른 실시예에 따라 PPE 및 FR4 절연층을 혼성으로 사용하여 최상층, 접지층, 내부신호층 및 최하층의 4층으로 적층되어 이루어진 ICM용 인쇄회로기판을 나타낸 도면이다.FIG. 2C is a view illustrating an ICM printed circuit board formed by stacking four layers of a top layer, a ground layer, an internal signal layer, and a bottom layer by using a PPE and FR4 insulating layer in a mixed embodiment according to another embodiment of the present invention.
※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
1, 101: 최상층2, 104: PPE 절연층1, 101: top layer 2, 104: PPE insulation layer
102: FR4 절연층3, 6, 8, 103, 107, 109: 접지층102: FR4 insulation layer 3, 6, 8, 103, 107, 109: ground layer
5, 106: 전원층4, 7, 105, 108: 내부신호층5, 106: power supply layer 4, 7, 105, 108: internal signal layer
9, 110: 최하층9, 110: lowest floor
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
전술한 바와 같이, 본 발명에서는 향후 고속, 고주파로 급격히 진전되고 있는 시점에서 저유전율을 갖는 절연층 자재 적용시의 고비용과 제조상의 문제점을 해결하기 위하여 저렴한 일반 FR4를 함께 혼성하여 사용한 혼성타입의 메모리 모듈용 인쇄회로기판이 제공된다.As described above, in the present invention, in order to solve the high cost and manufacturing problems in the application of an insulating layer material having a low dielectric constant at the time of rapid progress at high speed and high frequency in the future, a hybrid type memory in which a low cost general FR4 is mixed together is used. A printed circuit board for a module is provided.
본 발명에 사용가능한 저유전율을 갖는 절연층 자재로는 PTFE(테플론)계, PPE(polyphenylene ether)계 및 시아네이트 에스테르계 자재가 포함된다.Insulating layer materials having a low dielectric constant usable in the present invention include PTFE (teflon) -based, PPE (polyphenylene ether) -based and cyanate ester-based materials.
하기 표 1에는 본 발명에서 절연층 자재로서 사용되는 FR4 및 PPE의 특성을 비교하여 나타내었다.Table 1 below shows a comparison of the properties of FR4 and PPE used as the insulating layer material in the present invention.
*1TOSHIBA TLC 551 기준 * 1 Based on TOSHIBA TLC 551
*2TOSHIBA MN 596 기준 * 2 Based on TOSHIBA MN 596
상기 표 1에서 알 수 있는 바와 같이, PPE는 낮은 유전율 및 고속의 신호전파속도를 가짐으로써 동작주파수가 800∼1GHz 이상으로 고주파가 사용되는 기기의 인쇄회로기판에 적용될 경우 FR4에 비하여 비교적 우수한 전기전자적인 특성을 나타낼 수 있는 장점이 있으나, 고비용이 들고, 인쇄회로기판의 제조시 전술한 바와 같은 여러가지 문제점이 발생되는 단점이 있었다.As can be seen in Table 1, PPE has a low dielectric constant and a high signal propagation speed, so that the electrical frequency is relatively higher than that of FR4 when applied to a printed circuit board of a device using a high frequency with an operating frequency of 800 to 1 GHz or more. Although there is an advantage that can exhibit the characteristics, there is a disadvantage that the high cost, various problems as described above occurs in the manufacturing of the printed circuit board.
따라서, 본 발명에서는 신호입출력에 관계되는 신호선에 대응되는 회로패턴이 형성된 구리층의 상단, 하단 또는 상·하단에 4.0 이하의 유전율을 갖는 절연층이 적층되고, 그 나머지 층 사이에는 FR4 절연층이 적층되어 이루어진 메모리 모듈용 혼성 인쇄회로기판이 제공된다.Therefore, in the present invention, an insulating layer having a dielectric constant of 4.0 or less is stacked on the top, bottom, or top and bottom of the copper layer on which the circuit pattern corresponding to the signal line related to the signal input and output is formed, and the FR4 insulating layer is interposed between the remaining layers. A hybrid printed circuit board for a memory module, which is stacked, is provided.
따라서, 내부신호층과 같은 특성제어에 관계되는 부분에는 저유전율을 갖는 절연층 자재를 사용하여 적층하고, 그 나머지 부분에는 저가의 일반 FR4를 사용하여 적층함으로써 저렴한 비용으로 요구되는 고주파의 전기전자특성을 만족시킬 수 있을 뿐만 아니라, 저유전율을 갖는 절연층 자재 사용시의 문제점을 개선할 수 있다.Therefore, high-frequency electrical and electronic characteristics are required at low cost by laminating by using an insulating layer material having a low dielectric constant in a part related to characteristic control such as an internal signal layer and using a low-cost general FR4 in the remaining part. In addition to satisfying the above problem, problems in using an insulating layer material having a low dielectric constant can be improved.
한편, 본 발명에 따른 메모리 모듈용 혼성 인쇄회로기판은 4층 이상의 기판으로 이루어진다.On the other hand, the hybrid printed circuit board for a memory module according to the present invention is composed of four or more layers of substrate.
또한, 본 발명에 따른 혼성 인쇄회로기판은 단지 메모리 모듈용으로 특별히 한정되지 않고, 일반 다층 인쇄회로기판의 적층시에도 동일하게 적용된 혼성 인쇄회로기판이 포함될 수 있다.In addition, the hybrid printed circuit board according to the present invention is not particularly limited only for the memory module, and the hybrid printed circuit board applied in the same manner may be included even when the general multilayer printed circuit board is laminated.
이하, 하기 실시예를 통하여 본 발명을 좀 더 구체적으로 설명하지만, 이에 본 발명의 범주가 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to the following examples, but the scope of the present invention is not limited thereto.
도 2a는 본 발명의 일실시예에 따라 PPE 및 FR4 절연층을 혼성으로 사용하여 최상층(TOP; 101), 접지층(GND; 103, 107, 109), 내부신호층(INT; 105, 108), 전원층(VDD; 106) 및 최하층(BOT; 110)을 포함하는 8층으로 적층되어 이루어진 RIMM(Rambus Inline Memory Module)용 인쇄회로기판을 나타낸 도면이다.FIG. 2A illustrates a top layer (TOP) 101, a ground layer (GND) 103, 107, and 109, and an internal signal layer (INT; 105 and 108) using a mixture of PPE and FR4 insulating layers in accordance with an embodiment of the present invention. A printed circuit board for a Rambus Inline Memory Module (RIMM) is formed of eight layers including a power supply layer (VDD) 106 and a lower layer (BOT) 110.
도 2a를 참조하면, 우선, 최상단의 구리층인 최상층(TOP; 101)에는 회로소자들이 장착되어 회로적으로 동작될 수 있도록 구리층상에 솔더 레지스트가 형성되는 것이 바람직하다. 또한, 접지층(GND; 103, 107 및 109)에는 접지선에 대응되는 회로패턴이 구리층상에 형성되고, 내부신호층(INT1, INT2; 각각 105, 108)에는 신호입출력에 관계되어 모듈의 특성제어와 관계되는 제1내부신호선 및 제2내부신호선에 대응되는 회로패턴이 각각 구리층상에 형성되며, 전원층(VDD; 106)에는 전원선에 대응되는 회로패턴이 구리층상에 형성된다. 한편, 최하단의 구리층인 최하층(BOT; 110)은 마더보드에 탑재하기 위한 구리층으로서 그 저면에는 원하는 바에 따라 다양한 회로가 형성될 수 있다.Referring to FIG. 2A, first, it is preferable that a solder resist is formed on a copper layer so that circuit devices may be mounted and operated in a circuit on the top layer TOP 101, which is a top copper layer. In addition, circuit patterns corresponding to the ground lines are formed on the ground layers GND 103, 107, and 109 on the copper layer, and internal signal layers INT1 and INT2, 105 and 108, respectively, control signal characteristics of the module in relation to signal input / output. Circuit patterns corresponding to the first internal signal line and the second internal signal line related to are formed on the copper layer, respectively, and circuit patterns corresponding to the power line are formed on the copper layer in the power supply layer VDD 106. On the other hand, the bottom layer (BOT) 110, which is the bottommost copper layer, is a copper layer for mounting on the motherboard, and various circuits may be formed on the bottom thereof as desired.
한편, 상기 각각의 구리층(101, 103, 105, 106, 107, 108, 109 및 110) 사이에는 절연층이 각각 적층되어 8층의 RIMM용 인쇄회로기판이 형성되는데, 전술한 바와 같이 신호입출력에 관계되어 모듈의 특성제어와 관계되는 제1내부신호선 및 제2내부신호선에 대응되는 회로패턴이 각각 구리층상에 형성된 제1내부신호층(INT; 105) 및 제2내부신호층(INT; 108)의 상·하단에는 각각 PPE 절연층(104)이 적층되며, 그 나머지 부분에는 저가의 일반 FR4 절연층이 적층된다.Meanwhile, an insulating layer is laminated between each of the copper layers 101, 103, 105, 106, 107, 108, 109, and 110 to form an eight-layer printed circuit board for RIMM. The first internal signal layer (INT) 105 and the second internal signal layer (INT) formed on the copper layer, respectively, have circuit patterns corresponding to the first internal signal line and the second internal signal line related to the characteristic control of the module. The PPE insulating layer 104 is laminated on the upper and lower ends of the C1, respectively, and the low-cost general FR4 insulating layer is laminated on the remaining part.
즉, 상기 접지층(GND; 103)과 제1내부신호층(INT; 105) 및 전원층(VDD; 106) 사이에는 각각 PPE 절연층(104)이 적층되며, 마찬가지로 상기 접지층(GND; 107)과 제2내부신호층(INT; 108) 및 접지층(109) 사이에는 각각 PPE 절연층(104)이 적층되어 요구되는 고주파의 전기전자특성을 만족시킬 수 있다. 한편, 이러한 특성 제어와 관계없는 나머지 부분, 즉 상기 최상층(TOP; 101)과 접지층(GND; 103) 사이; 상기 전원층(VDD; 106)과 접지층(GND; 107) 사이; 및 상기 접지층(109)과최하층(BOT; 110) 사이에는 각각 FR4 절연층(102)이 적층되어 이루어짐으로써, 요구되는 고주파의 전기전자특성을 만족시키는 동시에, 저유전율을 갖는 절연층 자재 사용시의 문제점, 예를 들어 높은 스케일링 인자, 휨, 홀가공시의 다량의 드릴마모량, 스미어/디스미어 불량, 동박 접착력 저하, 관통홀 신뢰성 저하, 솔더 레지스트 선택 제한 및 무전해 금도금시의 Ni/Au 도금 불량 등이 개선된 저가의 메모리 모듈용 혼성 인쇄회로기판을 제공할 수 있다.That is, a PPE insulating layer 104 is laminated between the ground layer GND 103, the first internal signal layer INT 105, and the power supply layer VDD 106, and similarly, the ground layer GND 107. ) And the PPE insulating layer 104 are stacked between the second internal signal layer INT 108 and the ground layer 109 to satisfy the required high frequency electrical and electronic characteristics. On the other hand, the remaining part irrelevant to this property control, that is, between the top layer (TOP) 101 and the ground layer (GND) 103; Between the power supply layer VDD 106 and a ground layer GND 107; And the FR4 insulating layer 102 stacked between the ground layer 109 and the lowermost layer (BOT) 110 so as to satisfy the required high frequency electrical and electronic characteristics and to have an insulating layer material having a low dielectric constant. Problems such as high scaling factor, warpage, large amount of drill wear during hole machining, smear / desmear failure, copper foil adhesion, poor through-hole reliability, limited solder resist selection, and poor Ni / Au plating during electroless gold plating, etc. This improved low cost hybrid printed circuit board for a memory module can be provided.
또한, 도 2b는 본 발명의 다른 실시예에 따라 PPE 및 FR4 절연층을 혼성으로 사용하여 최상층(TOP; 101), 접지층(GND; 103), 전원층(VDD; 106) 및 최하층(BOT; 110)의 4층으로 적층되어 이루어진 ICM(IC Module)용 인쇄회로기판을 나타낸 도면이다.2B is a top layer (TOP) 101, a ground layer (GND; 103), a power layer (VDD) 106, and a bottom layer (BOT) using a PPE and FR4 insulating layer as a hybrid according to another embodiment of the present invention; 110 is a diagram illustrating a printed circuit board for an IC module (ICM) formed of four layers.
도 2b를 참조하면, 우선, 최상단의 구리층인 최상층(TOP; 101)과 최하단의 구리층인 최하층(BOT; 110)에는 신호입출력에 관계되어 모듈의 특성제어와 관계되는 신호선에 대응되는 회로패턴이 각각 구리층상에 형성되며, 접지층(GND; 103)에는 접지선에 대응되는 회로패턴이 구리층상에 형성되고, 전원층(VDD; 106)에는 전원선에 대응되는 회로패턴이 구리층상에 형성된다.Referring to FIG. 2B, first, a circuit pattern corresponding to a signal line related to signal input / output in relation to signal input / output is formed in a top layer (TOP) 101 that is a top copper layer and a bottom layer (BOT) 110 that is a bottom copper layer. These are formed on the copper layer, respectively, and a circuit pattern corresponding to the ground line is formed on the copper layer in the ground layer GND 103, and a circuit pattern corresponding to the power line is formed on the copper layer in the power supply layer VDD 106. .
한편, 상기 각각의 구리층(101, 103, 106 및 110) 사이에는 각각 절연층이 적층되어 4층의 ICM용 인쇄회로기판이 형성되는데, 전술한 바와 같이 신호입출력에 관계되어 모듈의 특성제어와 관계되는 신호선에 대응되는 회로패턴이 각각 구리층상에 형성된 최상층(TOP; 101) 및 최하층(BOT; 110)의 하단 또는 상단에는 각각 PPE 절연층(104)이 적층되며, 그 나머지 부분에는 저가의 일반 FR4 절연층이 적층된다.On the other hand, an insulating layer is laminated between each of the copper layers 101, 103, 106, and 110 to form four layers of ICM printed circuit boards. PPE insulating layer 104 is laminated on the bottom or top of the top layer TOP 101 and the bottom layer BOT 110 each having a circuit pattern corresponding to the signal line, respectively, and a lower cost general FR4 insulating layer is laminated.
즉, 상기 최상층(TOP; 101)과 접지층(GND; 103) 사이에는 PPE 절연층(104)이 적층되며, 마찬가지로 상기 전원층(VDD; 106)과 최하층(BOT; 110) 사이에는 PPE 절연층(104)이 적층되어 요구되는 고주파의 전기전자특성을 만족시킬 수 있다. 한편, 이러한 특성 제어와 관계없는 나머지 부분, 즉 상기 접지층(GND; 103)과 전원층(VDD; 106) 사이에는 FR4 절연층(102)이 적층되어 이루어짐으로써, 요구되는 고주파의 전기전자특성을 만족시키는 동시에, 저유전율을 갖는 절연층 자재 사용시의 문제점이 개선된 저가의 메모리 모듈용 혼성 인쇄회로기판을 제공할 수 있다.That is, a PPE insulating layer 104 is stacked between the top layer TOP 101 and the ground layer GND 103, and a PPE insulating layer is similarly disposed between the power supply layer VDD 106 and the bottom layer BOT 110. 104 can be stacked to satisfy the required high frequency electrical and electronic properties. On the other hand, the FR4 insulating layer 102 is laminated between the remaining parts irrelevant to such property control, that is, the ground layer GND 103 and the power supply layer VDD 106, thereby providing the required electrical and electronic characteristics of high frequency. It is possible to provide a low cost hybrid printed circuit board for the memory module which satisfies and improves the problem of using an insulating layer material having a low dielectric constant.
한편, 도 2c는 본 발명의 또 다른 실시예에 따라 PPE 및 FR4 절연층을 혼성으로 사용하여 최상층(TOP; 101), 접지층(GND; 103), 내부신호층(INT; 105) 및 최하층(BOT; 110)의 4층으로 적층되어 이루어진 ICM용 인쇄회로기판을 나타낸 도면이다.On the other hand, Figure 2c is a top layer (TOP; 101), ground layer (GND; 103), the internal signal layer (INT; 105) and the bottom layer (B) using a PPE and FR4 insulating layer in a hybrid according to another embodiment of the present invention 4 is a view illustrating an ICM printed circuit board stacked on four layers of a BOT 110.
도 2c를 참조하면, 우선, 최상단의 구리층인 최상층(TOP; 101)에는 회로소자들이 장착되어 회로적으로 동작될 수 있도록 구리층상에 솔더 레지스트가 형성되는 것이 바람직하다. 또한, 접지층(GND; 103)에는 접지선에 대응되는 회로패턴이 구리층상에 형성되고, 내부신호층(INT; 105)에는 신호입출력에 관계되어 모듈의 특성제어와 관계되는 내부신호선에 대응되는 회로패턴이 구리층상에 형성되며, 최하단의 구리층인 최하층(BOT; 110)은 마더보드에 탑재하기 위한 구리층으로서 그 저면에는 원하는 바에 따라 다양한 회로가 형성될 수 있다.Referring to FIG. 2C, first, it is preferable that a solder resist is formed on a copper layer so that circuit elements may be mounted and operated in a circuit on the top layer TOP 101, which is a top copper layer. In the ground layer GND 103, a circuit pattern corresponding to the ground line is formed on the copper layer, and in the internal signal layer INT 105, a circuit corresponding to the internal signal line related to the characteristic control of the module in relation to the signal input / output The pattern is formed on the copper layer, and the lowest layer (BOT) 110, which is the lowest copper layer, is a copper layer for mounting on the motherboard, and various circuits may be formed on the bottom thereof as desired.
한편, 상기 각각의 구리층(101, 103, 105 및 110) 사이에는 각각 절연층이적층되어 4층의 ICM용 인쇄회로기판이 형성되는데, 전술한 바와 같이 신호입출력에 관계되어 모듈의 특성제어와 관계되는 내부신호선에 대응되는 회로패턴이 구리층상에 형성된 내부신호층(INT; 105)의 상·하단에는 PPE 절연층(104)이 각각 적층되며, 그 나머지 부분에는 저가의 일반 FR4 절연층이 적층된다.On the other hand, between each of the copper layers (101, 103, 105, and 110), an insulating layer is laminated, respectively, to form a four-layer printed circuit board for ICM. PPE insulating layers 104 are stacked on the upper and lower ends of the internal signal layer (INT) 105 having circuit patterns corresponding to the corresponding internal signal lines, respectively, and low-cost general FR4 insulating layers are stacked on the remaining portions. do.
즉, 상기 접지층(GND; 103)과 내부신호층(INT; 105) 및 최하층(BOT; 110) 사이에는 PPE 절연층(104)이 각각 적층되어 요구되는 고주파의 전기전자특성을 만족시킬 수 있다. 한편, 이러한 특성 제어와 관계없는 나머지 부분, 즉 상기 최상층(TOP; 101)과 접지층(GND; 103) 사이에는 FR4 절연층(102)이 적층되어 이루어짐으로써, 요구되는 고주파의 전기전자특성을 만족시키는 동시에, 저유전율을 갖는 절연층 자재 사용시의 문제점이 개선된 저가의 메모리 모듈용 혼성 인쇄회로기판을 제공할 수 있다.That is, a PPE insulating layer 104 may be stacked between the ground layer GND 103, the internal signal layer INT 105, and the lowermost layer BOT 110, thereby satisfying high-frequency electrical and electronic characteristics. . On the other hand, the FR4 insulating layer 102 is laminated between the rest of portions not related to the characteristic control, that is, the upper layer TOP 101 and the ground layer GND 103, thereby satisfying the required high-frequency electrical and electronic characteristics. At the same time, it is possible to provide a low cost hybrid printed circuit board for use in an improved dielectric material having low dielectric constant.
전술한 바와 같이, 본 발명에 따르면 메모리 모듈용 인쇄회로기판에 있어서, 모듈의 특성제어에 관련되는 부분에는 PPE 절연층을 사용하여 적층하고, 그 나머지 부분에는 FR4 절연층을 사용하여 적층하여 혼성화함으로써 일반 FR4 절연층 자재가 적용되는 부분에 대한 절연층 자재의 비용 절감효과를 얻는 동시에 고주파의 전기전자특성 요구를 만족시킬 수 있다.As described above, according to the present invention, in a printed circuit board for a memory module, a portion related to the characteristic control of the module is laminated using a PPE insulating layer, and the remaining portion is laminated and hybridized by using an FR4 insulating layer. It is possible to meet the requirements of high frequency electrical and electronic properties while at the same time gaining the cost savings of insulating material for the area where general FR4 insulating material is applied.
뿐만 아니라, 전술한 바와 같이 저유전율을 갖는 절연층 자재를 사용하여 인쇄회로기판을 제조하는 경우 문제가 되었던, 높은 스케일링 인자, 휨, 홀가공시의 다량의 드릴마모량, 스미어/디스미어 불량 및 동박 접착력 저하 등의 문제점이 개선될 수 있으며, 또한, 관통홀 신뢰성 저하는 FR4를 적용하는 비율 만큼 개선될 수있고, 솔더 레지스트 선택시의 제한성 및 무전해 금도금시의 Ni/Au 도금 불량 등의 문제점도 인쇄회로기판의 최상층 또는 최하층에 FR4 절연층을 적용함으로써 모두 해결할 수 있다.In addition, as described above, a high scaling factor, a warpage, a large amount of drill wear at the time of hole processing, a smear / desmear defect, and copper foil adhesion, which were problematic when manufacturing a printed circuit board using an insulating layer material having a low dielectric constant, were described. Problems such as deterioration can be improved, and through hole reliability deterioration can be improved by the ratio of applying FR4, and problems such as limitation in selecting a solder resist and poor Ni / Au plating in electroless gold plating are also printed. All can be solved by applying the FR4 insulating layer on the top or bottom layer of the circuit board.
전술한 바와 같이, 본 발명에 따르면 메모리 모듈용 인쇄회로기판에 있어서, 모듈의 특성제어에 관련되는 부분에는 PPE 절연층을 사용하여 적층하고, 그 나머지 부분에는 FR4 절연층을 사용하여 적층하여 형성함으로써, PPE 단독으로 사용한 인쇄회로기판 제조시의 문제점을 개선할 수 있을 뿐만 아니라, 요구되는 고주파의 전기전자특성을 만족시킬 수 있는 저가의 메모리 모듈용 인쇄회로기판을 제공할 수 있다.As described above, according to the present invention, in a printed circuit board for a memory module, a portion related to the characteristic control of the module is laminated using a PPE insulating layer, and the remaining portion is formed by laminating using a FR4 insulating layer. In addition, it is possible to provide a low cost memory module printed circuit board that can not only improve a problem in manufacturing a printed circuit board using PPE alone, but also satisfy the required high frequency electric and electronic characteristics.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034155A KR20030097028A (en) | 2002-06-18 | 2002-06-18 | Hybrid printed curcuit board for memory module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034155A KR20030097028A (en) | 2002-06-18 | 2002-06-18 | Hybrid printed curcuit board for memory module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030097028A true KR20030097028A (en) | 2003-12-31 |
Family
ID=32387601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020034155A KR20030097028A (en) | 2002-06-18 | 2002-06-18 | Hybrid printed curcuit board for memory module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030097028A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601484B1 (en) * | 2004-12-13 | 2006-07-18 | 삼성전기주식회사 | Hybrid flip-chip package substrate and manufacturing method thereof |
| KR100861616B1 (en) | 2006-09-01 | 2008-10-07 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
| WO2017138745A1 (en) * | 2016-02-11 | 2017-08-17 | 주식회사 기가레인 | Flexible circuit board |
| US11864307B2 (en) | 2020-09-24 | 2024-01-02 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311406A (en) * | 1991-10-30 | 1994-05-10 | Honeywell Inc. | Microstrip printed wiring board and a method for making same |
| KR20000058395A (en) * | 2000-05-15 | 2000-10-05 | 김영배 | Multi-layer substrate structure and the junction method which using double materials |
| KR20000058396A (en) * | 2000-05-15 | 2000-10-05 | 김영배 | Compound structure of substrate and the method which using junction glue |
| KR20000058536A (en) * | 2000-06-12 | 2000-10-05 | 권원현 | Hybrid Ceramic PCB Substrate for Highly Integrated Circuits |
-
2002
- 2002-06-18 KR KR1020020034155A patent/KR20030097028A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311406A (en) * | 1991-10-30 | 1994-05-10 | Honeywell Inc. | Microstrip printed wiring board and a method for making same |
| KR20000058395A (en) * | 2000-05-15 | 2000-10-05 | 김영배 | Multi-layer substrate structure and the junction method which using double materials |
| KR20000058396A (en) * | 2000-05-15 | 2000-10-05 | 김영배 | Compound structure of substrate and the method which using junction glue |
| KR20000058536A (en) * | 2000-06-12 | 2000-10-05 | 권원현 | Hybrid Ceramic PCB Substrate for Highly Integrated Circuits |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601484B1 (en) * | 2004-12-13 | 2006-07-18 | 삼성전기주식회사 | Hybrid flip-chip package substrate and manufacturing method thereof |
| KR100861616B1 (en) | 2006-09-01 | 2008-10-07 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
| WO2017138745A1 (en) * | 2016-02-11 | 2017-08-17 | 주식회사 기가레인 | Flexible circuit board |
| KR20170094692A (en) * | 2016-02-11 | 2017-08-21 | 주식회사 기가레인 | Flexible printed circuit board |
| CN108476587A (en) * | 2016-02-11 | 2018-08-31 | 吉佳蓝科技股份有限公司 | Flexible PCB |
| US20190053379A1 (en) * | 2016-02-11 | 2019-02-14 | Gigalane Co., Ltd. | Flexible circuit board |
| US10477690B2 (en) | 2016-02-11 | 2019-11-12 | Gigalane Co., Ltd. | Flexible circuit board |
| CN108476587B (en) * | 2016-02-11 | 2020-10-16 | 吉佳蓝科技股份有限公司 | Flexible circuit board |
| US11864307B2 (en) | 2020-09-24 | 2024-01-02 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8094429B2 (en) | Multilayer capacitors and methods for making the same | |
| KR100247717B1 (en) | Pcb with embedded decoupling capacitor and method of producing the same | |
| US6281446B1 (en) | Multi-layered circuit board and method of manufacturing the same | |
| KR100896595B1 (en) | A Package Having an Array of Embedded Capacitors for Power Delivery and Decoupling of High Speed Input/Output Circuitry and Methods of Forming Thereof | |
| US7911049B2 (en) | Electrically optimized and structurally protected via structure for high speed signals | |
| EP1286579A4 (en) | Multilayer printed wiring board | |
| US20070010065A1 (en) | Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate | |
| US9351396B2 (en) | Printed wiring board | |
| JP2007116178A (en) | PACKAGE HAVING ARRAY OF EMBEDDED CAPACITORS FOR POWER TRANSFER AND DECOUPLING IN FREQUENCY RANGE OF 1 MHz TO 3 GHz | |
| KR100870380B1 (en) | Design of Low Inductance Embedded Capacitor Layer Connections | |
| US20120228014A1 (en) | Circuitized substrate with internal thin film capacitor and method of making same | |
| TW200420203A (en) | Multilayer board and its manufacturing method | |
| US20080308315A1 (en) | Multilayer printed circuit board and method of fabricating the same | |
| KR20030097028A (en) | Hybrid printed curcuit board for memory module | |
| KR20100052830A (en) | Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby | |
| KR20180075171A (en) | Structure and method for diagonal via connected a layer spacing of PCB substrate | |
| CN112351600A (en) | High-speed ATE test board and manufacturing method thereof | |
| KR100649683B1 (en) | Printed circuit board and method for manufacturing the same | |
| KR100975927B1 (en) | Method of manufacturing package board | |
| US6555914B1 (en) | Integrated circuit package via | |
| KR101770895B1 (en) | Method of manufacturing a circuit board to form a fine via | |
| US11122674B1 (en) | PCB with coin and dielectric layer | |
| JP2007305825A (en) | Method for manufacturing circuit board | |
| EP4402753A1 (en) | Double back drill via for low cost pcb mmwave phased array antennas | |
| KR20140093442A (en) | Multi-layered flexible printed circuit board and the manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |