KR20030095588A - Fabricating method of gate oxidation layer in semiconductor device - Google Patents
Fabricating method of gate oxidation layer in semiconductor device Download PDFInfo
- Publication number
- KR20030095588A KR20030095588A KR1020020032862A KR20020032862A KR20030095588A KR 20030095588 A KR20030095588 A KR 20030095588A KR 1020020032862 A KR1020020032862 A KR 1020020032862A KR 20020032862 A KR20020032862 A KR 20020032862A KR 20030095588 A KR20030095588 A KR 20030095588A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- substrate
- gate oxide
- forming
- ions
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 게이트 산화막의 형성 전에 웰(well) 상부의 기판 표면 부근에 질소 이온을 주입 산화시켜 게이트 산화막의 절연성을 향상시키는 반도체 소자의 게이트 산화막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a semiconductor device, and more particularly, to a method for forming a gate oxide film of a semiconductor device in which an ion of nitrogen ions is implanted and oxidized in the vicinity of a substrate surface above a well before formation of the gate oxide film, thereby improving the insulation of the gate oxide film. will be.
최근 반도체 소자의 디자인 룰(design rule)이 낮아짐에 따라 게이트 산화막의 두께는 실리콘 산화막의 직접 터널링(direct tunneling) 한계가 되는 25∼30Å 이하로 줄어드는 추세에 있으며, 0.1㎛ 테크놀러지의 게이트 산화막으로는 30∼40Å의 두께가 예상된다. 그러나, 직접 터널링에 의한 오프-커런트(off-current)의 증가로 인하여 소자의 정적 전력 소모(static power consumption)가 증가하고 소자 동작에 악영향이 우려되며, 특히 메모리 소자의 경우 누설 전류의 감소방안이 중요한 이슈가 되고 있다.Recently, as the design rule of the semiconductor device is lowered, the thickness of the gate oxide film has been reduced to 25-30 dB or less, which is a direct tunneling limit of the silicon oxide film. A thickness of ˜40 kPa is expected. However, the increase in off-current due to direct tunneling increases the static power consumption of the device and adversely affects the device operation. It is becoming an important issue.
이러한 소자의 고집적화에 따라 요구되는 유전율 특성을 만족시키기 위해 최근에는 N2O 또는 NO 가스를 사용한 RTP(Rapid Thermal Process)를 이용하여 게이트 산화막을 제조하고 있는데, RTP 공정을 적용한 종래의 게이트 산화막 형성 방법을 설명하면 다음과 같다.In order to satisfy the dielectric constant required by the high integration of such devices, a gate oxide film is recently manufactured using a rapid thermal process (RTP) using N 2 O or NO gas. This is as follows.
도 1a 내지 1g는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 공정 단면도이다.1A to 1G are cross-sectional views illustrating a method of forming a gate oxide film of a semiconductor device according to the prior art.
먼저, 도 1a에 도시한 바와 같이, 절연 기판(101)의 소자 격리 영역에 LOCOS(Local Oxidation of Silicon) 또는 STI(Shallow Trench Isolation)소자 분리막(102)을 형성하고 상기 소자 분리막(102)에 의해 정의된 활성 영역 상에 후속 공정에서 기판에 가해지는 손상을 억제하기 위한 희생 산화막(103)을 형성한다. 여기서, 활성 영역은 NMOS, PMOS 트랜지스터 형성 영역을 포함하고 있다. 이어, 상기희생 산화막(103)이 형성된 PMOS 트랜지스터 형성 영역 상에 포토레지스트층(104a)을 형성하여 이를 마스크로 NMOS 트랜지스터 형성 영역에 p형 웰을 형성하기 위한 불순물을 주입한다.First, as shown in FIG. 1A, a LOCOS (Local Oxidation of Silicon) or STI (Shallow Trench Isolation) device isolation layer 102 is formed in an element isolation region of the insulating substrate 101, and then the device isolation layer 102 is formed. A sacrificial oxide film 103 is formed on the defined active region to suppress the damage to the substrate in a subsequent process. Here, the active region includes an NMOS and PMOS transistor formation region. Subsequently, a photoresist layer 104a is formed on the PMOS transistor formation region where the sacrificial oxide film 103 is formed, and impurities are implanted into the NMOS transistor formation region using a mask as a mask.
도 1b에 도시한 바와 같이, 상기 포토레지스트층(104a)을 제거하고 NMOS 트랜지스터 형성 영역 상에 다시 포토레지스트층(104b)을 형성하고 이를 마스크로 PMOS 트랜지스터 형성 영역에 n형 웰을 형성하기 위한 불순물을 주입한다. 그리고, 도 1c에서와 같이 웰 확산 공정으로 p형 웰, n형 웰을 형성한다.As shown in FIG. 1B, impurities for removing the photoresist layer 104a and forming the photoresist layer 104b again on the NMOS transistor formation region and forming an n-type well in the PMOS transistor formation region using the mask as a mask. Inject As shown in FIG. 1C, a p type well and an n type well are formed by a well diffusion process.
이어, 도 1d에서와 같이 상기 n형 웰이 형성된 PMOS 트랜지스터 형성 영역 상에 포토레지스트층(104c)을 형성하고 트랜지스터의 문턱 전압(Threshold voltage, Vt)을 조절하기 위한 불순물 이온을 주입한다. 그리고, 도 1e에서와 같이, 상기 포토레지스트층(104c)을 제거하고 p형 웰이 형성된 NMOS 트랜지스터 형성 영역 상에 다시 포토레지스트층(104d)을 형성하고 n형 웰이 형성된 PMOS 트랜지스터 형성 영역에 트랜지스터의 문턱 전압을 조절하기 위한 불순물 이온을 주입한다.Subsequently, as shown in FIG. 1D, the photoresist layer 104c is formed on the PMOS transistor formation region in which the n-type well is formed and impurity ions are implanted to adjust the threshold voltage (Vt) of the transistor. As shown in FIG. 1E, the photoresist layer 104c is removed, the photoresist layer 104d is formed again on the NMOS transistor formation region where the p-type well is formed, and the transistor is formed in the PMOS transistor formation region where the n-type well is formed. Impurity ions are implanted to control the threshold voltage.
이어, 도 1f에 도시한 바와 같이 상기 웰 영역을 형성하기 위한 불순물 주입 공정과 문턱 전압을 조절하기 위한 불순물 이온 주입 공정에서 기판(101)에 가해지는 손상을 방지하기 위해 형성되었던 희생 산화막(103)을 제거한다. 그리고, 도 1g에서와 같이, RTP 장비를 사용하여 N2O 가스 또는 NO 가스 분위기에서 산화/질화(Oxinitridation) 공정을 진행하여 질소를 함유하는 게이트 산화막(105)을 형성한다.Subsequently, as illustrated in FIG. 1F, the sacrificial oxide film 103 formed to prevent damage to the substrate 101 in the impurity implantation process for forming the well region and the impurity ion implantation process for adjusting the threshold voltage is formed. Remove it. As shown in FIG. 1G, an oxide / nitridation process is performed in an N 2 O gas or NO gas atmosphere using an RTP device to form a gate oxide film 105 containing nitrogen.
이후 도면에 도시하지 않았지만, 후속되는 공정으로 상기와 같은 게이트 산화막이 형성된 기판의 전면에 폴리 실리콘, 베리어 메탈(barrier metal), 게이트 금속, 게이트 캐핑층(capping layer)을 형성하고 선택적으로 패터닝하여 게이트 라인을 형성한다.Subsequently, although not shown in the drawings, a polysilicon, a barrier metal, a gate metal, and a gate capping layer are formed and selectively patterned on the entire surface of the substrate on which the gate oxide film is formed in a subsequent process. Form a line.
상기와 같은 RTP 공정을 이용한 게이트 산화막 형성 방법은 산화막 내에 함유되는 질소(N2)의 양이 매우 미량이며 또한, 산화막 내의 질소의 프로파일(profile)을 조절할 수 없다. 따라서, 질소를 보다 많이 주입하여 게이트 산화막의 절연성을 개선하는 것이 요구된다.In the gate oxide film formation method using the RTP process as described above, the amount of nitrogen (N 2 ) contained in the oxide film is very small, and the profile of nitrogen in the oxide film cannot be controlled. Therefore, it is required to inject more nitrogen to improve the insulation of the gate oxide film.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 게이트 산화막의 형성 전에 웰(well) 상부의 기판 표면 부근에 질소 이온을 주입 산화시켜 게이트 산화막의 절연성을 향상시키는 반도체 소자의 게이트 산화막 형성 방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, a method of forming a gate oxide film of a semiconductor device to improve the insulation of the gate oxide film by implanting and oxidizing nitrogen ions near the surface of the substrate on the top of the well before forming the gate oxide film The purpose is to provide.
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 공정단면도.1A to 1G are cross-sectional views illustrating a method of forming a gate oxide film of a semiconductor device according to the prior art.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 공정단면도.2A through 2E are cross-sectional views illustrating a method of forming a gate oxide film of a semiconductor device in accordance with a first embodiment of the present invention.
도 3a 내지 3d는 본 발명의 제 2 실시예에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 공정단면도.3A to 3D are cross-sectional views illustrating a method of forming a gate oxide film of a semiconductor device in accordance with a second embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 게이트 산화막 형성 방법은 활성 영역과 소자 분리 영역으로 구분되는 절연 기판의 소자 분리 영역에 소자 분리막을 형성하는 단계와, 상기 기판 전면에 웰 이온을 주입하여 상기 활성 영역의 기판 내부에 웰을 형성하는 단계와, 상기 기판 전면에 질소 이온을 주입하여 기판 표면 부위에 미량의 질소 이온층을 형성하는 단계와, 상기 기판을 열처리하여 상기 웰을 활성화시킴과 동시에 상기 질소 이온층의 이온들이 확산되는 것을 방지하기 위해 기판 표면에 희생 산화막을 형성하는 단계와, 상기 희생 산화막을 제거하는 단계와, 상기 기판 전면 상에 게이트 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of forming a gate oxide film of a semiconductor device of the present invention for achieving the above object is to form a device isolation film in the device isolation region of the insulating substrate divided into an active region and a device isolation region, and the well ions on the entire surface of the substrate Implanting a well into a substrate in the active region, implanting nitrogen ions into the entire surface of the substrate to form a trace amount of a nitrogen ion layer on a surface of the substrate, and heat treating the substrate to activate the wells; Simultaneously forming a sacrificial oxide film on a surface of the substrate to prevent diffusion of ions in the nitrogen ion layer, removing the sacrificial oxide film, and forming a gate oxide film on the entire surface of the substrate. It is done.
본 발명의 다른 실시예는 활성 영역과 소자 분리 영역으로 구분되는 절연 기판의 소자 분리 영역에 소자 분리막을 형성하는 단계와, 상기 기판 전면에 웰 이온을 주입하여 상기 활성 영역의 기판 내부에 웰을 형성하고 웰 이온을 활성화시키는 단계와, 상기 웰이 형성된 기판의 표면 부위에 미량의 질소 이온층을 형성하는 단계와, 상기 기판 전면에 게이트 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Another embodiment of the present invention is to form a device isolation layer in the device isolation region of the insulating substrate divided into the active region and the device isolation region, and implanting well ions on the entire surface of the substrate to form a well inside the substrate of the active region And activating well ions, forming a trace amount of a nitrogen ion layer on a surface portion of the substrate on which the well is formed, and forming a gate oxide film on the entire surface of the substrate.
이하, 도면을 참조하여 본 발명의 반도체 소자의 게이트 산화막 형성 방법을 상세히 설명하기로 한다.Hereinafter, a method of forming a gate oxide film of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 2e는 본 발명의 제 1 실시예에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of forming a gate oxide film of a semiconductor device according to a first embodiment of the present invention.
먼저, 도 2a에 도시한 바와 같이, 절연 기판(201)의 상부에 산화방지 마스크(도시하지 않음)를 형성하여 활성 영역과 소자분리 영역이 형성될 부위를 구분한 후 LOCOS(Local Oxidation of Silicon) 또는 STI(Shallow Trench Isolation) 등의 방법을 이용하여 소자 분리막(202)을 형성한다. 그 결과, 상기 산화방지 마스크가 형성되어 있는 부위는 산화가 억제되어 활성 영역이 되며, 상기 소자 분리막(202)이 형성된 부위는 소자 분리 영역이 된다.First, as shown in FIG. 2A, an anti-oxidation mask (not shown) is formed on the insulating substrate 201 to distinguish a region where an active region and a device isolation region are to be formed, and then local localization of silicon (LOCOS). Alternatively, the device isolation layer 202 is formed using a method such as shallow trench isolation (STI). As a result, the site where the anti-oxidation mask is formed is inhibited from oxidation to become an active region, and the site where the device isolation layer 202 is formed becomes a device isolation region.
상기와 같이 소자 분리막(202)이 형성된 상태에서 상기 기판의 활성 영역에 p형 또는 n형 도판트를 주입하여 p형 또는 n형 웰(203)을 형성한다. 이어, 상기 기판(201) 전면 상에 질소 이온을 주입하여 상기 기판의 표면 부근에 미량의 질소 이온층(204)이 형성되도록 한다. 이 때, 주입되는 질소 이온의 주입에너지는 5∼30keV, 주입량은 1E13∼5E14 ion/cm2가 바람직하다.As described above, the p-type or n-type dopant is implanted into the active region of the substrate to form the p-type or n-type well 203. Subsequently, nitrogen ions are implanted on the entire surface of the substrate 201 to form a trace amount of the nitrogen ion layer 204 near the surface of the substrate. At this time, the implantation energy of the nitrogen ions to be implanted is preferably 5 to 30 keV, and the implantation amount is preferably 1E13 to 5E14 ions / cm 2 .
이어서 도 2b에 도시한 바와 같이, 상기 기판(201)을 RTP 장비에서 급속 열처리 공정을 수행한다. 이 때의 열처리 공정 조건은 질소(N2) 분위기 하에서 온도 1000∼1100℃, 시간은 10∼30초 정도가 적당하다. 상기와 같이 급속 열처리 공정을 진행하는 과정에서 산소(O2) 가스를 RTP 장비 내에 주입시켜 상기 질소 이온층 상부에 희생 산화막(205)이 형성되도록 한다. 상기 희생 산화막(205)은 기판 표면의 결정 결함을 제거하고, 상기 질소 이온의 외부로의 확산(out-diffusion)을 방지하는 역할을 수행한다. 이 때 RTP 장비 내로 주입되는 산소 가스의 유량은 10∼30sccm이 적당하며 희생 산화막의 형성두께는 20∼100Å이다.Subsequently, as illustrated in FIG. 2B, the substrate 201 is subjected to a rapid heat treatment process in an RTP apparatus. Thermal process conditions are a temperature of 1000~1100 ℃ in a nitrogen (N 2) atmosphere, the time is suitably about 10-30 seconds. As described above, the sacrificial oxide film 205 is formed on the nitrogen ion layer by injecting oxygen (O 2 ) gas into the RTP device during the rapid heat treatment process. The sacrificial oxide film 205 serves to remove crystal defects on the surface of the substrate and to prevent out-diffusion of the nitrogen ions to the outside. At this time, the flow rate of the oxygen gas injected into the RTP equipment is 10 to 30 sccm, and the formation thickness of the sacrificial oxide film is 20 to 100 kPa.
이어, 도 2c 및 도 2d에 도시한 바와 같이, 상기 희생산화막(205)을 제거하고 기판 전면에 게이트 산화막(206)을 형성하면 본 발명의 반도체 소자의 게이트 산화막 형성 공정은 완료된다. 여기서 상기 게이트 산화막(206)은 NO 또는 N2O 가스 분위기에서 형성하고 형성 두께는 20∼40Å 정도가 바람직하다. 또한, 상기 게이트 산화막이 형성될 때 상기 질소 이온층 역시 산화가 되어 상기 게이트 산화막의 일부를 이루게 된다.2C and 2D, when the sacrificial oxide film 205 is removed and the gate oxide film 206 is formed on the entire surface of the substrate, the gate oxide film forming process of the semiconductor device of the present invention is completed. The gate oxide film 206 is formed in a NO or N 2 O gas atmosphere, and the formation thickness is preferably about 20 to 40 kPa. In addition, when the gate oxide film is formed, the nitrogen ion layer is also oxidized to form a part of the gate oxide film.
이후, 도 2e에 도시한 바와 같이, 상기 게이트 산화막(206)을 포함한 기판 전면에 게이트 형성 물질을 증착한 후, 상기 게이트 산화막(206)과 게이트 형성물질을 선택적으로 패터닝하여 게이트 산화막 및 게이트 전극(207)를 형성하는 등 일련의 반도체 공정을 거쳐 반도체 소자의 제조를 완료할 수 있다.Thereafter, as illustrated in FIG. 2E, after the gate forming material is deposited on the entire surface of the substrate including the gate oxide film 206, the gate oxide film and the gate forming material are selectively patterned to form a gate oxide film and a gate electrode ( The semiconductor device can be manufactured through a series of semiconductor processes such as forming 207.
이와 같이 구성되는 본 발명의 반도체 소자의 게이트 산화막 형성 방법은 게이트 산화막의 하부 즉, 기판 표면 부근에 게이트 산화막이 형성하기 전에 미리 질소 이온을 주입시킨다. 상기 질소 이온들은 후속의 게이트 산화막 형성 공정시 동반하여 산화가 되어 게이트 산화막의 일부를 이루게 된다. 따라서, 게이트 산화막 내의 질소 농도가 높게 됨에 따라 게이트 산화막의 절연성을 향상시킬 수 있게 되는 것이다.In the gate oxide film forming method of the semiconductor device of the present invention configured as described above, nitrogen ions are implanted in advance before the gate oxide film is formed in the lower portion of the gate oxide film, that is, near the substrate surface. The nitrogen ions are oxidized in a subsequent gate oxide film forming process to form part of the gate oxide film. Therefore, as the nitrogen concentration in the gate oxide film becomes high, the insulation of the gate oxide film can be improved.
이하에서는 본 발명의 제 2 실시예를 도면을 참조하여 설명하기로 한다. 도 3a 내지 3d는 본 발명의 제 2 실시예에 따른 반도체 소자의 게이트 산화막의 형성 방법을 설명하기 위한 공정 단면도이다.Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. 3A to 3D are cross-sectional views illustrating a method of forming a gate oxide film of a semiconductor device according to a second exemplary embodiment of the present invention.
먼저, 도 3a에 도시한 바와 같이 절연 기판(201)의 상부에 산화방지 마스크(도시하지 않음)를 형성하여 활성 영역과 소자분리 영역이 형성될 부위를 구분한 후 LOCOS(Local Oxidation of Silicon) 또는 STI(Shallow Trench Isolation) 등의 방법을 이용하여 소자 분리막(202)을 형성한다. 그 결과, 상기 산화방지 마스크가 형성되어 있는 부위는 산화가 억제되어 활성 영역이 되며, 상기 소자 분리막(202)이 형성된 부위는 소자 분리 영역이 된다.First, as illustrated in FIG. 3A, an anti-oxidation mask (not shown) is formed on the insulating substrate 201 to distinguish a region where an active region and a device isolation region are to be formed, and then local localization of silicon (LOCOS) or The device isolation layer 202 is formed using a method such as shallow trench isolation (STI). As a result, the site where the anti-oxidation mask is formed is inhibited from oxidation to become an active region, and the site where the device isolation layer 202 is formed becomes a device isolation region.
상기와 같이 소자 분리막(202)이 형성된 상태에서 상기 기판의 활성 영역에p형 또는 n형 도판트를 주입하여 p형 또는 n형 웰(203)을 형성한다. 이어, RTP 장비에서 급속 열처리 공정을 수행하여 상기 웰 도판트를 활성화시킨다. 이 때의 열처리 공정 조건은 질소(N2) 분위기 하에서 온도 1000∼1100℃, 시간은 10∼30초 정도가 적당하다.As described above, the p-type or n-type dopant is implanted into the active region of the substrate to form the p-type or n-type well 203. Subsequently, a rapid heat treatment process is performed in the RTP apparatus to activate the well dopant. Thermal process conditions are a temperature of 1000~1100 ℃ in a nitrogen (N 2) atmosphere, the time is suitably about 10-30 seconds.
이어서 도 3b에 도시한 바와 같이, 상기 기판(201) 전면 상에 질소 이온을 주입하여 상기 기판의 표면 부근에 미량의 질소 이온층(204)이 형성되도록 한다. 이 때, 주입되는 질소 이온의 주입에너지는 5∼30keV, 주입량은 1E13∼5E14 ion/cm2가 바람직하다. 도 3c에 도시한 바와 같이, 상기 기판(201) 전면 상에 게이트 산화막(206)을 형성하는데, 상기 게이트 산화막은 NO 또는 N2O 가스 분위기에서 형성하고 형성 두께는 20∼40Å 정도가 바람직하다. 상기 게이트 산화막(206)이 형성될 때 상기 질소 이온층(204) 역시 산화가 되어 상기 게이트 산화막(206)의 일부를 이루게 된다.Subsequently, as shown in FIG. 3B, nitrogen ions are implanted on the entire surface of the substrate 201 to form a trace amount of the nitrogen ion layer 204 near the surface of the substrate. At this time, the implantation energy of the nitrogen ions to be implanted is preferably 5 to 30 keV, and the implantation amount is preferably 1E13 to 5E14 ions / cm 2 . As shown in FIG. 3C, a gate oxide film 206 is formed on the entire surface of the substrate 201, and the gate oxide film is formed in an NO or N 2 O gas atmosphere, and the formation thickness is preferably about 20 to 40 kPa. When the gate oxide layer 206 is formed, the nitrogen ion layer 204 is also oxidized to form part of the gate oxide layer 206.
이어, 도 3d에 도시한 바와 같이, 상기 게이트 산화막(206)을 포함한 기판 전면에 게이트 형성 물질을 증착한 후, 상기 게이트 산화막(206)과 게이트 형성물질을 선택적으로 패터닝하여 게이트 산화막 및 게이트 전극(207)를 형성하는 등 일련의 반도체 공정을 거쳐 반도체 소자의 제조를 완료할 수 있다.Subsequently, as shown in FIG. 3D, after the gate forming material is deposited on the entire surface of the substrate including the gate oxide film 206, the gate oxide film and the gate forming material are selectively patterned to form a gate oxide film and a gate electrode ( The semiconductor device can be manufactured through a series of semiconductor processes such as forming 207.
상술한 바와 같은 본 발명의 반도체 소자의 게이트 산화막 형성 방법은 다음과 같은 효과가 있다.The gate oxide film forming method of the semiconductor device of the present invention as described above has the following effects.
게이트 산화막 형성 전에 기판 표면 부근에 주입된 질소 이온들이 게이트 산화막 형성시에 게이트 산화막의 일부가 되어 게이트 산화막의 절연성을 향상시킬 수 있는 장점이 있다.Nitrogen ions implanted near the surface of the substrate before the gate oxide film are formed become part of the gate oxide film at the time of forming the gate oxide film, thereby improving the insulation of the gate oxide film.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0032862A KR100443789B1 (en) | 2002-06-12 | 2002-06-12 | Fabricating method of gate oxidation layer in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0032862A KR100443789B1 (en) | 2002-06-12 | 2002-06-12 | Fabricating method of gate oxidation layer in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030095588A true KR20030095588A (en) | 2003-12-24 |
| KR100443789B1 KR100443789B1 (en) | 2004-08-11 |
Family
ID=32386796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0032862A KR100443789B1 (en) | 2002-06-12 | 2002-06-12 | Fabricating method of gate oxidation layer in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100443789B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990234A (en) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Method of forming semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010035857A (en) * | 1999-10-04 | 2001-05-07 | 윤종용 | semiconductor device and method for manufacturing the same |
-
2002
- 2002-06-12 KR KR10-2002-0032862A patent/KR100443789B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990234A (en) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Method of forming semiconductor device |
| CN105990234B (en) * | 2015-01-30 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | The forming method of semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100443789B1 (en) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667200B2 (en) | Method for forming transistor of semiconductor device | |
| US20050077573A1 (en) | Semiconductor devices and methods of fabricating the same | |
| JP2005210123A (en) | Selective nitriding of gate oxide film | |
| KR100574172B1 (en) | Method for fabricating semiconductor device | |
| US7235450B2 (en) | Methods for fabricating semiconductor devices | |
| US6432780B2 (en) | Method for suppressing boron penetrating gate dielectric layer by pulsed nitrogen plasma doping | |
| KR100443789B1 (en) | Fabricating method of gate oxidation layer in semiconductor device | |
| KR100840684B1 (en) | method for manufacturing of semiconductor device | |
| KR100429556B1 (en) | Method for fabricating semiconductor device improved channel property | |
| KR20010083626A (en) | Transistor forming method | |
| JP2006013092A (en) | Semiconductor device and its fabrication process | |
| KR20050105806A (en) | Method for manufacturing semiconductor device | |
| KR100532953B1 (en) | Method of manufacturing PMOS device | |
| KR100422325B1 (en) | Fabricating method of semiconductor device | |
| KR100376886B1 (en) | Method of manufacturing pmos transistor | |
| KR100473734B1 (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR100609225B1 (en) | Fabricating method of gate oxidation layer in semiconductor device | |
| KR100600244B1 (en) | Method for fabricating the multi-gate of semiconductor device | |
| KR100390901B1 (en) | Method for manufactruing transistor in sram device | |
| KR100463955B1 (en) | Transistor in a semiconductor device and a method of manufacturing the same | |
| KR100447324B1 (en) | Transistor in a semiconductor device and a method of manufacturing the same | |
| KR101128699B1 (en) | Method for manufacturing a semiconductor device | |
| KR100265050B1 (en) | Metal oxide semiconductor field effect transistor | |
| KR100835432B1 (en) | Isolation method in a semiconductor manufacturing device | |
| KR100679812B1 (en) | Mos transistor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |