KR20030095083A - 시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ｓｏｃ)및 시스템 - Google Patents

시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ｓｏｃ)및 시스템 Download PDF

Info

Publication number
KR20030095083A
KR20030095083A KR1020020032601A KR20020032601A KR20030095083A KR 20030095083 A KR20030095083 A KR 20030095083A KR 1020020032601 A KR1020020032601 A KR 1020020032601A KR 20020032601 A KR20020032601 A KR 20020032601A KR 20030095083 A KR20030095083 A KR 20030095083A
Authority
KR
South Korea
Prior art keywords
pci
memory
chip
bus
data
Prior art date
Application number
KR1020020032601A
Other languages
English (en)
Inventor
정용준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020032601A priority Critical patent/KR20030095083A/ko
Publication of KR20030095083A publication Critical patent/KR20030095083A/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/06—Moles; Piers; Quays; Quay walls; Groynes; Breakwaters ; Wave dissipating walls; Quay equipment
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B2201/00—Devices, constructional details or methods of hydraulic engineering not otherwise provided for
    • E02B2201/50—Devices for sequentially discharging constant liquid quantities, e.g. into different irrigation channels

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Bus Control (AREA)

Abstract

시스템 버스의 부하를 줄이기 위한 시스템 온 칩(SOC) 및 시스템이 개시된다. 본 발명에 따른 시스템 온 칩은, 메모리 및 PCI(Peripheral Component Interconnect)를 구비하는 시스템 온 칩(System On Chip)에 있어서, 상기 메모리와 상기 PCI는 시스템 버스를 이용하여 서로 연결되고 상기 PCI는 외부의 PCI 버스와 시스템 버스를 이용하여 연결되며, 상기 PCI는 내부에 디엠에이(Direct Memory Access)를 구비하는 것을 특징으로 한다. 상기 PCI는 호스트(host) PCI 이며, 상기 PCI 버스는 복수개의 슬레이브 PCI들이 연결된다. 상기 디엠에이는 상기 메모리에 저장된 데이터를 읽어 오거나 상기 메모리에 데이터를 저장하는 경우에만 상기 시스템 버스를 이용한다.
본 발명에 따른 시스템 온 칩 및 시스템은 데이터의 이동시 시스템 버스를 점유하는 시간을 줄여 시스템 버스의 부하를 줄일 수 있으므로 전체적인 시스템의 동작 능력을 향상시킬 수 있는 장점이 있다.

Description

시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ＳＯＣ) 및 시스템{System on chip for reducing the load of system bus and system thereof}
본 발명은 시스템 온 칩(System on chip)에 관한 것으로서, 특히 시스템 버스의 부하를 줄이기 위한 시스템 온 칩에 관한 것이다.
현재 많은 시스템에서 PCI(Peripheral Component Interconnect) 버스의 인터페이스를 지원하고 있다. 특히, 시스템 온 칩에서도 PCI 버스의 인터페이스를 지원하는 경우가 증가되고 있다.
PCI는 고속운영을 위해 마이크로프로세서와 가깝게 위치해 있는 확장 슬롯들에 부착된 장치들 간의 상호접속 시스템이다. PCI를 사용하면 컴퓨터는 새로운 PCI카드들과, 현재 가장 일반적인 확장카드의 종류인 ISA 확장카드를 함께 지원할 수 있다.
도 1은 종래의 디엠에이(Direct Memory Access)와 PCI를 구비하는 시스템의 버스 구조를 나타내는 블록도이다.
종래의 시스템(100)은 메모리(120), 디엠에이(130) 및 PCI(140)를 구비하는 시스템 온 칩(110)과 시스템 온 칩(110)외부에 복수개의 PCI(150, 160)를 구비한다. 시스템 온 칩(110)의 메모리(120), 디엠에이(130) 및 PCI(140)는 시스템 버스에 의하여 연결된다. 또한 시스템 온 칩(110)의 PCI(140)와 시스템 온 칩(110)외부의 PCI(150, 160)들은 PCI 버스에 의하여 연결된다.
디엠에이(130)는 메모리(120)에 저장된 데이터를 PCI(140)로 로드시키거나 PCI(140)에 로드된 데이터를 메모리(120)로 저장하는 기능을 한다. 디엠에이(130)가 메모리(120)로부터 데이터를 PCI(140)로 로드시키는 경우, 데이터는 시스템 버스를 통하여 이동된다. 반대로, 디엠에이(130)가 PCI(140)로부터 데이터를 메모리(120)로 저장시키는 경우, 데이터는 역시 시스템 버스를 통하여 이동된다.
이와 같이 데이터를 PCI(140)로 로드시키거나 메모리(120)로 저장하는 경우에 항상 데이터가 시스템 버스를 통하여 이동됨으로써 전체 시스템(100)의 동작 능력을 떨어뜨리는 문제가 발생된다. 즉, 데이터를 PCI(140)로 로드시키거나 메모리(120)로 저장하는 경우 데이터가 시스템 버스를 점유하는 시간을 최대한 줄여야 할 필요가 있다.
본 발명이 이루고자하는 기술적 과제는, 데이터의 이동시 시스템 버스를 점유하는 시간을 줄일 수 있는 시스템 온 칩 및 시스템을 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 디엠에이(Direct Memory Access)와 PCI를 구비하는 시스템의 버스 구조를 나타내는 블록도이다.
도 2는 본 발명에 따른 시스템 온 칩의 구조를 나타내는 블록도이다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 시스템 온 칩은, 메모리 및 PCI (Peripheral Component Interconnect)를 구비하는 시스템 온 칩(System On Chip)에 있어서, 상기 메모리와 상기 PCI는 시스템 버스를 이용하여 서로 연결되고 상기 PCI는 외부의 PCI 버스와 시스템 버스를 이용하여 연결되며, 상기 PCI는 내부에 디엠에이(Direct Memory Access)를 구비하는 것을 특징으로 한다.
상기 PCI는 호스트(host) PCI 이며, 상기 PCI 버스는 복수개의 슬레이브 PCI들이 연결된다. 상기 디엠에이는 상기 메모리에 저장된 데이터를 읽어 오거나 상기 메모리에 데이터를 저장하는 경우에만 상기 시스템 버스를 이용한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 시스템은 메모리, 제 1 PCI 및 제 2 내지 제 N PCI를 구비하는 것을 특징으로 한다.
제 1 PCI는 상기 메모리와 시스템 버스를 이용하여 연결된다. 제 2 내지 제 N PCI는 상기 제 1 PCI와 PCI 버스를 이용하여 연결된다. 상기 제 1 PCI는 내부에 디엠에이(Direct Memory Access)를 구비하는 것을 특징으로 한다.
상기 제 1 PCI는 호스트(host) PCI 이며, 상기 제 2 내지 제 N PCI는 슬레이브 PCI이다. 상기 디엠에이는 상기 메모리에 저장된 데이터를 읽어 오거나 상기 메모리에 데이터를 저장하는 경우에만 상기 시스템 버스를 이용하는 것을 특징으로한다. 상기 메모리와 상기 제 1 PCI 는 하나의 시스템 온 칩에 장착될 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 시스템 온 칩의 구조를 나타내는 블록도이다.
도 2를 참조하면, 본 발명에 따른 시스템 온 칩(210)은 메모리(20) 및 PCI (Peripheral Component Interconnect)(230)를 구비하며, 메모리(220)와 PCI(230)는 시스템 버스를 이용하여 서로 연결된다. PCI(230)는 내부에 디엠에이(Direct Memory Access)(240)를 구비한다. PCI(230)는 시스템 온 칩(210)외부의 PCI 버스와 시스템 버스를 이용하여 연결되며 PCI(230)는 호스트(host) PCI 이다.
시스템 온 칩(210) 외부의 PCI 버스는 복수개의 슬레이브 PCI들(250, 260)이 연결된다. 디엠에이(240)는 메모리(220)에 저장된 데이터를 읽어 오거나 메모리(220)에 데이터를 저장하는 경우에만 시스템 버스를 이용한다.
이하, 도 2를 참조하여 본 발명의 실시예에 따른 시스템 온 칩(210)의 동작이 설명된다. 도 2에는 본 발명의 시스템 온 칩(210)의 동작의 이해를 돕기 위하여 시스템 온 칩(210) 외부의 PCI들(250, 260)이 도시되어 있다.
PCI(230)를 이용하여 데이터를 이동시키는 경우 데이터의 이동 경로를 다음3가지로 설명할 수 있다. 첫 번째는 시스템 온 칩(210)내의 메모리(220)로부터 시스템 온 칩(210) 외부의 슬레이브 PCI들(250, 260)로 데이터를 이동하는 경우이다. 두 번째는 슬레이브 PCI들(250, 260)의 데이터를 시스템 온 칩(210) 내부의 메모리(220)로 이동하는 경우이다. 세 번째는 슬레이브 PCI들(250, 260) 간에 데이터를 이동하는 경우이다.
첫 번째 경우를 먼저 살펴본다. 이 경우는 메모리(220)로부터 데이터를 디엠에이(240)의 버퍼(미도시)로 로딩할 경우에만 시스템 버스를 점유하고, 디엠에이(240)의 내부 버퍼에 저장된 데이터를 슬레이브 PCI(250, 260)들로 저장할 경우에는 시스템 버스를 이용하지 않고 직접 데이터를 이동한다.
두 번째 경우는 슬레이브 PCI(250, 260)에서 디엠에이(240)로 데이터를 로딩할 경우에는 시스템 버스를 사용하지 않으며 디엠에이(240)에 저장된 데이터를 메모리(220)로 저장하는 경우에만 시스템 버스를 이용한다.
도 1의 기존의 시스템 온 칩(110)에서는 첫 번째와 두 번째의 경우 모두, 데이터를 메모리(120)로부터 디엠에이(130)로 로딩시키거나 PCI(140)로 저장할 때마다 시스템 버스를 점유해야하는 문제가 있었다. 그러나 본 발명에서는 시스템 버스의 점유율이 절반으로 감소된다.
세 번째의 경우 슬레이브 PCI(250)에서 슬레이브 PCI(260)로 데이터를 이동시킬 경우 종래에는 항상 시스템 버스를 점유하지만 본 발명에서는 시스템 버스를 점유하지 않고 데이터의 이동이 가능해진다.
따라서 상기와 같은 시스템 온 칩(210)구조에 의하면 PCI(230)를 이용한 데이터의 이동 경우 최대한 시스템 버스의 사용이 억제되고, 전체적인 시스템 동작능력이 향상될 수 있다.
본 발명의 제 2 실시예에 따른 시스템을 도 2를 참고하여 설명한다.
도 2를 참조하면, 본 발명의 제 2 실시예에 따른 시스템(200)은 메모리(220), 제 1 PCI(230) 및 제 2 내지 제 N PCI(250, 260)를 구비한다.
제 1 PCI(230)는 메모리(220)와 시스템 버스를 이용하여 연결된다. 제 2 내지 제 N PCI(250, 260)는 제 1 PCI(230)와 PCI 버스를 이용하여 연결된다. 제 1 PCI(230)는 내부에 디엠에이(240)를 구비한다.
제 1 PCI(230)는 호스트(host) PCI 이며, 제 2 내지 제 N PCI(250, 260)는 슬레이브 PCI이다. 디엠에이(240)는 메모리(220)에 저장된 데이터를 읽어 오거나 메모리(220)에 데이터를 저장하는 경우에만 시스템 버스를 이용한다. 메모리(220)와 제 1 PCI(230)는 하나의 시스템 온 칩(210)에 장착될 수 있다.
이하 도 2를 참조하여 본 발명의 제 2 실시예에 따른 시스템(200)의 동작이 상세히 설명된다. 제 2 내지 제 N PCI들(250, 260)은 PCI가 복수 개 존재한다는 것을 의미하지만 여기서는 설명의 편의를 위하여 2개의 PCI만 존재하는 것으로 설명한다.
제 2 실시예에 따른 시스템(200)은 제 1 실시예에 따른 시스템 온 칩(210)과 유사한 동작을 한다. 즉, 메모리(220)로부터 제 2 및 제 3 PCI들(250, 260)로 데이터를 이동하는 경우, 제 2 및 제 3 PCI들(250, 260)의 데이터를 메모리(220)로 이동하는 경우, 제 2 PCI(250)와 제 3 PCI(260) 간에 데이터를 이동하는 경우 모두종래의 시스템 구조(100)비교할 때 시스템 버스를 점유하는 비율이 감소된다.
제 2 실시예에 따른 시스템(200)의 동작은 제 1 실시예에 따른 시스템 온 칩(210)의 동작과 유사하므로, 그 동작에 관한 상세한 설명은 생략한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 시스템 온 칩 및 시스템은 데이터의 이동시 시스템 버스를 점유하는 시간을 줄여 시스템 버스의 부하를 줄일 수 있으므로 전체적인 시스템의 동작 능력을 향상시킬 수 있는 장점이 있다.

Claims (9)

  1. 메모리 및 PCI (Peripheral Component Interconnect)를 구비하는 시스템 온 칩(System On Chip)에 있어서,
    상기 메모리와 상기 PCI는 시스템 버스를 이용하여 서로 연결되고 상기 PCI는 외부의 PCI 버스와 시스템 버스를 이용하여 연결되며,
    상기 PCI는 내부에 디엠에이(Direct Memory Access)를 구비하는 것을 특징으로 하는 시스템 온 칩.
  2. 제 1항에 있어서, 상기 PCI는,
    호스트(host) PCI 인 것을 특징으로 하는 시스템 온 칩.
  3. 제 1항에 있어서, 상기 PCI 버스는,
    복수개의 슬레이브 PCI들이 연결되는 것을 특징으로 하는 시스템 온 칩.
  4. 제 1항에 있어서, 상기 디엠에이는,
    상기 메모리에 저장된 데이터를 읽어 오거나 상기 메모리에 데이터를 저장하는 경우에만 상기 시스템 버스를 이용하는 것을 특징으로 하는 시스템 온 칩.
  5. 메모리 ;
    상기 메모리와 시스템 버스를 이용하여 연결되는 제 1 PCI ;
    상기 제 1 PCI와 PCI 버스를 이용하여 연결되는 제 2 내지 제 N PCI를 구비하고,
    상기 제 1 PCI는 내부에 디엠에이(Direct Memory Access)를 구비하는 것을 특징으로 하는 반도체 시스템.
  6. 제 5항에 있어서, 상기 제 1 PCI는,
    호스트(host) PCI 인 것을 특징으로 하는 반도체 시스템.
  7. 제 5항에 있어서, 상기 제 2 내지 제 N PCI는,
    슬레이브 PCI인 것을 특징으로 하는 반도체 시스템.
  8. 제 5항에 있어서, 상기 디엠에이는,
    상기 메모리에 저장된 데이터를 읽어 오거나 상기 메모리에 데이터를 저장하는 경우에만 상기 시스템 버스를 이용하는 것을 특징으로 하는 반도체 시스템.
  9. 제 5항에 있어서, 상기 메모리와 상기 제 1 PCI 는,
    하나의 시스템 온 칩에 장착되는 것을 특징으로 하는 반도체 시스템.
KR1020020032601A 2002-06-11 2002-06-11 시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ｓｏｃ)및 시스템 KR20030095083A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020032601A KR20030095083A (ko) 2002-06-11 2002-06-11 시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ｓｏｃ)및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032601A KR20030095083A (ko) 2002-06-11 2002-06-11 시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ｓｏｃ)및 시스템

Publications (1)

Publication Number Publication Date
KR20030095083A true KR20030095083A (ko) 2003-12-18

Family

ID=32386642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032601A KR20030095083A (ko) 2002-06-11 2002-06-11 시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ｓｏｃ)및 시스템

Country Status (1)

Country Link
KR (1) KR20030095083A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7461361B2 (en) 2005-01-06 2008-12-02 Samsung Electronics Co., Ltd. Method of creating core-tile-switch mapping architecture in on-chip bus and computer-readable medium for recording the method
CN114020353A (zh) * 2021-10-28 2022-02-08 济南浪潮数据技术有限公司 旁路卸载方法、装置、计算机设备及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7461361B2 (en) 2005-01-06 2008-12-02 Samsung Electronics Co., Ltd. Method of creating core-tile-switch mapping architecture in on-chip bus and computer-readable medium for recording the method
CN114020353A (zh) * 2021-10-28 2022-02-08 济南浪潮数据技术有限公司 旁路卸载方法、装置、计算机设备及存储介质
CN114020353B (zh) * 2021-10-28 2024-02-13 济南浪潮数据技术有限公司 旁路卸载方法、装置、计算机设备及存储介质

Similar Documents

Publication Publication Date Title
US7095342B1 (en) Compressing microcode
KR20080013138A (ko) 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법
US20070288676A1 (en) Methods and apparatus for servicing commands
US7483321B2 (en) Semiconductor memory device capable of checking a redundancy code and memory system and computer system having the same
WO2006050983A1 (en) Memory access using multiple sets of address/data lines
CN101313290B (zh) 对仅m×n位外围设备执行n位写入访问的系统和方法
US6587917B2 (en) Memory architecture for supporting concurrent access of different types
KR100306548B1 (ko) 컴퓨터시스템메모리콘트롤러및버스트데이터순서변환방법
US5748203A (en) Computer system architecture that incorporates display memory into system memory
KR20030095083A (ko) 시스템 버스의 부하를 줄이기 위한 시스템 온 칩(ｓｏｃ)및 시스템
KR100396885B1 (ko) 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈
US20050044299A1 (en) Soc capable of linking external bridge circuits for expanding functionality
WO1995015525A1 (en) Method and apparatus for providing and maximizing concurrent operations in a shared memory system
US7133954B2 (en) Data bus system for micro controller
US20030009532A1 (en) Multiprocessor system having a shared main memory
US6725369B1 (en) Circuit for allowing data return in dual-data formats
US20090235003A1 (en) Memory control device and memory control method
US6449690B1 (en) Caching method using cache data stored in dynamic RAM embedded in logic chip and cache tag stored in static RAM external to logic chip
JPH05197619A (ja) マルチｃｐｕ用メモリ制御回路
JP2002278836A (ja) キャッシュメモリ
US6260105B1 (en) Memory controller with a plurality of memory address buses
KR20080084410A (ko) 가상 디엠에이를 포함하는 시스템
KR100189553B1 (ko) 정보저장장치와 컴퓨터 시스템간에 데이타를 인터페이싱하기위한회로
JPH04175941A (ja) 共有メモリの制御方法およびその装置
JPH07175768A (ja) デュアルｃｐｕシステム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination