KR20030094627A - Method for fabrication of semiconductor device - Google Patents

Method for fabrication of semiconductor device Download PDF

Info

Publication number
KR20030094627A
KR20030094627A KR1020020031850A KR20020031850A KR20030094627A KR 20030094627 A KR20030094627 A KR 20030094627A KR 1020020031850 A KR1020020031850 A KR 1020020031850A KR 20020031850 A KR20020031850 A KR 20020031850A KR 20030094627 A KR20030094627 A KR 20030094627A
Authority
KR
South Korea
Prior art keywords
etching
photoresist
photoresist pattern
semiconductor device
etch
Prior art date
Application number
KR1020020031850A
Other languages
Korean (ko)
Inventor
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020031850A priority Critical patent/KR20030094627A/en
Publication of KR20030094627A publication Critical patent/KR20030094627A/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B9/00Cleaning hollow articles by methods or apparatus specially adapted thereto 
    • B08B9/02Cleaning pipes or tubes or systems of pipes or tubes
    • B08B9/027Cleaning the internal surfaces; Removal of blockages
    • B08B9/04Cleaning the internal surfaces; Removal of blockages using cleaning devices introduced into and moved along the pipes
    • B08B9/053Cleaning the internal surfaces; Removal of blockages using cleaning devices introduced into and moved along the pipes moved along the pipes by a fluid, e.g. by fluid pressure or by suction
    • B08B9/055Cleaning the internal surfaces; Removal of blockages using cleaning devices introduced into and moved along the pipes moved along the pipes by a fluid, e.g. by fluid pressure or by suction the cleaning devices conforming to, or being conformable to, substantially the same cross-section of the pipes, e.g. pigs or moles
    • B08B9/0553Cylindrically shaped pigs
    • B08B1/165
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16LPIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L55/00Devices or appurtenances for use in, or in connection with, pipes or pipe systems
    • F16L55/26Pigs or moles, i.e. devices movable in a pipe or conduit with or without self-contained propulsion means
    • F16L55/28Constructional aspects
    • F16L55/40Constructional aspects of the body

Abstract

PURPOSE: A method for fabricating a semiconductor device is provided to ultimately improve yield of the semiconductor device by preventing a contact open defect in forming a contact. CONSTITUTION: An anti-reflective coating(ARC) and a photoresist pattern are sequentially formed on an etch target layer on a substrate(20). The ARC is selectively removed to expose the surface of the etch target layer by using the photoresist pattern as an etch mask. An over-etch process is performed on the ARC to remove the scum generated in forming the photoresist pattern in an etch condition that the etch selectivity of photoresist regarding the etch target layer is great. The exposed etch target layer is selectively etched to form a contact hole exposing the surface of the substrate by using at least the photoresist pattern as an etch mask.

Description

반도체소자 제조방법{Method for fabrication of semiconductor device}Method for fabrication of semiconductor device

본 발명은 반도체 기술에 관한 것으로 특히, 불화아르곤(이하 ArF라 함) 노광원을 이용한 반도체소자 제조방법에 관한 것으로, 더욱 상세하게는 ArF 노광원을 이용한 비트라인 콘택 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly, to a method of manufacturing a semiconductor device using an argon fluoride (hereinafter referred to as ArF) exposure source, and more particularly, to a method of forming a bit line contact using an ArF exposure source.

반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다The microfabrication technology that has supported the progress of semiconductor devices is a photolithography technology, and it is no exaggeration to say that the improvement in resolution of this technology is directly connected to the future of high integration of semiconductor devices.

이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 전술한 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.The photolithography process is a process of forming a photoresist pattern and a process of forming a pattern having a desired shape, for example, a contact hole, by etching the layer to be etched through an etching process using the photoresist pattern as an etching mask. Wherein the photoresist pattern includes a process of applying photoresist on the etched layer, a process of exposing the photoresist using a prepared exposure mask, and removing portions of the photoresist exposed or not exposed with a predetermined chemical solution; Through the development process.

DRAM(Dynamic Random Access Memory)을 핵심으로 하는 반도체 제품의 대량생산이 시작된 이후로 사직식각 기술 개발이 비약적으로 이루어져 왔다.Since the beginning of mass production of semiconductor products based on DRAM (Dynamic Random Access Memory), the development of the photolithography technology has been rapid.

광학 사진식각 기술에서의 해상력은 노광원의 파장에 반비례 하는데 “단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다.The resolution in the optical photolithography technique is inversely proportional to the wavelength of the exposure source. The wavelength of the light source used in the initial stepper adopting the "step and repeat" exposure method ranges from 436 nm (g-line) to 365 nm (i-). Nowadays, stepper or scanner type exposure equipment using deep ultra-violet (UV) of 248nm (KrF Excimer Laser) is mainly used.

광 사진식각 기술은 그동안 0.6 mm 이상의 높은 구경수(Numerical Aperture) 렌즈와 하드웨어, 즉 구경, 마춤, 등과 같은 노광장비 자체의 발전은 물론이고 CAR(Chemically Amplified Resist) 타입 포토레지스트와 같은 재료의 개발 그리고 공정 측면에서의 TLR(Tri Layer Resist), BLR(Bi-Layer Resist), TSI(Top Surface Imaging), ARC(Anti Reflective Coating), 마스크 면에선 PSM(Phase Shift Mask)과 OPC (Optical Proximity Correction) 등의 많은 기술개발들이 이루어져 왔다.Photolithography technology has been used to develop materials such as CAR (Chemically Amplified Resist) type photoresist, as well as the development of exposure equipment such as high aperture lens and hardware of 0.6 mm or more, namely aperture, mars, etc. In terms of process, TLR (Tri Layer Resist), BLR (Bi-Layer Resist), TSI (Top Surface Imaging), ARC (Anti Reflective Coating), and PSM (Phase Shift Mask) and OPC (Optical Proximity Correction) Many technological developments have been made.

248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.The 248 nm DUV photolithography initially produced a number of problems, such as time delay effects and substrate dependence. However, in order to develop a product having a design of 0.15 μm or less, it is necessary to develop a technology with a new DUV photolithography technique having a wavelength of 193 nm (ArF Excimer Laser). However, even if a combination of various techniques for enhancing the resolution in the DUV photolithography technique is impossible to pattern less than 0.1㎛, the development of a photolithography technique having a new light source is actively progressing.

현재 가장 근접한 기술로는 전자 빔과 X-선을 광원으로 하는 노광장비 개발이 이루어져 있고, 그외에 약한 X-선을 S광원으로 하는 EUV (Extreme Ultraviolet) 기술이 개발되고 있다.Currently, the closest technology is developing exposure equipment using electron beams and X-rays as light sources, and EUV (Extreme Ultraviolet) technology using weak X-rays as S-light sources is being developed.

초기의 노광장비는 접촉프린터로서 기판 위에 바로 마스크를 대고 눈으로 마춘 후 노광하는 방식이였다. 이 기술이 조금 더 발전하여 마스크와 기판간의 갭을 줄여 해상력을 높였는데 갭의 차이에 따라 연접촉(Soft contact)과 경접촉(Hard contact)(10㎛ 이하) 등의 근접 프린터로 노광하게 된다.The initial exposure equipment was a contact printer, in which a mask was placed directly on a substrate, and after exposure with eyes. This technology has been further developed to increase the resolution by reducing the gap between the mask and the substrate, which is then exposed to proximity printers such as soft contact and hard contact (10 μm or less).

그후, 꾸준한 발전을 통해 최근에는 KrF 레이저(λ=248㎚)를 광원으로 하는 노광장비의 개발과 포토레지스트의 발전 그리고 기타 부대기술의 향상으로 인하여 0.15㎛ 이하의 패턴도 가능하게 되었다.Subsequently, through the steady development, in recent years, the development of exposure equipment using a KrF laser (λ = 248 nm) as a light source, the development of photoresist, and the improvement of other auxiliary technologies have enabled the pattern of 0.15 μm or less.

현재는 ArF(불화아르곤) 레이저(λ=193㎚)를 이용하여 0.11㎛까지의 패턴을 형성하기 위한 노력이 계속되고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 포토레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 포토레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF용 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF 포토레지스트에 사용되어 왔다. 그러나, ArF 포토레지스트에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다.At present, efforts have been made to form a pattern up to 0.11 mu m using an ArF (argon fluoride) laser (λ = 193 nm). DUV photolithography is superior in terms of performance and resolution compared to i-rays, but process control is not easy. These problems can be divided into optical causes due to short wavelengths and chemical causes due to the use of chemically amplified photoresists. If the wavelength is shortened, the CD shake phenomenon due to the stationary wave effect and the reflection of reflected light due to the substrate phase become worse. CD shaking refers to a phenomenon in which the line thickness changes periodically as the degree of interference between incident light and reflected light changes depending on the slight thickness difference of the photoresist or the thickness difference of the substrate film. In the DUV process, a chemically amplified photoresist has to be used to improve sensitivity, and problems related to the reaction mechanism include PED (Post Exposure Delay) stability and substrate dependence. Development of a photoresist for ArF. ArF is a chemically amplified type such as KrF, but it is necessary to fundamentally improve the material. The difficulty in developing a photoresist material for ArF is that benzene rings cannot be used. Benzene rings have been used in i-ray and KrF photoresists to ensure dry etching resistance. However, when the benzene ring is introduced into the ArF photoresist, since the absorbance is large at 193 nm, which is the wavelength region of the ArF laser, the transparency is lowered and thus the exposure to the lower portion of the photoresist is impossible.

이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이다. 하지만, 현재 상용화되어 있는 것으로는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태로서 이들은 상기한 바와 같은 벤젠 구조를 가지고 있다.For this reason, the research of the material which can ensure dry etching resistance, does not have a benzene ring, and has good adhesive force and can develop in 2.38% TMAH is progressing. To date, many companies and research institutes around the world have published their research results. However, currently commercially available in the form of polymers of COMA (CycloOlefin-Maleic Anhydride) or Acrylate series, or a mixture thereof, they have a benzene structure as described above.

결국, 이러한 ArF용 포토레지스트는 자체의 불안정한 화학적 성질로 인해 기존의 방식으로 공정을 진행할 경우 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함) 등의 공정 시 줄무늬 모양의 패턴의 변형(Striation)이 일어나거나, SAC 식각 도중 PR이 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 SAC 식각 도중 PR의 내성이 약하여 한쪽으로 몰리는 현상이 발생한다.As a result, the ArF photoresist has a stripe pattern deformation during a process such as a landing plug contact (LPC) when the process is performed in a conventional manner due to its unstable chemical properties. It occurs, the PR clusters during the SAC etching, or the plastic deformation, and the resistance of the PR during the SAC etching is weak, causing the phenomenon to be pushed to one side.

이러한 문제점을 개선하기 위해 포토레지스트의 변형이 발생하지 않는 화학물질을 이용한 식각 방법 등이 또한 강구되어지고 있다.In order to solve this problem, etching methods using chemicals that do not cause deformation of the photoresist have been devised.

그러나, 이러한 경우 예컨대, 비트라인 콘택 형성 공정에서 실제 공정 진행시 예상치 못한 문제점이 발생하게 되는데, 이는 레티클 또는 ArF 공정 자체의 공정 성숙도 부족으로 인해 메인 셀 블럭(Main cell block) 내의 미니 셀 블럭(Mini cell block) 에지 영역에서 DICD가 감소하는 현상이 발견되었고, 패턴 사이즈가 작아지면서 부분적으로 현상되지 않고 남아있는 PR 스컴(Scum)으로 인해 콘택오픈결함(Contact not open)이 발생하였다.However, in this case, for example, an unexpected problem occurs during the actual process in the bit line contact forming process, which is due to the lack of process maturity of the reticle or the ArF process itself. The decrease of DICD was found in the edge region of the cell block, and the contact not open occurred due to the PR scum remaining undeveloped as the pattern size became smaller.

도 1a와 도 1b는 스컴 발생에 따른 종래의 문제점을 도시한 SEM 사진인 바,도 1a는 포토레지스트 패턴(10)을 식각마스크로 하여 바트라인 등의 콘택 플러그를 형성하기 위해 콘택영역(11)을 정의한 공정까지 진행된 결과로 도시된 '12'와 같이 스컴성 레지듀(Residue)를 존재함을 알 수 있다.1A and 1B are SEM photographs showing a conventional problem caused by scum occurrence, and FIG. 1A shows a contact region 11 for forming a contact plug such as bar line using the photoresist pattern 10 as an etch mask. As a result of proceeding to the process to define the it can be seen that there is a scum resid (Residue) as shown in '12'.

도 1b는 콘택홀(14)을 형성한 결과를 나타낸 것으로, 도면부호 '13'은 층간절연막을 나타내며, 도면부호 '15'와 같이 콘택오픈결함이 발생한 것을 알 수 있다.FIG. 1B illustrates a result of forming the contact hole 14, and reference numeral 13 denotes an interlayer insulating film, and it can be seen that a contact open defect occurs as indicated by reference numeral 15.

이러한 현상은 현재 ArF 노광원을 이용한 사진식각공정의 DICD의 변화(Variation)가 웨이퍼에서 웨이퍼(Wafer to wafer), 로트에서 로트(Lot to lot)로 상당하기 때문에 CD 측정 포인트에서 정상적으로 측정된 웨이퍼라 하더라도 부분적으로 콘택오픈결함이 발견되어 공정 마진에 악영향을 주게 된다.This phenomenon is a wafer measured normally at the CD measurement point because the variation of DICD in the photolithography process using ArF exposure source is equivalent to wafer to wafer and lot to lot. However, contact open defects are found in part, which adversely affects process margins.

한편, 전술한 문제점을 개선하기 위해서는 사진(Photo)공정에서 OPC를 사용하여 레티클 설계상에서 미리 이러한 상황을 반영하여 CD를 크게 정의(Define)하여 사용하는 것이 일반적이고, 또 한가지는 하부 반사방지막(Bottom Anti-Reflective Coating; BARC) 식각을 위한 과도식각 스텝(Over etch step)을 충분히 하면 해결되지만, 현재 사용되는 레시피(Recipe)으 개념으로는 충분한 식각 시간을 확보하기 어려운 문제점이 있다.On the other hand, in order to improve the above-mentioned problem, it is common to use the OPC in the photo process to reflect such a situation in advance in the reticle design, and to define the CD largely, and another one is to use the bottom anti-reflection film (Bottom). Anti-Reflective Coating (BARC) It is solved if the over-etch step (Over etch step) enough for etching, but there is a problem that it is difficult to secure enough etching time with the concept (Recipe) currently used.

상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 패턴 형성을 위한 식각 과정에서의 레시피를 최적화하여 스컴 등에 의한 콘택오픈결함의발생을 억제하기에 적합한 반도체소자 제조방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the problems of the prior art as described above, provides a method of manufacturing a semiconductor device suitable for suppressing the occurrence of contact open defects caused by scum, etc. by optimizing the recipe in the etching process for pattern formation There is a purpose.

도 1a와 도 1b는 스컴 발생에 따른 종래의 문제점을 도시한 SEM 사진.1A and 1B are SEM photographs showing a conventional problem caused by scum.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체소자의 콘택 형성 공정을 도시한 단면도.2A to 2D are cross-sectional views illustrating a process for forming a contact of a semiconductor device according to an embodiment of the present invention.

도 3 내지 도 5는 도 2a 내지 도 2d의 각 단계에서의 평면 형상을 도시한 SEM 사진.3 to 5 are SEM photographs showing planar shapes at each step of FIGS. 2A to 2D.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 기판 21 : 게이트절연막20 substrate 21 gate insulating film

22 : 게이트전극 23 : 하드마스크22: gate electrode 23: hard mask

24 : 스페이서 25 : 식각정지막24: spacer 25: etch stop film

26 : 층간절연막 30 : 플러그26 interlayer insulating film 30 plug

상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상의 피식각층 상에 반사방지막과 포토레지스트 패턴을 차례로 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 선택적으로 제거하여 상기 피식각층 표면을 노출시키는 단계; 상기 포토레지스트 패턴 형성에 따라 발생된 스컴을 제거하기 위해 상기 피식각층에 대한 포토레지스트의 식각선택비가 큰 식각 조건으로 상기 반사방지층에 대한 과도식각을 실시하는 단계; 및 적어도 상기 포토레지스트 패턴을 식각마스크로 상기 노출된 피식각층을 선택적으로 식각하여 상기 기판 표면을 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체소자 제조방법을 제공한다.In order to solve the above problems, the present invention comprises the steps of sequentially forming an anti-reflection film and a photoresist pattern on the etched layer on the substrate; Selectively removing the anti-reflection film by using the photoresist pattern as an etch mask to expose a surface of the etched layer; Performing transient etching on the anti-reflective layer under an etching condition having a large etching selectivity of the photoresist with respect to the etched layer to remove scum generated by forming the photoresist pattern; And selectively etching the exposed etched layer using at least the photoresist pattern as an etch mask to form contact holes exposing the surface of the substrate.

본 발명은 포토레지스트 패턴을 이용하여 콘택 패턴을 형성할 때, 포토레지스트의 스컴에 의한 콘택오픈결함을 방지하기 위해 반사방지막 식각 공정을 기능적으로 분리실시하는 바, 패턴 전사를 위한 식각공정과 스컴 제거를 위한 식각 공정을 따로 실시하는 것을 그 특징으로 한다.When the contact pattern is formed using the photoresist pattern, the anti-reflective film etching process is functionally separated to prevent contact open defects caused by the scum of the photoresist, and thus the etching process and the scum removal for the pattern transfer are performed. Characterized in that the etching process for separately performed.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하는 바, 도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체소자의 콘택 형성 공정을 도시한 단면도이고, 도 3 내지 도 5는 도 2a 내지 도 2d의 각 단계에서의 평면 형상을 도시한 SEM(Scanning Electron Microscopy) 사진이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may more easily implement the present invention. 2D is a cross-sectional view illustrating a contact forming process of a semiconductor device according to an embodiment of the present invention, and FIGS. 3 to 5 are scanning electron microscopy (SEM) photographs showing planar shapes at each step of FIGS. 2A to 2D. to be.

도 2a는 예컨대, 비트라인 콘택을 위한 포토레지스트 패턴(18)이 형성 후 반사방지막(27) 식각에 따라 스컴(30) 등이 발생된 상태를 도시한 공정 단면도인 바, 여기까지의 공정 단계를 구체적으로 살펴본다.2A is a cross-sectional view illustrating a state in which scum 30 and the like are generated by etching the anti-reflection film 27 after the photoresist pattern 18 for the bit line contact is formed. Look specifically.

먼저, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(20)상에 측벽에 스페이서(24)를 갖는 게이트전극(22)을 형성하는 바, 게이트전극(22)은 텅스텐 또는 폴리실리콘 등이 단독 또는 적층된 것을 포함하며, 게이트전극(22)과 기판(30)과의 접촉계면에 게이트절연막(21)이 형성하며, 게이트전극 상부에 질화막 계열의 하드마스크(23)를 형성한다.First, a gate electrode 22 having a spacer 24 on a sidewall is formed on a substrate 20 on which various elements for forming a semiconductor device are formed. The gate electrode 22 is made of tungsten, polysilicon, or the like alone or stacked. The gate insulating layer 21 is formed on the contact interface between the gate electrode 22 and the substrate 30, and the nitride layer-based hard mask 23 is formed on the gate electrode.

게이트전극(22) 사이의 기판(20)에 이온주입 등의 방법을 통해 소스/드레인 접합 등의 불순물접합층(도시하지 않음)을 형성한다. 이어서, 후속 SAC(Self Align Contact) 공정에서의 하드마스크(23)의 보호를 위해 하드마스크(23)를 포함하는 전체 프로파일을 따라 질화막 계열의 식각정지막(25)을 형성하는 바, 식각정지막(25)은 SAC 공정시 그 식각 타겟 및 식각 조건에 따라 생략할 수도 있다.An impurity bonding layer (not shown) such as a source / drain junction is formed on the substrate 20 between the gate electrodes 22 by a method such as ion implantation. Subsequently, in order to protect the hard mask 23 in a subsequent self alignment contact (SAC) process, the nitride stop layer 25 is formed along the entire profile including the hard mask 23. Reference numeral 25 may be omitted depending on the etching target and the etching conditions in the SAC process.

계속해서, 피식각층 예컨대, 그 상부가 평탄화된 층간절연막(26)을 통상적인 산화막 계열의 물질막 또는 유동성산화막(Flowable oxide) 등을 이용하여 형성한 다Subsequently, the layer to be etched, for example, the planarized interlayer insulating film 26 is formed by using a conventional oxide film-based material film or a flowable oxide film.

층간절연막(26) 상에 반사방지막(27) 특히, 유기계열(Organic)의 반사방지막을 도포한 후, 반사방지막(27) 상에 ArF용 또는 KrF용 등의 포토레지스트를 도포한 다음, ArF 등의 해당 노광원을 이용한 사진식각 공정을 통해 포토레지스트 패턴(28)을 형성한다.After applying the antireflection film 27, in particular, an organic antireflection film on the interlayer insulating film 26, a photoresist such as ArF or KrF is applied on the antireflection film 27, and then ArF or the like. The photoresist pattern 28 is formed through a photolithography process using the corresponding exposure source.

구체적으로, 포토레지스트를 소정의 두께로 도포한 다음, 후속 식각공정에 따른 포토레지스트 패턴(28)의 내성을 강화시키기 위한 추가 공정으로 전자빔(Electron beam) 조사 또는 Ar 이온주입(Ion implantation) 등을 실시한 다음, ArF 등의 노광원(도시하지 않음)과 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(28)을 형성한다.Specifically, after the photoresist is applied to a predetermined thickness, electron beam irradiation or Ar ion implantation, etc. may be used as an additional process for enhancing the resistance of the photoresist pattern 28 according to the subsequent etching process. Then, a predetermined portion of the photoresist is selectively exposed using an exposure source (not shown) such as ArF and a predetermined reticle (not shown), and exposed or not exposed through the exposure process through a developing process. After the portion is left, the photoresist pattern 28 is formed by removing the etching residue or the like through a post-cleaning process or the like.

다음으로, 포토레지스트 상부의 프로파일 손실(PR top profile loss)에 따른 임계치수(Critical Dimension; 이하 CD라 함)의 넓어지는 현상(Widening)은 물론, 건식식각 도중에 특히, ArF 포토레지스트의 변형을 변형을 최소화하기 위해 사용되는 식각 레시피인 CF4/Ar 가스를 포함하는 플라즈마를 이용하며 포토레지스트 패턴(28)을 식각마스크로 하여 반사방지막(27)을 선택적으로 제거하는 바, 이 때 포토레지스트의 식각 잔류물인 스컴(30)이 오픈된 콘택예정영역(29) 내에 남는다.Next, the deformation of the ArF photoresist, especially during dry etching, as well as the widening of the critical dimension (hereinafter referred to as CD) according to the PR top profile loss on the photoresist, is modified. The anti-reflection film 27 is selectively removed by using a plasma containing CF 4 / Ar gas, which is an etching recipe used to minimize the pressure, and using the photoresist pattern 28 as an etching mask. Residual scum 30 remains in the open contact area 29.

한편, 반사방지막(27) 식각 중에 스컴(30)을 제거하기 위해 식각 공정 시간을 임의적으로 증가시킬 수 없는 문제점이 있는데, 이는 게이트 하드마스크(23)의 어택에 의한 하드마스크(27)의 손실이 발생할 수 있기 때문이다.On the other hand, there is a problem that the etching process time can not be arbitrarily increased to remove the scum 30 during the etching of the anti-reflection film 27, the loss of the hard mask 27 due to the attack of the gate hard mask 23 Because it can occur.

즉, 질화막과 산화막 간의 건식식각시에 선택비를 갖지 못하는 CF4/Ar 가스의 사용으로 인해 과도식각이 진행되면 하드마스크(23)의 손실이 발생하여 예컨대, 비트라인과 게이트전극(22) 간의 전기적 단락을 유발하여 수율을 감소시키는 원인이 될 수 있다.That is, when the excessive etching proceeds due to the use of CF 4 / Ar gas which does not have a selectivity in dry etching between the nitride film and the oxide film, loss of the hard mask 23 occurs, for example, between the bit line and the gate electrode 22. It may cause an electrical short and may cause a decrease in yield.

따라서, 전술한 CF4/Ar 가스를 이용하여 포토레지스트 패턴(28)의 변형을 최소화하며 콘택예정영역(29)을 정의한 다음, 도 2b에 도시된 바와 같이 포토레지스트 패턴(28) 형성에 따라 발생한 스컴(30)을 제거하기 위해 산화막 계열의 층간절연막(26)에 대한 포토레지스트의 식각선택비가 큰 식각 조건으로 반사방지막(27)에 대한 과도식각을 실시함으로써, 층간절연막(26)의 손상을 최소화하며 스컴(30)을 제거한다.Accordingly, the contact region 29 is defined by minimizing the deformation of the photoresist pattern 28 by using the CF 4 / Ar gas described above, and then generated as a result of forming the photoresist pattern 28 as shown in FIG. 2B. In order to remove the scum 30, the over-etching of the anti-reflection film 27 is performed under an etching condition in which the etch selectivity of the photoresist with respect to the oxide-based interlayer insulating film 26 is large, thereby minimizing damage to the interlayer insulating film 26 And remove the scum (30).

도 3은 도 2a와 같이 콘택예정영역(29)이 정의된 평면 SEM사진을 도시하는 바, 포토레지스트 패턴(28) 사이에 콘택예정영역(29)이 정의된 형상을 나타낸다.FIG. 3 shows a planar SEM photograph in which the contact area 29 is defined as shown in FIG. 2A, and shows a shape in which the contact area 29 is defined between the photoresist patterns 28.

이 때, Ar/CO/O2는 반사방지막(27)은 식각하지만 산화막 계열에 대한 식각은 거의 발생하지 않으므로, 층간절연막(26)의 손상없이 스컴(30)을 효과적으로 제거할 수 있다.At this time, since Ar / CO / O 2 etches the anti-reflection film 27 but hardly etches the oxide film, the scum 30 can be effectively removed without damaging the interlayer insulating film 26.

한편, 이 때 포토레지스트 패턴(28)의 형태 변형은 거의 발생하지 않지만, 포토레지스트 패턴(28)의 상부 손실을 유발시켜 프로파일을 벌어지게하고 결과적으로 CD의 증가를 가져오기 때문에 CD 손실이 발생하지 않도록 적절한 시간으로 과도식각 시간을 조절해야 한다.On the other hand, the shape deformation of the photoresist pattern 28 hardly occurs at this time, but the CD loss does not occur because it causes an upper loss of the photoresist pattern 28 to open the profile and consequently increases the CD. The over-etching time should be adjusted to an appropriate time so that it does not.

한편, 전술한 과도식각 및 반사방지막(27) 식각시 챔버 압력을 10 mTorr ∼ 100 mTorr로 유지하며, 300W ∼ 2000W의 파워를 이용하며, CF4와 Ar의 유량은 각각 10 SCCM ∼ 200 SCCM을 사용하는 것이 바람직하다.Meanwhile, the chamber pressure is 10 when the above-described transient etching and anti-reflection film 27 are etched. Maintain mTorr ~ 100 mTorr, use 300W ~ 2000W power, CF4As for the flow rates of and Ar, it is preferable to use 10 SCCM-200 SCCM, respectively.

다음으로, 포토레지스트 패턴(28)을 식각마스크로 하는 SAC 식각공정을 진행하는 바, 도 2c에 도시된 바와 같이, 먼저 층간절연막(26)을 일부식각한다. 이는 콘택의 원형 유지를 위한 것으로 CF4/Ar 가스를 이용한다.Next, a SAC etching process using the photoresist pattern 28 as an etching mask is performed. As shown in FIG. 2C, first, the interlayer insulating layer 26 is partially etched. This is to maintain the circular shape of the contact using CF 4 / Ar gas.

만일, 도 2c와 같은 식각단계를 거치지 않고 바로 SAC 공정을 진행할 경우 패턴 변형에 의해 패턴 자체가 원형에서 다각형 모양으로 변하게 된다. 도 4는 2 2c 공정 후 SAC 공정을 통해 콘택홀(C/T)이 형성된 평면 형상을 도시하고 있다.If the SAC process is performed immediately without performing an etching step as shown in FIG. 2C, the pattern itself is changed from a circular shape into a polygonal shape by the pattern deformation. 4 illustrates a planar shape in which contact holes C / T are formed through the SAC process after the 2 2c process.

다음으로, 도 2d에 도시된 바와 같이, 통상적인 SAC 레시피를 이용하여 기판(20) 표면을 노출시키는 콘택홀(도시하지 않음)을 형성한 다음, 폴리실리콘 등의 플러그 물질을 증착 또는 성장시켜 게이트전극(22) 사이의 기판(20)에 콘택된 플러그(30) 예컨대, 비트라인 콘택 플러그를 형성한다.Next, as shown in Figure 2d, using a conventional SAC recipe to form a contact hole (not shown) that exposes the surface of the substrate 20, and then deposit or grow a plug material such as polysilicon to gate A plug 30, for example, a bit line contact plug, is formed on the substrate 20 between the electrodes 22.

도 5는 포토레지스트가 제거된 후의 콘택홀(C/T) 형상을 도시한 것으로 스컴성 잔류물이 존재하지 않음을 확인할 수 있다.5 shows the contact hole (C / T) shape after the photoresist is removed, and it can be seen that no scum residue is present.

한편, 콘택홀 내부에 잔류하는 산화막 등을 제거하는 추가의 식각 공정이 필요할 경우, 이 때에는 포토레지스트의 변형을 일으킬 수 있는 식각조건 예컨대, C4F8/CH2F2가스를 이용할 수 있다.On the other hand, when an additional etching process for removing the oxide film and the like remaining in the contact hole is required, etching conditions such as C 4 F 8 / CH 2 F 2 gas, which may cause deformation of the photoresist, may be used.

전술한 본 발명의 일실시예를 통해 살펴본 바와 같이, 콘택 형성을 위한 건식식각 중 포토레지스트의 스컴에 의해서 발생하는 콘택오픈결함 현상을 방지하기 위해 레시피 상에서의 반사방지막 과도식각 스텝을 기능적으로 분리하여 ArF 등의 포토레지스트의 패턴 변형이 발생하지 않는 식각가스의 레시피로 포토레지스트 께게 정도의 식각타겟으로 식각한 후, 층간절연막에 대한 포토레지스트의 식각선택비가 큰 식각가스를 갖는 레시피로 반사방지막에 대한 과도식각을 실시하여 잔존하는 스컴을 제거하여 콘택오픈결함을 방지할 수 있음을 실시예를 통해 알아 보았다.As described through the above-described embodiment of the present invention, in order to prevent contact open defects caused by scum of photoresist during dry etching for contact formation, the anti-reflection film transient etching step on the recipe is functionally separated. After etching with an etching target of the thickness of the photoresist as a recipe for etching gas that does not cause pattern deformation of photoresist such as ArF, the photoresist has a large etching selectivity for the interlayer insulating film. The present invention has shown that the contact open defect can be prevented by removing excess scum by performing excessive etching.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은, 콘택 형성시 콘택오픈결함을 방지할 수 있어, 궁극적으로 반도체소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention described above can prevent contact open defects when forming a contact, and can be expected to have an excellent effect of ultimately improving the yield of a semiconductor device.

Claims (5)

기판 상의 피식각층 상에 반사방지막과 포토레지스트 패턴을 차례로 형성하는 단계;Sequentially forming an antireflection film and a photoresist pattern on the etched layer on the substrate; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 선택적으로 제거하여 상기 피식각층 표면을 노출시키는 단계;Selectively removing the anti-reflection film by using the photoresist pattern as an etch mask to expose a surface of the etched layer; 상기 포토레지스트 패턴 형성에 따라 발생된 스컴을 제거하기 위해 상기 피식각층에 대한 포토레지스트의 식각선택비가 큰 식각 조건으로 상기 반사방지층에 대한 과도식각을 실시하는 단계; 및Performing transient etching on the anti-reflective layer under an etching condition having a large etching selectivity of the photoresist with respect to the etched layer to remove scum generated by forming the photoresist pattern; And 적어도 상기 포토레지스트 패턴을 식각마스크로 상기 노출된 피식각층을 선택적으로 식각하여 상기 기판 표면을 노출시키는 콘택홀을 형성하는 단계Selectively etching the exposed etched layer using at least the photoresist pattern as an etch mask to form a contact hole exposing the surface of the substrate; 를 포함하는 반도체소자 제조방법.Semiconductor device manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 피식각층은 산화막을 포함하는 것을 특징으로 하는 반도체소자 제조방법.The etching layer is a semiconductor device manufacturing method characterized in that it comprises an oxide film. 제 2 항에 있어서,The method of claim 2, 상기 과도식각을 실시하는 단계에서 Ar/CO/O2가스를 포함하는 플라즈마를 이용하는 것을 특징으로 하는 반도체소자 제조방법.The method of manufacturing a semiconductor device, characterized in that using the plasma containing the Ar / CO / O 2 gas in the step of performing the transient etching. 제 3 항에 있어서,The method of claim 3, wherein 상기 과도식각시 챔버 압력을 10mTorr 내지 100mTorr로 유지하며, 300W 내지 2000W의 파워를 이용하는 것을 특징으로 하는 반도체소자 제조방법.The method of manufacturing a semiconductor device, characterized in that to maintain the chamber pressure at 10mTorr to 100mTorr during the excessive etching, using a power of 300W to 2000W. 제 1 항에 있어서,The method of claim 1, 상기 반사방지막을 선택적으로 제거시 CF4/Ar 가스를 포함하는 플라즈마를 이용하는 것을 특징으로 하는 반도체소자 제조방법.And selectively removing the anti-reflection film using a plasma containing CF 4 / Ar gas.
KR1020020031850A 2002-06-07 2002-06-07 Method for fabrication of semiconductor device KR20030094627A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020031850A KR20030094627A (en) 2002-06-07 2002-06-07 Method for fabrication of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031850A KR20030094627A (en) 2002-06-07 2002-06-07 Method for fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
KR20030094627A true KR20030094627A (en) 2003-12-18

Family

ID=32386166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031850A KR20030094627A (en) 2002-06-07 2002-06-07 Method for fabrication of semiconductor device

Country Status (1)

Country Link
KR (1) KR20030094627A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770540B1 (en) * 2005-12-28 2007-10-25 동부일렉트로닉스 주식회사 Manufacturing method of a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770540B1 (en) * 2005-12-28 2007-10-25 동부일렉트로닉스 주식회사 Manufacturing method of a semiconductor device

Similar Documents

Publication Publication Date Title
KR100479600B1 (en) A forming method of contact
JP4420592B2 (en) Method for forming fine pattern of semiconductor element
JP2006041486A (en) Manufacturing method of semiconductor device using amorphous carbon film as sacrifice hard mask
KR100550640B1 (en) A forming method of pattern using ArF photolithography
US20030181054A1 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
KR100551071B1 (en) Method for fabrication of semiconductor device
KR100489360B1 (en) A fabricating method of semiconductor device using ArF photolithography
KR100939109B1 (en) Method for fabricating semiconductor device
KR20030094627A (en) Method for fabrication of semiconductor device
JP4081793B2 (en) Method for manufacturing semiconductor device using photoresist pattern
KR100808050B1 (en) A forming method of pattern using ArF photolithography
KR100533967B1 (en) A forming method of pattern using ArF photolithography
KR100440776B1 (en) A fabricating method of semiconductor device using ArF photolithography
KR100443346B1 (en) Method of forming fine contact hole for semiconductor device
KR20040057502A (en) A forming method of pattern of semiconductor device using ArF photolithography
KR20030058247A (en) A forming method of semiconductor device with improved protection of pattern deformation
KR100527398B1 (en) A forming method of self align contact using ArF lithography
KR20030049245A (en) A forming method of bitline using ArF photolithography
KR100858874B1 (en) METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE USING ArF PHOTOLITHOGRAPHY
KR20040057396A (en) Method for fabricating semiconductor device
KR100549272B1 (en) Submicron semiconductor device and method for manufacturing the same
KR20040057748A (en) A forming method of pattern of semiconductor device using ArF photolithography
CN117795647A (en) Method for forming pattern
KR20030049900A (en) A forming method of pattern using ArF photolithography
KR20030041044A (en) A forming method of pattern using ArF photolithography

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid