KR20030094052A - 전압 대 전류 변환을 위한 시스템 장치 및 방법 - Google Patents

전압 대 전류 변환을 위한 시스템 장치 및 방법 Download PDF

Info

Publication number
KR20030094052A
KR20030094052A KR10-2003-0034754A KR20030034754A KR20030094052A KR 20030094052 A KR20030094052 A KR 20030094052A KR 20030034754 A KR20030034754 A KR 20030034754A KR 20030094052 A KR20030094052 A KR 20030094052A
Authority
KR
South Korea
Prior art keywords
amplifier
output
differential amplifier
voltage
signal
Prior art date
Application number
KR10-2003-0034754A
Other languages
English (en)
Inventor
마이클제이. 맥긴
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20030094052A publication Critical patent/KR20030094052A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Abstract

FM 라디오 시스템, 특히 협대역 입력 필터가 아닌 광대역 입력 필터를 사용하는 FM 라디오 시스템에서 사용하기 위한, 3차 왜곡(thrid order distortion)이 개선된 전압 대 전류 변환기가 여기에 개시된다. 주 증폭기(main amplifier)보다 더욱 많은 왜곡을 생성하고 더 작은 gm을 갖는 제 2 증폭기(224)와 주 증폭기(222)를 교차-연결함으로써, 3차 주파수 피크의 크기가 감소되기 때문에 원치 않는 신호들의 비선형 증폭으로 초래된 3차 주파수 피크들은 원하는 신호에 간섭하는 것이 방지될 수 있다.

Description

전압 대 전류 변환을 위한 시스템 장치 및 방법{System apparatus and method for voltage to current conversion}
본 발명은 일반적으로 전압 대 전류 변환기들에 관한 것이다.
라디오 신호들은 보통 채널들이라 불리는 많은 상이한 주파수 성분들을 포함할 수 있다. 통상, 스피커 또는 유사한 장치에 전달된 아날로그 처리를 위해 한 특정 채널을 선택하고 분리하는 것이 요구되어, 선택된 채널내에 포함된 정보는 청취자에 의해 소리로서 인식될 수 있다. 선택된 채널을 분리하기 위해, 라디오 수신기들은 선택된 채널에 대응하는 특정 주파수에 동조된다.
라디오 수신기를 동조하려면 라디오 수신기내의 회로가 선택된 채널에 대응하는 주파수에 주로 응답하도록 구성되는 것이 필요하다. 종래 라디오 시스템들에서, 라디오 수신기를 동조하는 것은 라디오 신호가 증폭되기 전에 라디오 신호를 필터링하도록 안테나 입력 근처에 협대역 라디오 주파수(RF) 필터를 동조하는 것이 포함된다. 협대역 필터에 의한 협대역 필터링은 선택된 채널 주위의 매우 좁은 주파수들 대역을 제외하고 라디오 신호로부터의 모든 주파수를 반드시 제거한다. 선택된 채널에 사용되는 주파수만을 통과시키는 것은 상대적으로 높은 선택도를 제공하고, 필터링된 신호가 상대적으로 간단한 증폭기들에 의해 증폭되게 한다.
협대역 RF 필터들은 좋은 선택도를 제공하지만, 협대역 필터의 동조는 최적의 성능을 위해 라디오 수신기내의 다른 회로의 동조와 정확히 조정되어야 하므로, 비용과 복잡성을 라디오 수신기에 추가하는 단점을 가진다. 협대역 필터들의 정밀한 동조 요건들은 종종 엄밀한 공차(close tolerance)들을 갖는 부분들을 더 필요로 하고, 이것은 라디오 수신기를 조립하는 비용을 현저히 증가시킬 수 있다. 협대역 필터들을 사용하는 것과 관련하여 복잡성과 비용을 감소하기 위해, 제조자들은안테나 입력에서 협대역 필터들 대신에 광대역 필터들이 사용되어야 한다는 것을 보다 최근에 명기하기 시작하였다.
하지만, 광대역 필터들을 사용하는 비용 절약 수단은 새로운 난관을 야기한다. 선택된 채널 주위의 원치 않는 주파수들이 완전히 걸러지지 않기 때문에, 외부로부터의 주파수들과 원치 않는 채널들을 처리할 수 있도록 라디오 수신기의 후속 부분들에 많은 요구가 놓인다. 예를 들어, 헤테로다인 수신기의 혼합기에 대한 입력에 보통 사용되는 전압 대 전류 변환기가 비선형이면, 부가적인 원치 않는 주파수 성분들이 생성될 수 있으며, 이것은 처리 회로가 원하는 채널과 관련된 주파수 피크들과 원치 않는 주파수 성분들을 식별하는 것을 어렵게 한다. 종래 기술인 도 1은 이 문제를 도시한다.
종래 기술인 도 1은 모두 광대역 필터를 통과하는 원하는 신호(140), 제 1 인접 신호(110) 및 제 2 인접 신호(120)를 도시한다. 일반적으로 광대역 필터링은 원하는 신호(140)에 대해 집중될 것이며, 하나 이상의 인접 신호들이 원하는 신호(140)의 양 측에 일반적으로 존재하는 것이 이해될 것이다. 하지만, 설명을 위해, 원하는 신호(140)의 한 측의 인접 신호들만 도시된다. 협대역 필터를 사용하는 종래 라디오 시스템들에서, 제 1 인접 신호(110)와 제 2 인접 신호(120)는 걸러지지만, 이것은 광대역 필터를 사용할 때의 경우가 아니다. 전압 대 전류 변환기를 갖는 혼합기에 제 1 및 제 2 인접 신호(110 및 120)와 같은 인접 신호들을 포함하는 라디오 신호가 제공되면, 3차 신호들(130 및 132)이 생성될 것이다. 제 1 인접 신호 및 제 2 인접 신호와 관련된 3차 신호들(130 및 132)은 멱급수 식의 제 3 행에 대응하는 전압 대 전류 변환기의 비선형들 때문에 생성된 원치 않는 산물들(artifacts)이다. 이러한 3차 신호들(3차 신호(130) 참조)은 원하는 신호(140)의 주파수에 충분히 가까운 주파수일 수가 있어 왜곡과 간섭의 원인이 된다. 제 1 인접 신호(110), 제 2 인접 신호(120) 및 3차 신호(132)는 원하는 신호(140)와 충분히 다른 주파수들을 가지기 때문에, 라디오 회로의 뒤이은 협대역 필터들은 큰 어려움 없이 제 1 인접 신호(110), 제 2 인접 신호(120) 및 3차 신호(132)를 걸러낼 것이다. 하지만, 협대역 필터들은 3차 신호(130)를 걸러내기 어려울 수 있는데, 이는 3차 신호의 주파수가 원하는 신호(140)에 너무 가깝기 때문이다.
전압 대 전류 변환기들을 더욱 선형으로 하여, 그에 의해 3차 신호들(130 및 132)의 크기를 감소시키기 위해, 몇몇 종래 변환기들은 피드백 증폭기들과 다이오드 상쇄 회로를 사용하였다. 하지만, 이러한 종래 시도는 전압 대 전류 변환기들이 상대적으로 작은 범위의 주파수들에서만 더욱 선형으로 잘 동작하도록 하고, 위상 이동 문제들로 인해 고주파수들에서 잘 동작하지 않는 경향이 있다. 또한, 여분의 장치들 및 저항기들은 잡음 성능을 저하시킬 수 있다. 다른 전압 대 전류 변환기들은 높은 선형도를 얻기 위해 바이어스 전류의 양을 증가시켜 사용하였다. 불행히도, 많은 현재의 이동 장치들에서 고레벨의 바이어스 전류는 휴대용 전원들에 의해 부과된 전원 제약으로 인해 비실용적이다.
따라서, 필요한 것은 광대역 입력 필터들과 함께 사용될 수 있는 전압 대 전류 변환기이다. 특히, 몇몇 종래 전압 대 전류 변환기들에 의해 도입된 것들과 같은 위상 이동 문제점들, 수신기의 전반적인 잡음 특성의 열화 또는 요구된 선형성을 달성하기 위해 큰 바이어스 전류를 사용하는 것을 유발하지 않으면서, 비선형에 의해 생성된 3차 신호들의 문제점들을 피하거나 감소시키기 위해 전압 대 전류 변환기가 더욱 선형으로 이루어질 수 있다면 명확히 이로울 것이다.
도 1은 전압 대 전류 변환기의 비선형적에 의해 생성된 3차 왜곡이 어떻게 원하는 신호와 간섭할 수 있는지를 도시하는 종래 기술의 그래프.
도 2는 본 발명의 실시예에 따른 라디오 수신기의 블록도.
도 3은 본 발명의 실시예에 따른 전압 대 전류 변환기/증폭기의 개략도.
도 4는 본 발명의 실시예에 따른 상쇄 없는 주 차동 증폭기의 출력을 도시하는 그래프.
도 5는 본 발명의 실시예에 따른 상쇄 차동 증폭기의 출력을 도시하는 그래프.
도 6은 본 발명의 실시예에 따라서 상쇄 차동 증폭기에 교차-연결된 주 차동 증폭기를 포함하는 전압 대 전류 변환기의 출력을 도시하는 그래프.
도 2 내지 도 6은 주파수 변조된 (FM) 라디오 수신기와 그에 사용된 전압 대 전류 변환기를 도시한다. 적어도 한 실시예에서 전압 대 전류 변환기로의 입력은 원하는 채널의 주파수에 인접한 모든 주파수 성분들을 걸러내지 못하는 광대역 필터로부터 수신된다. 전압 대 전류 변환기는 감소된 3차 왜곡 성분들을 갖는 출력을 생성하기 위해 주 차동 증폭기(main differential amplifier) 및 상쇄 차동 증폭기(cancellation differential amplifier)를 사용한다. 전압 대 전류 변환기의 출력은 신호가 국부 발진기로부터의 신호와 혼합되는 혼합기로 공급되어 중간 주파수(IF)를 생성하고, 이 신호(IF)는 그 후 오디오 출력을 생성하기 위해 필터링되고, 증폭되고, 복조된다. 적어도 한 실시예에서 설명된 전압 대 전류 변환기는 라디오 수신기들에서 사용될 때 수용될 수 없는 위상 이동들과 과도한 비선형들은 도입하지 않는다.
이제 도 2를 참조하여, FM 라디오 수신기는 본 발명의 하나의 실시예에 따라설명될 것이다. FM 라디오 수신기는 전체적으로 라디오(200)로서 표시된다. 라디오(200)는 안테나(208), 광대역 입력 필터(210), 전압 대 전류 변환기(220), 국부 발진기(232), 혼합기(230), 협대역 중간 주파수(IF) 필터(240), IF 증폭기(250) 및 FM 복조기(260)를 포함한다. 동작에 있어서, 광대역 입력 필터(210)는 안테나(208)에서 라디오 신호를 수신한다. 안테나(208)에서 수신된 라디오 신호는 특정 주파수들에 대응하는 다수의 채널들을 포함하고, 이 채널들은 원하는 채널 및 원치 않는 다수의 채널들을 포함한다.
광대역 입력 필터(210)는 안테나(208)에서 수신된 라디오 신호에 포함된 몇몇 원치 않는 채널을 걸러낸다. 광대역 입력 필터(210)에 의해 걸러진 채널들은 원하는 채널의 주파수에서 상대적으로 멀리 있는 주파수들에 대응하는 채널들을 주로 포함한다. 하지만, 적어도 두 인접 채널로부터의 주파수 성분들은 광대역 입력 필터(210)에 의해 완전히 걸러지지 않는다.
필터링된 라디오 신호는 광대역 입력 필터(210)로부터 전압 대 전류 변환기(220)로 통과된다. 전압 대 전류 변환기(220)는 필터링된 라디오 신호 전압을 출력 전류로 선형 변환하고, 출력 전류를 혼합기(230)로 보낸다. 필터링된 라디오 신호에 포함된 원치 않는 채널들로부터 과도한 3차 왜곡을 생성하지 않고 변환을 달성하기 위해, 전압 대 전류 변환기(220)는 그 출력이 교차-연결된 두 개의 차동 증폭기를 사용한다.
도시된 실시예의 주 증폭기(222)는 차동 증폭기이며, 당업자에게 잘 알려진 방법으로 전압 대 전류 변환을 수행한다. 또한 도 2의 차동 증폭기로서 도시된 상쇄 증폭기(224)는 주 증폭기(222)와 동일한 입력을 수신하지만, 상쇄 증폭기(224)의 출력들은 주 증폭기(222)의 출력들과 교차-연결된다. 이것은 상쇄 증폭기(224)의 양의 출력이 주 증폭기(222)의 반전 출력에 연결되고, 상쇄 증폭기(224)의 반전 출력은 주 증폭기(222)의 비-반전 출력에 연결되는 것을 의미한다.
주 증폭기(222) 및 상쇄 증폭기(224) 양쪽 모두는, 차동 증폭기의 출력 전류가 입력 전압의 주어진 변화에 대해 얼마나 많이 변화하는지에 대한 실질적 척도인 특성 전달 트랜스컨덕턴스(gm)를 갖는다. 주 증폭기(222)의 gm은 상쇄 증폭기(224)의 gm보다 현저히 크게 구성된다. 적어도 한 실시예에서, 주 증폭기(222)의 gm은 상쇄 증폭기(224)의 gm보다 약 10배 크다. 다른 실시예에서, 주 증폭기(222)의 gm은 상쇄 증폭기(224)의 gm보다 약 5배 내지 15배 크게 구성된다. 주 증폭기(222)의 gm대 상쇄 증폭기(224)의 gm의 비가 15:1보다 크게 구성되면, 차동 증폭기들내의 트랜지스터들을 매칭시키는 것이 더 문제가 될 수 있다. 반대로, 주 증폭기(222)의 gm대 상쇄 증폭기(224)의 gm의 비가 5:1 보다 작게 구성되면, 원하는 신호(140)의 현저한 신호 손실이 교차-연결된 배열의 유효성에 영향을 줄 수도 있다. 본 명세서에 개시된 내용에 따라서 주 증폭기(222)의 gm대 상쇄 증폭기(224)의 gm의 비율이 명세서에 진술된 범위 밖에 구성될 수 있지만, 진술된 범위 밖에 놓인 gm비는 어떤 문제를 가질 수 있다고 예상된다.
또한, 주 증폭기(222)의 gm을 상쇄 증폭기(224)의 gm보다 크게 구성하는 것에 더하여, 증폭기들 각각에 공급된 바이어스 전류량이 다르다. 주 증폭기(222)에 공급된 바이어스 전류는 상쇄 증폭기(224)에 공급된 바이어스 전류량보다 크다. 주 증폭기(222)에 상쇄 증폭기(224)보다 바이어스 전류가 크게 공급되기 때문에, 상쇄 증폭기(224)는 주 증폭기(222)에 의해 생성된 것보다 상대적으로 더 큰 왜곡량을 생성할 것이다. 하지만, 주 증폭기(222)의 gm이 상쇄 증폭기(224)의 gm보다 크게 구성된다는 것을 상기해본다. 그 결과, 상쇄 증폭기(224)에서 생성된 원하는 신호에 대한 왜곡비는 주 증폭기(222)의 원하는 신호의 왜곡비보다 매우 크다. 따라서, 상쇄 증폭기(224)에 의해 생성된 왜곡이 주 증폭기(222)에 의해 생성된 왜곡에서 교차-연결 때문에 효율적으로 감산될 때, 전압 대 전류 변환기(220)의 출력은 상쇄 증폭기(224)가 제공하는 상쇄 없이 주 증폭기(222)가 생성하는, 원치 않는 신호들에 의한 3차 왜곡량보다 현저히 감소된 3차 왜곡량을 갖는다. 원하는 신호량을 상당히 감소시키지 않고, 원치 않는 3차 왜곡을 상쇄하는 처리는 이후에 도 4 내지 도 6과 관련하여 설명한다.
감소된 3차 왜곡량을 갖는 전압 대 전류 변환기(220)의 출력은 그 후 혼합기(230)에 공급된다. 혼합기(230)는 당업자에게 잘 알려진 방법으로 국부 발진기(232)의 출력과 전압 대 전류 변환기(220)의 출력을 혼합하여, 중간 주파수(IF) 신호를 생성한다. 이러한 IF 주파수 신호는 라디오(200)내의 다른 회로에 의해 사용되어 오디오 출력을 생성한다. 원하는 채널, 원하는 채널 주위 대역의 일부 원치않는 채널들 및 일부 소량의 3차 왜곡을 여전히 포함하는 혼합기(230)의 출력은 이제 협대역 IF 필터(240)로 통과된다.
원하는 채널에 아주 가까운 모든 원치 않는 주파수들을 제외하고, 협대역 IF 필터(240)는 신호로부터 원치 않는 주파수 성분들을 제거한다. 일부 3차 왜곡은 통상 원하는 신호에 매우 가까워 협대역 IF 필터(240)가 그것을 완전히 제거할 수 없다는 것에 유념한다. 따라서, 신호가 협대역 IF 필터(240)에 도착하는 시간에, 3차 왜곡이 미리 제거되거나 최소화되어, 라디오의 오디오 출력의 품질이 상당히 영향받지 않는 것이 바람직하다. 또한 전압 대 전류 변환기(220)에서 주 증폭기(222)와 상쇄 증폭기(224)의 교차-연결로 인해, 본 발명의 적어도 한 실시예는 감소된 3차 왜곡량을 갖는 출력을 제공하는 것을 유념한다.
신호는 협대역 IF 필터(240)를 떠난 후 IF 증폭기(250)에 공급된다. IF 증폭기(250)는 IF 신호를 증폭하고 그것을 FM 복조기(260)에 제공한다. FM 복조기(260)는 캐리어로부터 신호의 정보를 분리하고, 그 후 정보를 스피커들, 이퀼라이저들 또는 다른 적절한 신호 취급 회로 또는 장치(도시하지 않음)에 전달될 수 있는 오디오 출력 신호로 처리한다.
다음 도 3을 참조하여 설명한다. 본 발명의 한 실시예에 따른 전압 대 전류 변환기의 실시예가 예시되며, 전체적으로 변환기(300)로서 표시된다. 변환기(300)로의 입력은, 적어도 한 실시예에서 도 2에 기술된 바와 같은 광대역 라디오 주파수 필터의 출력인 Vin이다. 도시된 실시예에서, 점선 외부의 트랜지스터들(Q1, Q2, Q3 및 Q4)은 주 차동 증폭기(360)를 형성하고, 점선 내부의 트랜지스터들(Q11,Q12, Q13 및 Q14)은 상쇄 증폭기(350)를 형성한다. 저항기들(RB1)과 함께 트랜지스터들(Q3 및 Q4)은 주 증폭기(360)를 위한 일정 전류 테일(constant current tail)들을 형성하고, 트랜지스터들(Q13 및 Q14)과 저항기들(RB2)은 상쇄 증폭기(350)를 위한 일정 전류 테일들을 형성한다. 일정 전류 테일들은 당업자에게 잘 알려져있기 때문에, 이하의 설명은 트랜지스터들(Q1, Q2, Q11, Q12) 및 저항기들(RE2 및 RE1)에 주로 초점이 맞춰진다. 전압들(VB)을 이용하는 도시된 트랜지스터들의 적절한 바이어싱도 당업자에 의해 잘 이해될 것이다.
미리 기술한 바와 같이, 변환기(300)의 차동 출력들(310 및 320)에서 3차 왜곡의 감소된 레벨을 달성하기 위해, 주 증폭기(360)의 gm은 상쇄 증폭기(350)의 gm보다 크게 설정되어야만 한다. 주 증폭기(360)의 gm은 저항기(RE1)의 값에 의해 주로 관리되고, 상쇄 증폭기(350)의 이득은 저항기(RE2)의 값에 의해 주로 제어된다. 적어도 한 실시예에서, 트래지스터들(Q1 및 Q2)을 포함하는 주 증폭기(360)는 트랜지스터들(Q11 및 Q12)을 포함하는 상쇄 증폭기(350)의 gm보다 약 10배 큰 gm을 갖도록 구성된다. 왜 이것이 필요한지를 이해하기 위해, 주 증폭기(360)의 gm이 상쇄 증폭기(350)의 gm과 동일한 경우를 고려해본다. 트랜지스터들(Q11 및 Q12)의 출력들이 트랜지스터들(Q1 및 Q2)의 출력들과 교차-연결되므로, 트랜지스터(Q1)에 의해 제공된 컬렉터 전류(IC1)의 모든 변화는 트랜지스터(Q12)에 의해 제공된 컬렉터 전류(IC12)의 변화로 상쇄될 것이다. 이것은 양쪽의 출력들(310 및 320)에실전류(net current)가 0이 되는 결과를 가져오고, 출력 전류(IO1) 및 출력 전류(IO2)가 필연적으로 0이 되고, 모든 원하는 신호가 원치 않는 신호 및 3차 왜곡과 함께 완전히 상쇄됨을 의미한다.
하지만, 상쇄 증폭기(350)의 gm을 주 증폭기(360)의 gm보다 작게함으로써, 트랜지스터(Q1)로부터의 컬렉터 전류(IC1)와 트랜지스터(Q12)로부터의 컬렉터 전류(IC12)의 합인 출력 전류(IO1)는 합이 반드시 0인 것은 아니다. 유사하게, 출력 전류(IO2)는 트랜지스터(Q2)로부터의 컬렉터 전류(IC2)와 트랜지스터(Q11)로부터의 컬렉터 전류(IC11)의 합이고, 역시 0이 아닌 값을 갖지만, IO1와 180도의 위상차를 갖는다. (트랜지스터들(Q1 및 Q2)을 포함하는) 주 증폭기(360)와 (트랜지스터들(Q11 및 Q12)을 포함하는) 상쇄 증폭기(350) 사이의 gm의 비가 약 5:1보다 큰 한, 교차-연결에 기인한 신호 손실량은 변환기(300)의 동작에 현저히 악영향을 미치지 않는다.
하지만, 단지 gm을 다르게 하는 것은 원치 않는 3차 왜곡에 대한 영향과 동일한 영향을 원하는 신호에 미칠 수 있고, 출력들(310 및 320)에서 원하는 신호 대 3차 왜곡의 비는 변하지 않는다. 원하는 신호 대 3차 왜곡의 비를 개선하기 위해, 원하는 신호의 양을 감소시키는 것 보다 출력 전류들(IO1 및 IO2)의 3차 왜곡량을 감소시켜야만 한다.
이것을 달성하기 위해, RE2 및 RE1의 값들은 약 10:1의 비를 갖도록 설정되고, RB1 및 RB2의 값들은 주 증폭기(360) 및 상쇄 증폭기(350)에 의해 생성된 세번째 레벨 왜곡 성분들의 크기가 일치되도록 선택된다. RB2의 값은 트랜지스터들(Q11 및 Q12)을 통해 흐르는 바이어스 전류량을 효율적으로 설정하고, RB1의 값은 트랜지스터들(Q1 및 Q2)를 통해 흐르는 바이어스 전류량을 효율적으로 설정한다. RB2의 값을 RB1의 값보다 높게함으로써, Q11 및 Q12의 바이어스 전류량은 트랜지스터들(Q1 및 Q2)를 통해 흐르는 바이어스 전류량보다 대응적으로 작아지며, 상쇄 증폭기(350)의 3차 왜곡이 증가한다. 따라서, RB1에 대한 RB2의 값을 증가시킴으로써, 상쇄 증폭기(350)의 3차 왜곡은 증폭기(360)내의 3차 왜곡의 크기와 같아질 때까지 증가될 수 있다. 비록 증폭기(350 및 360)의 왜곡이 바이어스 전류들을 제어함으로써 동일해질 수 있지만, 상쇄 증폭기(350)의 gm은 RE2의 값이 RE1의 값보다 매우 크기 때문에 주 증폭기(360)의 gm보다 여전히 매우 작다.
따라서, RE2 대 RE1의 비에 더해, RE2 대 RE1의 비와 일치되도록 선택되는 저항기들 RB2 대 RB1의 비 역시 주 증폭기(360)에 의해 생성된 왜곡량보다 상쇄 증폭기(350)에서의 왜곡량이 증가하는 역할을 한다. RB1이 RB2 보다 작은 값을 가지기 때문에, 트랜지스터들(Q11 및 Q12)를 통해 흐르는 것보다 트랜지스터들(Q1 및 Q2)를 통해 흐르는 전류가 많다. 트랜지스터를 통해 흐르는 전류량의 감소는 트랜지스터에 의해 생성된 3차 왜곡량을 증가시킨다. 따라서, 트랜지스터들(Q11 및 Q12)을 통해 흐르는 감소된 전류량은 주 증폭기(360)에 의해 생성된 왜곡량에 비해 상쇄 증폭기(350)에 의해 생성된 왜곡을 증가시킨다. 적어도 한 실시예에서, 트랜지스터들(Q11 및 Q12)을 통해 흐르는 전류량이 트랜지스터들(Q1 및 Q2)을 통해 흐르는 전류량보다 약 18배 적다.
상쇄 증폭기(350)의 이득이 주 증폭기(360)의 이득보다 적고, 상쇄 증폭기(350)에 의해 생성된 왜곡량이 주 증폭기(360)에 의해 생성된 왜곡량에 비해 상대적으로 작으므로, 상쇄 증폭기(350)의 출력이 주 증폭기(360)의 출력에 교차 연결될 때, 더 많은 3차 왜곡은 상쇄될 것이며, 원하는 신호가 적게 상쇄될 것이며, 따라서 결국 상쇄 없는 증폭기에 비해 감소된 3차 왜곡량을 갖는 출력이 된다는 것은 명백할 것이다.
여기에 기술된 바와 같은 전압 대 전류 변환기는 구성하는 중요한 이점들 중 하나는, 3차 성분들의 상쇄가 저항기비들에만 의존해서 이루어질 수 있기 때문에, 이러한 변환기의 선형성이 온도 또는 신호 진폭과 함께 현저히 변하지 않는다는 것이다. 실제로, 3차 성분들의 거의 완전한 상쇄는 저항기들(RB2 및 RB1)의 비가 이하의 식에 따라 설정되면 달성될 수 있다.
도 3이 종래의 바이-폴라 접합 트랜지스터들(BJT)을 도시하고 있지만, 전계 효과 트랜지스터들(FET)과 같은 다른 트랜지스터들 등은 여기에 기술된 원리에 따른 변환기를 구현하는데 사용될 수 있다는 것을 이해할 수 있다. 변환기(300)는 주 증폭기(360)와 상쇄 증폭기(350)의 출력들이 교차-연결된 것으로 나타내지만, 다른 실시예들에서 주 증폭기와 상쇄 증폭기의 입력들은 교차-연결되고, 출력들은 병렬로 연결될 수 있어, 도 3과 관련하여 설명된 것과 같거나 유사한 효과를 달성한다.
다음으로 도 4를 참조하여, 상쇄가 없는 차동 증폭기의 출력 신호가 도시된다. 도 4는 비선형 증폭기에 의한 두 개의 분리된 주파수 피크들(410 및 420)의 증폭으로 인한 3차 주파수 피크(430)의 생성을 도시한다. 시뮬레이션의 완화와 설명의 간결성을 위해, 원하는 신호의 한 측상에 두 개의 원치 않는 주파수 신호만이 시뮬레이팅된다. 원하는 신호나 원하는 신호의 다른 측상에 부가적인 원치 않는 주파수들은 도시된 시뮬레이션에 포함되지 않는다. 원하는 신호가 시뮬레이션에 포함되었다면, 3차 주파수 피크(430)와 같은 주파수에 있고, 주파수 피크들(410 및 420)과 같은 진폭을 가질 것이다. 또한 시뮬레이션 그래프가 전압에 대해 도시되었지만, 전압은 저항기에 의해 변환기의 출력 양단에 전개되고 전압 대 전류 변환기의 전류 출력의 측정을 돕는데만 사용된다는 것을 알 수 있다. 출력이 전압 레벨로서 도시되지만, 피크들 사이의 동일한 관계는 전압 대 전류 변환기의 전류 출력에 대하여 유효하다.
원치 않는 주파수들을 나타내는 두 개의 주파수 피크들(410 및 420)은 약 -14db의 진폭을 가진다. 피크(430)의 값은 약 -85db임을 알 수 있다. 그 결과, 주파수 피크들(410 및 420)과 3차 주파수 피크(430)의 차는 약 70dB이다. 상기 기술된 바와 같이, 이러한 실시예의 목적을 위해 원하는 신호(도시하지 않음)는 원치 않는 신호과 대략 같은 진폭을 가질 수 있어, 원하는 신호의 진폭과 3차 주파수 피크(430) 사이의 차이도 약 70db이 될 수 있다. 후속하는 협대역 필터들이 큰 원치 않는 주파수 피크들(410 및 420)을 상당히 쉽게 제거할 수 있어도, 이들 동일한필터들은 3차 피크(430)가 원하는 신호(도시하지 않음)의 주파수에 매우 가깝기 때문에, 원하는 신호(도시하지 않음)에 영향을 미치치 않고 3차 피크(430)를 아주 쉽게 제거할 수 없음을 유념한다.
다음으로 도 5를 참조하여, 본 발명의 실시예에 따라 상쇄 차동 증폭기의 출력이 도시된다. 원치 않는 주파수 피크들(510 및 520)은 약 -35dB의 최대값을 가지며 왜곡 피크(530)는 약 -85dB의 값을 가진다. 원치 않는 주파수 피크들(510 및 520)과 왜곡 피크(530)간 진폭차는, 어떤 상쇄도 적용되지 않은 주 차동 증폭기(도 3 및 도 4 참조)의 약 70dB 차와 비교하여 50dB이다. 원하는 신호(도시하지 않음)는 원치 않은 주파수 피크들(510 및 520)과 동일한 진폭을 갖는다고 가정하면, 상쇄 차동 증폭기의 출력은 원하는 신호에 대한 3차 왜곡의 비를 주 차동 증폭기(도 4 참조)에서보다 더 높게 생성한다.
이제 도 6을 참조하여, 본 발명의 실시예에 따라 상쇄 증폭기와 교차-연결된 주 증폭기를 갖는 전압 대 전류 변환기의 출력이 도시된다. 도 6은 사실상, 도 4에 도시된 주 증폭기의 출력에서 감산된 도 5에 도시된 상쇄 증폭기의 출력을 도시한다. 예를 들어, 상쇄 증폭기의 출력인 3차 왜곡(530)(도 5)은 주 차동 증폭기로부터의 출력인 3차 왜곡(430)(도 4)으로부터 감산되어 결합(combined) 3차 왜곡(630)을 산출한다. 결합 3차 왜곡(630)의 크기는 약 -115dB이지만, 상쇄 증폭기가 없는 주 증폭기의 왜곡은 약 -85dBs였다. 주 증폭기의 출력과 상쇄 증폭기의 출력을 교차 연결한(실제로는 뺀) 결과, 3차 왜곡은 약 30dB만큼 개선되었다.
주파수 피크들(610 및 620)의 진폭은 주파수 피크들(410 및 420)(도 4)의 크기보다 약 1dB만 작은 약 -15dB임을 알아야한다. 따라서, 여기에 기술된 방식의 상쇄 차동 증폭기를 사용함으로써, 전압 대 전류 변환기로부터의 출력 신호의 3차 왜곡이 현저히 감소되지만, 다른 주파수 피크들의 출력에서 상응하는 현저한 감소가 없다는 것이 명백하다. 원하는 주파수 피크(도시하지 않음)의 크기가 원치 않는 주파수 피크들(610 및 620)의 크기와 대략 동일하다는 가정을 유지하면, 후속하는 회로는 다른 가능한 경우에 비해 원하는 주파수 피크(도시하지 않음)와 3차 왜곡 피크(630)를 더욱 용이하게 구별한다는 것이 명백하다.
요약하면, 상대적으로 높은 이득과 바이어싱 전류를 갖는 주 차동 증폭기가 낮은 이득을 갖고 매우 작은 바이어싱 전류를 사용하는 상쇄 증폭기에 교차-연결된 전압 대 전류 변환기를 이동함으로써, 상쇄 증폭기에 의해 생성된 왜곡은 원하는 신호의 진폭을 많이 감소시키지 않고 주 증폭기의 일부 왜곡을 상쇄하는데 사용될 수 있다.
이상과 같은 특징들의 상세한 설명에서, 설명의 일부분을 형성하는, 첨부 도면들을 참조하였고, 도면들에는 본 발명이 실시되는 특정 실시예들이 예로써 도시되어 있다. 이러한 실시예들은 당업자가 본 발명을 수행할 수 있도록 충분히 상세히 설명되었고, 다른 실시예들이 활동될 수 있다는 것과 본 발명의 정신과 범위로부터 이탈하지 않고 논리적, 기계적, 화학적, 전기적인 변화들이 이루어질 수 있다는 것을 이해해야 한다. 당업자가 본 발명을 실행하는데 필요하지 않은 설명들을피하기 위해, 당업자에게 알려진 어떤 정보가 생략되었다. 또한, 당업자는 본 발명의 개시를 내포하는 많은 다른 여러 실시예들은 여기에 상술된 개시를 고려하여 쉽게 구성할 수 있다. 따라서, 본 발명 명세서는 여기에 설정된 특정 형태에 제한되도록 의도되지 않으며, 이와 반대로, 본 발명의 정신과 범위에 마땅히 포함될 수 있는 이러한 대안들, 수정들 등도 포함하도록 의도되었다. 따라서 상세한 설명에 앞서, 한정하는 문장을 취하지 않으며, 본 발명 명세서의 범위는 첨부된 청구항들에 의해서만 규정된다.

Claims (4)

  1. 장치에 있어서:
    제 1 gm을 갖고 제 1 바이어스 전류량을 사용하여 동작하도록 구성된 제 1 차동 증폭기(222); 및
    상기 제 1 차동 증폭기에 교차-연결된 제 2 차동 증폭기(224)로서, 상기 제 2 차동 증폭기는 상기 제 1 gm보다 작은 제 2 gm을 갖고 상기 제 1 바이어스 전류량보다 작은 제 2 바이어스 전류량을 사용하여 동작하도록 구성된 상기 제 2 차동 증폭기를 포함하는, 장치.
  2. 전압 대 전류 변환기에 있어서:
    왜곡 성분들을 포함하는 차동 출력 신호들을 제공하기 위해 제 1 차동 출력들을 갖는 제 1 차동 증폭기(222); 및
    상기 제 1 차동 출력들에 교차-연결된 제 2 차동 출력들을 갖는 제 2 차동 증폭기(224)로써, 상기 제 2 차동 증폭기에 의해 생성된 왜곡이 상기 차동 출력 신호들의 상기 왜곡 성분들의 적어도 일부를 상쇄하는 상기 제 2 차동 증폭기를 포함하는, 전압 대 전류 변환기.
  3. 전압 대 전류 변환기에서 사용하기 위한 방법으로서, 상기 방법은:
    제 1 차동 증폭기(222)를 사용하여, 제 1 왜곡 성분을 포함하는 제 1 출력을 생성하는 단계;
    제 2 차동 증폭기(224)를 사용하여, 제 2 왜곡 성분을 포함하는 제 2 출력을 생성하는 단계; 및
    상기 제 2 왜곡 성분이 상기 제 1 왜곡 성분의 적어도 일부를 상쇄하도록 상기 제 1 출력에 상기 제 2 출력을 교차 연결하는 단계를 포함하는, 방법.
  4. 장치에 있어서:
    제 1 gm을 갖도록 구성되고 또한 제 1 기준 전류량을 사용하여 동작하도록 구성된 제 1 차동 증폭기(222)로서,
    비-반전 입력;
    반전 입력;
    비-반전 출력;
    반전 출력을 포함하는 상기 제 1 차동 증폭기; 및
    상기 제 1 gm보다 작은 제 2 gm을 갖도록 구성되고 또한 상기 제 1 기준 전류량보다 작은 제 2 기준 전류량을 사용하여 동작하도록 구성된 제 2 차동 증폭기(224)로서,
    상기 제 1 차동 증폭기의 상기 비-반전 입력에 연결된 비-반전 입력;
    상기 제 1 차동 증폭기의 상기 반전 입력에 연결된 반전 입력;
    상기 제 1 차동 증폭기의 상기 비-반전 출력에 연결된 비-반전 출력;
    상기 제 1 차동 증폭기의 상기 반전 출력에 연결된 반전 출력을 포함하는 상기 제 2 차동 증폭기를 포함하는, 장치.
KR10-2003-0034754A 2002-05-31 2003-05-30 전압 대 전류 변환을 위한 시스템 장치 및 방법 KR20030094052A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/160,348 2002-05-31
US10/160,348 US6798289B2 (en) 2002-05-31 2002-05-31 System, apparatus and method for voltage to current conversion

Publications (1)

Publication Number Publication Date
KR20030094052A true KR20030094052A (ko) 2003-12-11

Family

ID=29583124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0034754A KR20030094052A (ko) 2002-05-31 2003-05-30 전압 대 전류 변환을 위한 시스템 장치 및 방법

Country Status (3)

Country Link
US (1) US6798289B2 (ko)
EP (1) EP1376293A3 (ko)
KR (1) KR20030094052A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403758B2 (en) * 2005-10-04 2008-07-22 Freescale Semicondutor, Inc. Linearized and balanced mixer apparatus and signal mixing method
US9136787B2 (en) * 2012-10-25 2015-09-15 Texas Instruments Incorporated Back EMF monitor for motor control
IT202000004159A1 (it) * 2020-02-28 2021-08-28 St Microelectronics Srl Convertitore tensione-corrente, dispositivo e procedimento corrispondenti

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147971A (en) * 1977-08-22 1979-04-03 Motorola, Inc. Impedance trim network for use in integrated circuit applications
US4390848A (en) * 1981-02-12 1983-06-28 Signetics Linear transconductance amplifier
US4555673A (en) * 1984-04-19 1985-11-26 Signetics Corporation Differential amplifier with rail-to-rail input capability and controlled transconductance
US4749957A (en) * 1986-02-27 1988-06-07 Yannis Tsividis Semiconductor transconductor circuits
US4835488A (en) * 1988-01-13 1989-05-30 Tektronix, Inc. Wideband linearized emitter feedback amplifier
DE68919383T2 (de) * 1988-07-18 1995-04-20 Sony Corp., Tokio/Tokyo Verstärkerschaltung.
AU683730B2 (en) * 1994-04-04 1997-11-20 Google Technology Holdings LLC A wide bandwidth discriminator for use in a radio receiver
ES2153849T3 (es) * 1994-11-07 2001-03-16 Cit Alcatel Mezclador de transmision con entrada en modo de corriente.

Also Published As

Publication number Publication date
EP1376293A3 (en) 2005-02-09
US6798289B2 (en) 2004-09-28
EP1376293A2 (en) 2004-01-02
US20030222714A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US5945878A (en) Single-ended to differential converter
US7949306B2 (en) Distortion reduction calibration
CN101272131B (zh) 放大电路和用以放大信号的方法
US20070140391A1 (en) Rf complex bandpass-notch filter for rf receiver and tv tuner
US7595693B2 (en) System and method for providing a configurable inductor less multi-stage low-noise amplifier
US7710185B2 (en) Tuneable circuit for canceling third order modulation
US11711106B2 (en) Multi-channel receiver and multi-channel reception method
US6388502B2 (en) Semiconductor integrated circuit
US6704559B1 (en) Broadband RF mixer with improved intermodulation suppression
KR100687012B1 (ko) 주파수 변환장치와 이를 포함하는 수신기 및 주파수 변환방법
US7493097B2 (en) High dynamic range compact mixer output stage for a wireless receiver
JP3720333B2 (ja) スイッチトキャパシタ・フィルタおよびディジタル無線受信機
KR20010032280A (ko) 증폭기 및 전력 증폭 방법
KR20030094052A (ko) 전압 대 전류 변환을 위한 시스템 장치 및 방법
US4667342A (en) Tunable receiver input circuit
JP2008270924A (ja) 周波数変換回路および受信装置
US6137359A (en) Low-distortion high-frequency amplifier
KR100468360B1 (ko) 수신 장치의 선형성 개선을 위한 하모닉 회로
JP4820764B2 (ja) 利得制御フィルタ装置、利得制御複素フィルタ装置および受信装置
KR20020062831A (ko) 증폭기
JP5079213B2 (ja) 一定の入力インピーダンスを有する制御可能なｒｆ広帯域増幅器
JPH07240663A (ja) アクティブフィルタ回路
KR101374855B1 (ko) 증폭기에서의 고조파 및 혼변조 왜곡제거 장치 및 방법
GB2423427A (en) Double balanced mixer with improved even-order intercept points

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid