KR20030093557A - 케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의형성방법 - Google Patents

케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의형성방법 Download PDF

Info

Publication number
KR20030093557A
KR20030093557A KR1020020031142A KR20020031142A KR20030093557A KR 20030093557 A KR20030093557 A KR 20030093557A KR 1020020031142 A KR1020020031142 A KR 1020020031142A KR 20020031142 A KR20020031142 A KR 20020031142A KR 20030093557 A KR20030093557 A KR 20030093557A
Authority
KR
South Korea
Prior art keywords
film
sibn
sinx
forming
thin film
Prior art date
Application number
KR1020020031142A
Other languages
English (en)
Inventor
김영석
형용우
김영관
강만석
안재영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020031142A priority Critical patent/KR20030093557A/ko
Publication of KR20030093557A publication Critical patent/KR20030093557A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 4이하의 낮은 유전상수를 갖으며 고온습식 케미칼에 대하여 안정성을 갖는 SiNx/SiBN/BN 으로 된 반도체 장치의 절연막 및 그의 형성방법에 관한 것이다.
본 발명의 반도체 장치의 절연막 형성방법은 웨이퍼상에 SiNx 막을 형성하는 제1단계와; 상기 SiNx 막상에 SiBN 막을 형성하는 제2단계와; 상기 SiBN 막상에 BN막을 형성하여 웨이퍼상에 SiNx/SiBN/BN의 다층박막을 형성하는 제3단계와; 상기 다층박막의 케미칼 프로파일을 향상시키기 위하여 열처리하는 제4단계를 포함한다.
그러므로, 본 발명은 RP-ALD 방법으로 SiNx/SiBN/BN 의 다층 박막을 증착한 다음 열처리하여 케미칼 프로파일을 개선시켜 줌으로써, 3원 SiBN 박막 또는 SiNx/BN 의 나노라미네이트 박막보다 유전상수를 보다 더 감소시킬 수 있음과 동시에 고온습식 케미칼에 대한 안정성을 확보할 수 있다.

Description

케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의 형성방법{Insulating layer of SiNx/SiBN/BN in Semiconductor Device with Improved Chemical Profile and Method for Forming the Same}
본 발명은 반도체 장치의 절연막에 관한 것으로서, 보다 구체적으로는 고온 습식케미칼에 대한 안정성을 확보함과 동시에 4이하의 낮은 유전상수를 얻을 수 있는 실리콘 나이트라이드막/실리콘 보론 나이트라이드막/보론 나이트라이드막의 적층구조를 갖는 반도체 장치의 유전막 및 그의 형성방법에 관한 것이다.
반도체 장치의 절연막으로 사용되는 물질중 LPCVD 법으로 증착된 질화막(SiNx)은 산화막에 대한 RIE(reactive ion etching) 및 습식식각 선택비가 우수하며, 내마모성과 내산화성 및 확산배리어 특성으로 광범위하게 사용되어 왔다. 그러나 LPCVD법으로 증착된 SiNx막은 유전상수가 7로서 높기 때문에, 소자의크기축소에 따른 기생캐패시턴스의 증가로 인하여 전달지연(propagation delay)을 유발하는 문제점이 있었다.
한편, 유전상수를 낮추기 위하여 우수한 스텝 커버리지와 균일성을 가지며 저온에서 증착가능한 RT-ALD(remote plasma atomic layer deposition) 법이 개발되었다. 이러한 RT-ALD 법으로 증착된 보론 나이트 라이드막(BN)은 증착조건에 따라 2 내지 5정도의 낮은 유전상수를 갖지만, H2SO4 또는 H3PO4 등과 같은 고온 습식케미칼에 가수분해되어 식각특성이 저하되는 문제점이 있었다.
또한, RT-ALD 법으로 증착된 SiNx/BN 의 나노라미네이트(nanolaminate) 박막과 3원 실리콘 보론 나이트 라이드막(ternary SiBN)은 황산베이스의 고온습식 케미칼에 대해서는 우수한 식각특성을 갖지만, 유전상수를 4이하로 낮추기 어려운 문제점이 있었다.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 고온 습식케미칼에 대한 식각특성을 향상시키고 보다 낮은 유전율을 얻을 수 있는 SiNx/SiBN/BN의 적층구조를 갖는 절연막 및 그의 형성방법을 제공하는 데 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 SiNx/SiBN/BN 의 적층구조를 갖는 반도체 장치의 절연막의 단면구조도,
도 2는 본 발명의 SiNx/SiBN/BN 의 적층구조를 갖는 절연막에 있어서, SiNx 막을 형성하기 위한 개스의 공급 시퀀스를 보여주는 도면,
도 3은 본 발명의 SiNx/SiBN/BN 의 적층구조를 갖는 절연막에 있어서, SiBN 막을 형성하기 위한 개스의 공급 시퀀스를 보여주는 도면,
도 4은 본 발명의 SiNx/SiBN/BN 의 적층구조를 갖는 절연막에 있어서, BN 막을 형성하기 위한 개스의 공급 시퀀스를 보여주는 도면,
도 5는 본 발명의 SiNx/SiBN/BN 의 적층구조를 갖는 절연막에 있어서, SiBN 막의 FT-IR 분석결과를 보여주는 도면,
도 6은 본 발명의 실시예에 따른 SiNx/SiBN/BN 의 적층구조를 갖는 박박을 증착한 후 열처리하는 방법을 설명하기 위한 도면,
도 7a는 종래의 SiNx/BN의 적층구조를 갖는 절연막에 있어서, 열처리전의 케미칼 프로파일을 보여주는 도면,
도 7b는 본 발명의 SiNx/SiBN/BN 의 적층구조를 갖는 절연막에 있어서, 열처리후의 케미칼 프로파일을 보여주는 도면,
도 8a 내지 도 8c는 본 발명의 SiNx/SiBN/BN 의 다층 나노라미네이트 박막과 종래의 SiNx/BN의 나노라미네이트 박막 및 SiBN 박막의 케미칼 프로파일을 나타내는 XPS 분석결과를 도시한 도면,
*도면의 주요부분에 대한 부호의 설명*
100 : 웨이퍼 200 : 절연막
210 : 실리콘 나이트라이드막(SiNx) 230 : 보론 나이트라이드막(BN)
220 : 3원 실리콘 보론 나이트 라이드막(SiBN)
이와 같은 목적을 달성하기 위한 본 발명은 웨이퍼상에 SiNx 막을 형성하는 제1단계와; 상기 SiNx 막상에 SiBN 막을 형성하는 제2단계와; 상기 SiBN 막상에 BN막을 형성하여 웨이퍼상에 SiNx/SiBN/BN의 다층박막을 형성하는 제3단계와; 상기다층박막의 케미칼 프로파일을 향상시키기 위하여 열처리하는 제4단계를 포함하는반도체 장치의 절연막 형성방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 웨이퍼상에 형성된 SiNx 막와; 상기 SiNx 막상에 형성된 SiBN 막과; 상기 SiBN 막상에 형성된 BN막을 포함하며, SiBN막의 조성에 따라 상기 SiNx막, SiBN막 및 BN막의 계면에서 케미칼 프로파일이 변화되는 반도체 장치의 절연막을 제공하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 보다 구체적으로 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 절연막의 단면구조를 도시한 것이다. 도 1을 참조하면, 본 발명의 반도체 장치의 유전막 등으로 사용되는 절연막(200)은 웨이퍼(100)상에 실리콘 나이트라이드막(SiNx) (210)과 실리콘 보론 나이트 라이드막(SiBN) (220) 및 보론 나이트라이드막(BN) (230)이 순차 적층된 구조를 갖는다.
상기한 바와같은 구조를 갖는 절연막을 형성하는 방법은 크기 웨이퍼(100)상에 상기 SiNx 막(210), SiBN 막(220) 및 BN막(230)을 RP-ALD 법을 이용하여 순차 증착하는 공정과, 증착된 SiNx막(210), SiBN막(220) 및 BN(230)의 케미칼 프로파일을 향상시키기 위하여 열처리하여 공정으로 크게 나뉘어진다.
상기 증착공정은 SiNx 막(210)을 증착하기 위한 사이클을 일정횟수만큼 진행하고, 이어서 SiBN막(220)과 BN 막(230)을 증착하기 위한 사이클을 각각 일정횟수만큼 진행하여 다층박막구조를 갖는 절연막(200)을 웨이퍼(100)상에 형성하는 것이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 RP-ALD 법을 이용하여 SiNx 막(210), SiBN막(220) 및 BN 막(230)을 증착하기 위한 개스의 공급시퀀스를 각각 도시한 것으로서, 이를 참조하여 본 발명의 절연막(200)을 증착하는 방법을 상세히 설명하면 다음과 같다.
먼저, 대기압 이하로 유지할 수 있도록 펌프가 연결된 챔버(도면상에는 도시되지 않음) 내부에 증착하고자 하는 웨이퍼, 예를 들면 단결정 실리콘웨이퍼를 넣고, 200 내지 600℃로 가열한 후 SiNx 막(210), SiBN막(220) 및 BN 막(230)을 증착하기 위한 사이클을 진행한다. 이때, 상기 박막을 형성하기 위한 챔버의 크기는 약 7리터(liter) 정도이고, 웨이퍼의 온도는 대략 400 내지 600℃, 압력은 1 내지 3torr 이다.
이어서, RP-ALD 방법으로 SiNx 막(210)을 웨이퍼(100)상에 증착하는데, 상기 SiNx 막(210)을 증착하기 위한 사이클은 도 2에 도시된 바와같이 4단계로 이루어진다. 제1단계는 실리콘을 함유한 제1개스를 챔버로 주입하여, 웨이퍼(100)의 표면상에 제1개스를 충분히 흡착시키고, 제2단계는 퍼지용 제2개스를 챔버로 주입하여 반응하지 않고 남아있는 제1개스를 배기시킨다. 제3단계는 질소를 함유한 제3개스를 챔버로 주입하여 웨이퍼(100)의 표면상에 흡착되어 있는 제1개스와 충분히 반응시켜 실리콘원자(Si)와 질소원자(N)로 이루어진 SiNx 의 단원자층(monolayer)을 형성한다. 제4단계는 퍼지용 제4개스를 챔버로 주입하여 반응하지 않고 남아있는 제3개스 및 반응 부산물을 배기시킨다.
상기 4단계 1사이클의 SiNx 단원자층의 증작공정을 소정횟수 반복 진행하여원하는 두께의 SiNx막(230)을 웨이퍼(100)상에 형성한다.
다음, 상기 SiNx 막(210)상에 RT-ALD 법으로 3원의 SiBN 막(220)을 증착하는데, 3원의 SiBN막(220)의 증착사이클은 도 3에 도시된 바와같이 4단계로 이루어진다. 제1단계는 보론을 함유한 제1개스와 실리콘을 함유한 제2개스를 챔버로 주입하여, 상기 SiNx 막(210)의 표면상에 제1개스와 제2개스를 충분히 흡착시키고, 제2단계는 퍼지용 제3개스를 챔버로 주입하여 반응하지 않고 남아있는 제1개스 및 제2개스를 배기시킨다. 제3단계는 질소를 함유한 제4개스를 챔버로 주입하여 상기 SiNx막(210)의 표면상에 흡착되어 있는 제1개스 및 제2개스와 반응시켜 실리콘원자(Si), 보론원자(B) 및 질소원자(N)로 이루어진 SiBN 의 단원자층을 형성하고, 제4단계는 퍼지용 제5개스를 챔버로 주입하여 반응하지 않고 남아있는 제4개스와 반응 부산물을 배기시킨다.
상기 4단계 1사이클의 SiBN 단원자층의 증작공정을 소정횟수 반복 진행하여 원하는 두께의 SiBN막(220)을 SiNx막(210)상에 형성한다.
도 5는 RT-ALD 법으로 증착된 상기 SiBN 막(220)의 FT-IR(Furrier transform infrared spectroscopy) 분석결과를 도시한 것이다. 전형적으로, BN막에서 B-N 밴드가 1370㎝-1이고, SiNx 막에서 Si-N 스트레칭밴드가 1860㎝-1이다. 이에 반하여, SiBN 막은 B-N 밴드가 1310㎝-1, Si-N 스트레칭 밴드가 910㎝-1에서 각각 관찰되므로, Si, B 및 N 원자로 이루어진 3원막(ternary)의 SiBN 막이 형성됨을 알 수 있다.
마지막으로, 상기 SiBN막(220)상에 RT-ALD 법을 이용하여 BN 막(230)을 증착하는데, 상기 BN 막(230)을 증착하기 위한 사이클은 도 4에 도시된 바와같이 4단계로 이루어진다. 제1단계는 보론을 함유한 제1개스를 챔버로 주입하여 SiBN 막(220)의 표면상에 제1개스를 충분히 흡착시키고, 제2단계는 퍼지용 제2개스를 챔버로 주입하여 반응하지 않고 남아있는 제1개스를 배기시킨다. 제3단계는 질소를 함유한 제3개스를 챔버로 주입하여 상기 SiBN막(220)의 표면상에 흡착되어 있는 제1개스와 충분히 반응시켜, 보론원자(B)와 질소원자(N)로 이루어진 BN 의 단원자층을 형성하고, 제4단계는 퍼지용 제4개스를 챔버로 주입하여 반응하지 않고 남아있는 제3개스와 반응부산물을 배기시킨다.
그러므로, 4단계 1사이클의 BN 단원자층의 증작공정을 소정횟수 반복 진행하여 원하는 두께의 BN막(230)을 SiBN막(220)상에 형성한다.
본 발명의 실시예에서, 상기 SiNx막(210), SiBN막(220) 및 BN막(230)은 인시튜적으로 웨이퍼(100)에 증착된다. 상기 SiNx/SiBN/BN의 다층박막을 증착하기 위한 실리콘을 함유한 개스로는 SiH2Cl2(dichlorosilane, DCS), SiCl4, SiCl6, SiH2Cl6(hexa-chlorosilane, HCD), 또는 SiH4(silane) 등을 사용하고, 보론을 함유한 개스로는 BCl3, BBr3, B2H6 또는 BF3 등을 사용한다.
질소를 함유한 개스로는 NH3 또는 N2H2 개스를 사용하거나, N2, H2, NH3 및 이들의 혼합개스를 래디칼(radical) 형태로 사용할 수 있도 있다. 이때, 질소를 함유한 개스는 ICP(Inductive Coupled Plasma), DC, RF, 마이크로 웨이브 플라즈마를 이용하여 분해시켜 반응속도를 증가시킬 수도 있다.
퍼지용 개스로는 Ar, He 등과 같은 비활성 개스 또는 N2 개스를 사용한다. 본 발명의 실시예에서는 제2단계와 제4단계에서만 비활성개스 또는 N2 개스를 주입하여 배기시켰지만, 1사이클 내내 비활성개스 또는 N2 개스를 주입하여 배기시킬 수도 있다.
본 발명의 실시예에서는 절연막(200)이 SiNx/SiBN/BN의 다층박막구조를 갖는 것으로 예시하였으나, 이에 반드시 국한되는 것은 아니다. 예를 들어, SiNx 막, SiBN막 및 BN 막의 증착공정을 반복수행하여 SiNx/SiBN/BN/SiBN/SiNx 이 순차 적층된 다층의 나노라미네이트구조 또는 SiNx/SiBN/BN/SiBN/SiNx/SiBN/BN/SiBN/SiNx 이 순차 적층된 다층의 나노라미네이트구조를 형성할 수도 있다. 그러므로, SiNx 박막, SiBN 박막, BN 박막을 증착사이클수에 의해 두께를 조절하여 줌으로써, 물리적 그리고 화학적 특성을 변화시킬 수 있다.
절연막(200)으로 상기 SiNx/SiBN/BN 의 다층박막을 웨이퍼(100)상에 증착한 다음, 상기 다층박막(200)의 유전상수를 감소시키고 고온 습식케미칼에 대한 안정성을 높이기 위하여 후속열처리공정을 진행한다.
도 6은 SiNx/SiBN/BN 박막의 케미탈 프로파일을 향상시키기 위한 열처리공정의 시퀀스를 도시한 것이다.
도 6을 참조하면, 스탠바이상태에서 350℃ 내지 450℃의 온도, 바람직하게는 400℃의 온도를 유지하는 챔버(도면상에는 도시되지 않음)에 SiNx/SiBN/BN 의 다층 박막(200)이 증착된 웨이퍼(100)를 로딩하고, 상기 챔버의 온도를 600℃ 내지 700℃, 바람직하게는 650℃까지 상승시켜 준다. 이어서 20L의 N2 개스를 플로우시켜600℃에서 30분동안 수행한다. 열처리공정을 수행한 후 챔버의 온도를 다시 스탠바이상태에서의 온도로 하강시켜 준다.
상기 열처리공정시 열처리 온도 및 열처리시간은 다층박막(200)의 원하는 케미칼 프로파일에 따라 조정이 가능하다.
열처리공정이 완료되면, SiNx/SiBN/BN 다층박막의 조성이 도 7에 도시된 바와같이 적절하게 조절되어 유전상수를 감소시키고 습식케미칼인 황산보일에서 양호한 특성을 나타낸다.
도 7a는 종래의 SiNx/BN 박막에서의 스퍼터시간에 대한 질소원자(N), 실리콘원자(Si) 및 보론원자(B)의 조성분포를 도시한 도면이고, 도 7b는 본 발명의 SiNx/SiBN/BN 박막의 어닐링후의 질소원자(N), 실리콘원자(Si) 및 보론원자(B)의 조성분포를 나타낸 것이다. 도 7a에 도시된 바와같이 어닐링되지 않은 종래의 SiNx/BN 박막은 스퍼터시간에 관계없이 질소원자(N), 실리콘원자(Si) 및 보론원자(B)의 조성이 일정하였으나, 어닐링된 본 발명의 SiNx/SiBN/BN 박막은 스퍼터시간에 따라 질소원자(N), 실리콘원자(Si) 및 보론원자(B)의 조성이 변화됨을 알 수 있다. 그러므로, 본 발명은 SiNx막과 BN막사이에 SiBN막을 증착형성한 다음 어닐링하여 줌으로써, 계면에서의 원하는 케미칼 프로파일을 얻을 수 있다.
도 8a 내지 도 8c는 케미칼 프로파일을 나타낸 XPS 분석결과를 도시한 것이다. 도 8a 는 종래의 나노라미네이트 SiNx/BN 박막의 열처리전의 케미칼 프로파일에 대한 XPS 분석결과를 도시한 것으로서, 실리콘(Si) 원자가 보론(B) 원자보다 조성비가 높음을 알 수 있다. 도 8b는 종래의 3원 SiBN 박막의 열처리전의 케미칼 프로파일에 대한 XPS 분석결과를 도시한 것으로서, 보론원자가 실리콘원자의 조성비보다 조성비가 높음을 알 수 있다. 도 8c는 본 발명의 SiNx/SiBN/BN 다층박막의 열처리후의 케미칼 프로파일에 대한 XPS 분석결과를 도시한 것으로서, SiNx과 BN막사이에 있는 SiBN막의 조성에 의해 조절됨을 알 수 있다.
상기한 바와같은 본 발명에 따르면, SiNx/SiBN/BN 박막을 RT-ALD 방법으로 증착한 후 열처리하여 줌으로써, 케미칼 프로파일을 개선하고, 4이하의 낮은 유전상수와 습식케미칼에 대한 안정성을 확보할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 웨이퍼상에 SiNx 막을 형성하는 제1단계와;
    상기 SiNx 막상에 SiBN 막을 형성하는 제2단계와;
    상기 SiBN 막상에 BN막을 형성하여 웨이퍼상에 SiNx/SiBN/BN의 다층박막을 형성하는 제3단계와;
    상기 다층박막의 케미칼 프로파일을 향상시키기 위하여 열처리하는 제4단계를 포함하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  2. 제1항에 있어서, 상기 제1 내지 제3단계를 반복하여 다층 나노라미네이트 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 절연막 형성방법.
  3. 제1항에 있어서, 상기 SiNx막, SiBN막 및 BN막은 각각 리모트 플라즈마 원자층 증착법을 이용하여 단원자층 단위로 소정횟수의 증착사이클을 반복하여 형성하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  4. 제1항에 있어서, 상기 SiNx막, SiBN막 및 BN막은 인시튜로 증착되는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  5. 제1항에 있어서, 상기 열처리공정은 상기 다층박막의 케미칼 프로파일에 따라 열처리온도와 열처리시간이 변화하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  6. 제5항에 있어서, 상기 열처리공정은 600℃의 온도에서 20L의 N2개스를 흘려주면서 30분동안 수행되는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  7. 웨이퍼상에 형성된 SiNx 막과;
    상기 SiNx 막상에 형성된 SiBN 막과;
    상기 SiBN 막상에 형성된 BN막을 포함하며,
    SiBN막의 조성에 따라 상기 SiNx막, SiBN막 및 BN막의 계면에서 케미칼 프로파일이 변화되는 것을 특징으로 하는 반도체 장치의 절연막.
KR1020020031142A 2002-06-03 2002-06-03 케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의형성방법 KR20030093557A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020031142A KR20030093557A (ko) 2002-06-03 2002-06-03 케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031142A KR20030093557A (ko) 2002-06-03 2002-06-03 케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의형성방법

Publications (1)

Publication Number Publication Date
KR20030093557A true KR20030093557A (ko) 2003-12-11

Family

ID=32385718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031142A KR20030093557A (ko) 2002-06-03 2002-06-03 케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의형성방법

Country Status (1)

Country Link
KR (1) KR20030093557A (ko)

Similar Documents

Publication Publication Date Title
US11261523B2 (en) Method of depositing silicon oxide films
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
KR100449028B1 (ko) 원자층 증착법을 이용한 박막 형성방법
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
KR101732187B1 (ko) 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
US7972980B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
US9984868B2 (en) PEALD of films comprising silicon nitride
TWI780160B (zh) 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長
US8415259B2 (en) Method of depositing dielectric film by modified PEALD method
JP4685104B2 (ja) 低温シリコン化合物堆積
US8173554B2 (en) Method of depositing dielectric film having Si-N bonds by modified peald method
KR100448714B1 (ko) 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US20100144162A1 (en) METHOD OF FORMING CONFORMAL DIELECTRIC FILM HAVING Si-N BONDS BY PECVD
US20140273530A1 (en) Post-Deposition Treatment Methods For Silicon Nitride
WO2017070192A1 (en) METHODS OF DEPOSITING FLOWABLE FILMS COMPRISING SiO and SiN
TW200422424A (en) Low temperature deposition of silicon oxides and oxynitrides
KR102489044B1 (ko) 균일하고 컨포멀한 하이브리드 티타늄 산화물 필름들을 위한 증착 방법들
KR20120012579A (ko) 사이클릭 박막 증착 방법
US8828866B1 (en) Methods for depositing a tantalum silicon nitride film
US11107674B2 (en) Methods for depositing silicon nitride
TW202236388A (zh) 使用電漿調諧金屬氮化物膜性質的方法
WO2022159883A1 (en) Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma
KR20030093557A (ko) 케미칼 프로파일이 개선된 반도체 장치의 절연막 및 그의형성방법
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US6221793B1 (en) Process for forming PECVD undoped oxide with a super low deposition rate on a single state deposition

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination