KR20030093010A - Method and system for improving a bipolar transistor model - Google Patents
Method and system for improving a bipolar transistor model Download PDFInfo
- Publication number
- KR20030093010A KR20030093010A KR1020020030882A KR20020030882A KR20030093010A KR 20030093010 A KR20030093010 A KR 20030093010A KR 1020020030882 A KR1020020030882 A KR 1020020030882A KR 20020030882 A KR20020030882 A KR 20020030882A KR 20030093010 A KR20030093010 A KR 20030093010A
- Authority
- KR
- South Korea
- Prior art keywords
- current source
- temperature
- calculated
- section
- voltage
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/44—Mechanical actuating means
- F16K31/48—Mechanical actuating means actuated by mechanical timing-device, e.g. with dash-pot
- F16K31/485—Mechanical actuating means actuated by mechanical timing-device, e.g. with dash-pot and specially adapted for gas valves
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
- F16K31/04—Actuating devices; Operating means; Releasing devices electric; magnetic using a motor
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/44—Mechanical actuating means
- F16K31/53—Mechanical actuating means with toothed gearing
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/44—Mechanical actuating means
- F16K31/60—Handles
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
반도체 집적회로의 생산 가격을 줄이는 것과 원하는 성능의 다양한 소자를 빠른 시간에 제조하기 위한 설계시간의 단축은 집적회로 소자의 경쟁력과 직결된다. 설계시간의 단축과 관련해서, 회로설계를 평가하고 시험하기위한 보다 일반적인 방법은 회로에 포함되어있는 여러 가지의 소자의 특성을 잘 기술해 줄 수 있는 수학적 모델을 이용해서 컴퓨터에서 전체 회로를 시뮬레이션 하는 것이다.Reducing the production cost of semiconductor integrated circuits and reducing the design time for manufacturing various devices with desired performance in a short time are directly related to the competitiveness of integrated circuit devices. In terms of reducing design time, a more general method for evaluating and testing a circuit design is to simulate the entire circuit in a computer using a mathematical model that can describe the characteristics of the various elements in the circuit. will be.
바이폴라 트랜지스터의 내부 전류원을 위해 지금까지 가장 많이 사용되고 있는 수학적 모델은 표준 검멜-푼 모델(이하 SGP라 칭한다)이다. 이 전류 모델은 기본적으로 P형반도체와 N형반도체 접합부의 물리적 현상에 기초한 관계식을 이용하고 있으며, 온도의 함수인 역방향 포화전류(Iss), 이상계수(n), 접합부전압(Vj), 볼쯔만 상수(k), 전자의 전하량(q), 절대온도(T), 기준온도(To)에 관한 다음과 같은 함수로 표시된다.The most commonly used mathematical model for the internal current source of bipolar transistors is the standard gummel-punch model (hereinafter referred to as SGP). This current model basically uses relational equations based on the physical phenomena of P-type and N-type semiconductor junctions, and is a function of temperature: reverse saturation current (Iss), abnormal coefficient (n), junction voltage (Vj), and Boltzmann It is expressed as a function of the constant (k), the charge amount of the electron (q), the absolute temperature (T), and the reference temperature (To).
I=Iss (exp((q Vj)/(n k T)) - 1)(1)I = Iss (exp ((q Vj) / (n k T))-1) (1)
위의식 (1)의 역방향 포화전류 Iss는 상수 Isso, 조정상수w, 반도체의 에너지 벤드차 Eg에 관한 함수이며 다음과 같이 표시된다.The reverse saturation current Iss in Equation (1) is a function of the constant Isso, the adjustment constant w and the energy bend difference Eg of the semiconductor and is expressed as follows.
Iss=Isso (Tj/To)wexp(-q Eg (1/To - 1/ Tj) / k))(2)Iss = Isso (Tj / To) w exp (-q Eg (1 / To-1 / Tj) / k)) (2)
도 1에서 나타낸 SGP 직류 등가회로상의 전류원들(Ibc, Iee, Icc, Ibe)은 위의 식(1)과 (2)에 기반을 둔 전류원 모델을 사용한다.The current sources Ibc, Iee, Icc, and Ibe on the SGP DC equivalent circuit shown in FIG. 1 use a current source model based on Equations (1) and (2) above.
위의 SGP 전류원 모델은 1972년 실리콘 트랜지스터를 위해 개발된 모델이다. 지금은 화합물 반도체를 이용한 이종접합 바이폴라 트랜지스터(HBT)가 개발되어 고속 소자에 많이 채용되고 있다. 이러한 HBT의 전류는 접합부 전압과 온도에 따라 보다 복잡한 특성을 보인다. 이러한 특성을 보다 정확하게 표시하기위해 여러 가지 개선된 모델들이 개발되었다. 이들의 대표적인것으로는 McAndrew 등에 의해서 1996년 IEEE Journal of Solid-State Circuits, Vol 31, page 1476에 발표된 "VBIC95"라는 모델이 있다. 또 다른 모델로는 H. C. De Graaf 와 W. J. Kloostrerman 에의해서 1985년 IEEE Transaction on Electronic Devices, Vol 32, page 2415에 발표된 "CAD를 위한 바이폴라 트랜지스터의 새로운 전류-전하 관계식"이라는 모델도 있으며 Mextram 모델이라고도 한다.The SGP current source model was developed in 1972 for silicon transistors. Now, heterojunction bipolar transistors (HBTs) using compound semiconductors have been developed and are widely used in high-speed devices. The current of these HBTs is more complicated by junction voltage and temperature. Several improved models have been developed to more accurately represent these characteristics. One such example is the model "VBIC95" published by McAndrew et al. In the 1996 IEEE Journal of Solid-State Circuits, Vol 31, page 1476. Another model, HC De Graaf and WJ Kloostrerman, published in 1985 IEEE Transaction on Electronic Devices, Vol 32, page 2415, called "The New Current-Charge Relation of Bipolar Transistors for CAD," also known as the Mextram model. .
이와 같은 SGP, VBIC95, Mextram 의 전류원 모델들은 전류원의 전압과 온도의 영향을 정확히 표시하는 데는 한계가 있으며 새로이 개발되는 소자들은 보다 정확한 계산식이 필요하다.These SGP, VBIC95, and Mextram current source models are limited in accurately indicating the voltage and temperature effects of the current source. Newly developed devices need more accurate calculations.
본 발명은 이와 같은 전압과 온도에 따라 복잡한 특성을 잘 표시할 수 있는 새로운 전압, 온도-전류 관계식과 이를 이용한 소자의 계산방법 및 시스템에 관한 것이다.The present invention relates to a new voltage, temperature-current relationship, and a method and system for calculating a device using the same, which can display complex characteristics according to such voltage and temperature.
바이폴라 트랜지스터의 기능을 컴퓨터로 시뮬레이션 할때, SGP의 전류원 모델이나 VBIC의 전류원 모델이 가지는 문제점은 이들 모델이 접합부 전압과 와 온도에 관한 새로운 고성능 소자의 동작특성을 완전히 기술하지 못하는데 있다.The problem with the SGP current source model or the VBIC current source model in computer simulation of the bipolar transistor's function is that these models do not fully describe the behavior of the new high-performance devices in terms of junction voltage and temperature.
본 발명은 접합부 전압과 온도에 따른 복잡한 특성을 보이는 바이폴라 트랜지스터를 정확히 시뮬레이션 하는 문제와 관련된 것이다. 이 발명의 목적은 바이폴라 트랜지스터의 내부 전류를 잘 기술할 수 있는 모델을 만드는 것이며 본 발명의 또 다른 목적은 본 발명에서 제안된 전류원 모델의 파라메터를 정확하게 빠르고 체계적으로추출 하고 계산하는 과정을 만드는 것이다.The present invention relates to the problem of accurately simulating bipolar transistors with complex characteristics over junction voltage and temperature. An object of the present invention is to create a model that can describe the internal current of a bipolar transistor well, and another object of the present invention is to make a process for accurately and quickly extracting and calculating the parameters of the current source model proposed in the present invention.
도 1은 표준 검멜-푼 모델에서의 간략화된 직류 등가회로와 접촉 저항을 나타내는 도면1 shows a simplified direct current equivalent circuit and contact resistance in a standard gummel-punch model.
도 2는 본 발명에서 사용하는 기본 함수를 설명하기위한 도면2 is a view for explaining the basic function used in the present invention
도 3은 본 발명에서 사용되는 접합부 전압과 접합부 온도의 함수로 표시되는 다항식을 설명하기위한 도면3 is a view for explaining a polynomial expressed as a function of junction voltage and junction temperature used in the present invention.
도 4는 트랜지스터 모델의 특징을 나타내고, 트랜지스터의 모델 파라메터를 추출하여, 회로를 시뮬레이션 하는 방법을 일반적인 기능으로 나타내는 흐름도.4 is a flow chart showing the characteristics of a transistor model, the method of simulating a circuit by extracting model parameters of the transistor as a general function;
도1의 마디Bj 마디Ej사이의 전압차이를 베이스-에미터 접합부 전압차 Vbej라하고 마디B 와 마디E 사이의 전압차이를 베이스-에미터 터미널 전압차 Vbet라 한다. 도1의 마디Bj 와 마디Cj 사이의 전압차이를 베이스-컬렉터 접합부 전압차 Vbcj라 하고 마디B 와 마디C 사이의 전압차이를 베이스-컬렉터 터미널 전압차 Vbct라 한다.The voltage difference between node Bj and node Ej in FIG. 1 is referred to as the base-emitter junction voltage difference Vbej and the voltage difference between node B and node E is referred to as base-emitter terminal voltage difference Vbet. The voltage difference between node Bj and node Cj in FIG. 1 is referred to as the base-collector junction voltage difference Vbcj, and the voltage difference between node B and node C is referred to as base-collector terminal voltage difference Vbct.
도1 의 바이폴라 트랜지스터의 베이스-컬렉터 전압이 역방향으로 바이어스 되고 베이스-에미터 전압이 순방향으로 바이어스 된 상태를 정상 활성화(Normal Active) 바이어스상태라고 하고 베이스-컬렉터 전압이 순방향으로 바이어스 되고 베이스-에미터 전압이 역방향으로 바이어스 된 상태를 역 활성화(Reverse Active) 바이어스상태라고 칭한다.The state in which the base-collector voltage of the bipolar transistor is biased in the reverse direction and the base-emitter voltage is biased in the forward direction is called a normal active bias state, and the base-collector voltage is biased in the forward direction and the base-emitter The state in which the voltage is biased in the reverse direction is called a reverse active bias state.
정상활성화 바이어스에서 Ibc 성분과 Iee 성분은 무시될수 있고 컬렉터저항(Rc)에 흐르는 컬렉터전류(Ict)와 베이스저항(Rb)에 흐르는 베이스 전류(Ibt)는 각각 Icc 와 Ibe에 근사화 시킬수 있으며 도2에 측정된 Icc와 Ibe의 자연로그 값을 세로축에 나타내었다. 도 2의 곡선1은 컬렉터 전류이며 곡선2는 베이스 전류 이다. 도 2의 가로축은 베이스-에미터 접합부 전압(Vbej) 이며 이는 터미널 전압(Vbet) 와는 다음식과 같은 관계식으로 표시된다.In the normal activation bias, the Ibc component and the Iee component can be ignored, and the collector current Ict flowing through the collector resistor Rc and the base current Ibt flowing through the base resistor Rb can be approximated to Icc and Ibe, respectively. The measured natural logarithms of Icc and Ibe are shown on the vertical axis. Curve 1 in FIG. 2 is a collector current and curve 2 is a base current. The horizontal axis of FIG. 2 is the base-emitter junction voltage Vbej, which is represented by the following equation with respect to the terminal voltage Vbet.
Vbej=Vbet-(Ict+Ibt) Re - Ibt Rb(3)Vbej = Vbet- (Ict + Ibt) Re-Ibt Rb (3)
SGP모델은 위의 Ibe대 Vbej와 Icc 대 Vbej를 식 (1)을 이용해서 각 각 표시한다. 그러나 SGP모델은 HBT와 같이 전압과 온도에 따라 복잡한 특성을 나타내는 소자를 잘 표현하지 못하는 단점이 있고 최적화 과정을 포함하는 복잡한 파라메터 추출과정을 거쳐야 하는 단점이 있다.In the SGP model, Ibe vs Vbej and Icc vs Vbej are expressed using Equation (1). However, the SGP model has a disadvantage in that it does not represent a device that exhibits complex characteristics according to voltage and temperature, such as HBT, and has a disadvantage of undergoing a complex parameter extraction process including an optimization process.
본 발명에서는 도2과 같은 특성을 나타내는 소자의 전류를 보다 정확히 표시하기 위해 도2의 영역-a 와 같이 접합부 전압의 일부 영역에서 내부 전류원 모델 Icc와 Ibe를 다음과 같이 dVbej와 dTj의 테일러 급수를 독립변수 인자로 가지는 함수들(Fcc, Fbe)로 표시한다.In the present invention, in order to more accurately display the current of the device exhibiting the characteristics as shown in FIG. 2, the internal current source models Icc and Ibe in the region of the junction voltage as shown in the region-a of FIG. 2 are used as the Taylor series of dVbej and dTj as follows. It is expressed as functions (Fcc, Fbe) that take as arguments.
Icc=Fcc(dVbej,dTj)(4)Icc = Fcc (dVbej, dTj) (4)
Ibe=Fbe(dVbej,dTj)(5)Ibe = Fbe (dVbej, dTj) (5)
여기서 dVbej와 dTj는 다음과 같이된다.Where dVbej and dTj become
dVbej=Vbej-Vbejo(6)dVbej = Vbej-Vbejo (6)
dTj=Tj-Tjo(7)dTj = Tj-Tjo (7)
여기서 Vbejo는 Vbej전압에 대한 기준 전압이며 표시하고자 하는 영역 근처의 임의 값으로 하며 예를 들어 0으로 두어도 된다. Tj는 접합부 온도이고 Tjo는 소자를 측정할 때의 주위의 온도 이며 Tj에 대한 기준 온도가 된다.Here, Vbejo is a reference voltage with respect to the Vbej voltage and may be an arbitrary value near the region to be displayed, and may be set to 0, for example. Tj is the junction temperature, Tjo is the ambient temperature when the device is measured, and is the reference temperature for Tj.
비슷한 방법으로 역방향 활성화 바이어스 상태에서 Ibe성분과 Icc성분은 무시할수 있고 Ibc성분과 Iee 성분만 지배적인 전류가 되고 본 발명에서는 Iee와 Ibc를 다음과 같은 방법으로 표시한다.In a similar manner, in the reverse activation bias state, the Ibe component and the Icc component can be ignored, and only the Ibc component and the Iee component become dominant currents. In the present invention, Iee and Ibc are represented by the following method.
Iee=Fee(dVbcj,dTj)(8)Iee = Fee (dVbcj, dTj) (8)
Ibc=Fbc(dVbcj,dTj)(9)Ibc = Fbc (dVbcj, dTj) (9)
여기서 dVbcj는 다음과 같이된다.Where dVbcj becomes
dVbcj=Vbcj-Vbcjo(10)dVbcj = Vbcj-Vbcjo (10)
여기서 Vbcjo는 Vbcj전압에 대한 기준 전압이며 표시하고자 하는 영역 근처의 임의 값으로 하며 예를 들어 0으로 두어도 된다.Here, Vbcjo is a reference voltage with respect to the Vbcj voltage and may be an arbitrary value near the region to be displayed, and may be set to 0, for example.
본 발명에서 Fcc, Fbe, Fee 및 Fbc는 dVbej, dVbcj 및 dTj의 테일러 급수형태로 다음과 같이 계산된다.In the present invention, Fcc, Fbe, Fee and Fbc are calculated as follows in the Taylor series of dVbej, dVbcj and dTj.
Fcc(dVbej,dTj)=exp(A00+A10 dVbej +A01 dTj +A20 dVbej2+A11 dVbej dTj +A02 dTj2+A30 dVbej3+A21 dVbej2dTj+A12 dVbej dTj2+A03 dTj3+A40 dVbej4... ) (11)Fcc (dVbej, dTj) = exp (A00 + A10 dVbej + A01 dTj + A20 dVbej 2 + A11 dVbej dTj + A02 dTj 2 + A30 dVbej 3 + A21 dVbej 2 dTj + A12 dVbej dTj 2 + A03 dTj 3 + A40 dVbej 4 ...) (11)
Fbe(dVbej,dTj)=exp(B00+B10 dVbej +B01 dTj +B20 dVbej2+B11 dVbej dTj +B02 dTj2+B30 dVbej3+B21 dVbej2dTj+B12 dVbej dTj2+B03 dTj3+B40 dVbej4... ) (12)Fbe (dVbej, dTj) = exp (B00 + B10 dVbej + B01 dTj + B20 dVbej 2 + B11 dVbej dTj + B02 dTj 2 + B30 dVbej 3 + B21 dVbej 2 dTj + B12 dVbej dTj 2 + B03 dTj 3 + B40 dVbej 4 ...) (12)
Fee(dVbcj,dTj)=exp(D00+D10 dVbcj +D01 dTj +D20 dVbcj2+D11 dVbcj dTj +D02 dTj2+D30 dVbcj3+D21 dVbcj2dTj+D12 dVbcj dTj2+D03 dTj3+D40 dVbcj4... ) (13)Fee (dVbcj, dTj) = exp (D00 + D10 dVbcj + D01 dTj + D20 dVbcj 2 + D11 dVbcj dTj + D02 dTj 2 + D30 dVbcj 3 + D21 dVbcj 2 dTj + D12 dVbcj dTj 2 + D03 dTj 3 + D40 dVbcj 4 ...) (13)
Fbc(dVbcj,dTj)=exp(C00+C10 dVbcj +C01 dTj +C20 dVbcj2+C11 dVbcj dTj +C02 dTj2+C30 dVbcj3+C21 dVbcj2dTj+C12 dVbcj dTj2+C03 dTj3+C40 dVbcj4... ) (14)Fbc (dVbcj, dTj) = exp (C00 + C10 dVbcj + C01 dTj + C20 dVbcj 2 + C11 dVbcj dTj + C02 dTj 2 + C30 dVbcj 3 + C21 dVbcj 2 dTj + C12 dVbcj dTj 2 + C03 dTj 3 + C40 dVbcj 4 ...) (14)
여기서 A00, A10..., B00..., C00..., D00...은 전류원 계산을 위한 상수들 이다.Where A00, A10 ..., B00 ..., C00 ..., D00 ... are constants for calculating the current source.
이 발명의 장점은 내부 전류원을 위의 식(11)~(14)을 이용할 때 사용자는 다항식의 계수의 숫자를 적절히 선택 할 수 있고 다항식의 항이 많으면 많을수록 전압-전류특성을 보다 정확하고 세밀하게 표시 가능 하다. 사용자는 그들이 필요로 하는 정확도의 정도를 위의 다항식의 항의 숫자로 제어할 수 있다.The advantage of this invention is that the user can select the number of coefficients of the polynomial properly when the internal current source is used in equations (11) to (14) above, and the more terms in the polynomial, the more accurate and detailed the voltage-current characteristic is displayed. It is possible. The user can control the degree of accuracy they need with the number of terms in the polynomial above.
이 발명의 또 다른 장점은 내부 전류원을 위의식 (11)~(14)과 같이 표시하면 측정된 전압-전류특성 데이터로부터 위의 전류원 모델에 사용되는 다항식의 계수를 보다 쉽게 찾아낼 수 있다.Another advantage of this invention is that if the internal current source is represented by Eqs. (11) to (14) above, it is easier to find the coefficient of the polynomial used in the current source model from the measured voltage-current characteristic data.
위의 식(11)~(14)에 로그를 취하면 우측항은 모두 지수함수가 없는 다항식으로 만 표시된다. 따라서 데이터가 주어 질 때 위의 식은 선형 대수방정식이 된다.Taking the logarithms of equations (11) to (14) above, all of the right terms are shown as polynomials without exponential functions. Thus, given the data, the above equation becomes a linear algebraic equation.
따라서 다항식의 계수는 선형 대수 연립방정식을 이용해서 정확히 구할 수 있다. 이는 기존의 SGP모델의 파라메터를 결정할 때 필요했던 최적화 과정이나 크기의 조정과정을 필요로 하지 않는다.Thus, the coefficients of a polynomial can be accurately calculated using linear algebraic equations. This eliminates the need for optimization or scaling required to determine the parameters of existing SGP models.
이 발명의 또 다른 장점은 위의 식의 앞부분의 몇 개항만을 이용하면 소자의 열 저항(Rth)을 쉽고 정확하게 결정할 수 있다는 점이다. 위의 식(11)~(14)의 여러 개의 항들 중에 앞의 3개의 항만을 고려하면 다음과 같이 된다.Another advantage of this invention is that the thermal resistance (Rth) of the device can be determined easily and accurately using only a few terms at the beginning of the equation above. Considering only the first three terms among the multiple terms of Equations (11) to (14) above,
Icc=Fcc=exp(A00+A10 dVbej +A01 dTj) (15)Icc = Fcc = exp (A00 + A10 dVbej + A01 dTj) (15)
Ibe=Fbe=exp(B00+B10 dVbej +B01 dTj) (16)Ibe = Fbe = exp (B00 + B10 dVbej + B01 dTj) (16)
Iee=Fee=exp(D00+D10 dVbcj +D01 dTj) (17)Iee = Fee = exp (D00 + D10 dVbcj + D01 dTj) (17)
Ibc=Fbc=exp(C00+C10 dVbcj +C01 dTj) (18)Ibc = Fbc = exp (C00 + C10 dVbcj + C01 dTj) (18)
본 발명에서는 측정된 데이터와 모델의 자승 오차를 최소화 하기위한식(15)~(18)의 계수를 구하는 방법을 고안하였다.The present invention devised a method for obtaining coefficients of equations (15) to (18) to minimize the squared error of the measured data and the model.
위의 식(15)식과 식(16)에 로그를 취하면 다음과 같이 된다.Taking the logarithm of equation (15) and equation (16) above gives:
ln(Icc)=A00+A10 dVbej +A01 dTj(19)ln (Icc) = A00 + A10 dVbej + A01 dTj (19)
ln(Ibe)=B00+B10 dVbej +B01 dTj(20)ln (Ibe) = B00 + B10 dVbej + B01 dTj (20)
접합부의 온도와 외부온도와의 온도 차이(dTj)는 모두 소자의 전력 소비에 기인해서 발생한다. 정상활성화 바이어스 상태에서 소자에서 발생하는 전력 소비는(Pd)는 다음과 같이 계산된다.The temperature difference dTj between the temperature of the junction and the external temperature both occurs due to the power consumption of the device. The power dissipation (Pd) that occurs in a device under a normally active bias state is calculated as follows.
Pd=Ibe Vbet +Icc (Vbet-Vbct)(21)Pd = Ibe Vbet + Icc (Vbet-Vbct) (21)
소자의 열 저항을 Rth라고 하면 내부 전력소비로 인한 내부 온도상승(dTj)은 다음과 같이 표시된다.When the thermal resistance of the device is Rth, the internal temperature rise dTj due to internal power consumption is expressed as follows.
dTj=Rth Pd(22)dTj = Rth Pd (22)
식(21)을 식(22)에 대입하고 식(22)를 식(19)에 대입하면 다음과 같이 된다.Substituting Eq. (21) into Eq. (22) and substituting Eq. (22) into Eq. (19) is as follows.
ln(Icc)=A00+A10 dVbej +Az (Ibe Vbet +Icc (Vbet-Vbct) ) (23)ln (Icc) = A00 + A10 dVbej + Az (Ibe Vbet + Icc (Vbet-Vbct)) (23)
위의 식에서 Az는 A01 Rth 이다. 위의 식 (23)에 측정값 Icc, Ibe, Vbet, Vbej, Vbct및 Vbcj를 대입하면, 위의 식은 A00, A10, Az 를 미지수로 가지는 선형 대수 방정식으로 된다. 적어도 3개 이상의 측정된 정보를 이용하면 위식의 해를 구할 수 있다.In the above formula, Az is A01 Rth. Substituting the measured values Icc, Ibe, Vbet, Vbej, Vbct and Vbcj into Equation (23) above, the above equation becomes a linear algebraic equation with A00, A10 and Az as unknowns. Using at least three measured information can solve the above equation.
정상 활성화 영역의 3개 이상의 여러 개의 데이터를 이용하면 식(23)은 과대 결정된 선형대수방정식(over-determined linear algebraic equation)이 된다. 따라서 이식은 유사 역변환(Pseudo-Inverse) 과정을 통해 측정한 데이터의 2차 자승 에러를 최소화하는 해가 얻어진다. 이 해는 A00, A10 및 Az 값을 결정해준다.Using three or more pieces of data from the normal activation region, equation (23) becomes an over-determined linear algebraic equation. As a result, transplantation results in a solution that minimizes the second-order square error of the data measured through the pseudo-inverse process. This solution determines the values A00, A10 and Az.
위의 식 (19)를 dTj에 대해 미분하고 정리하면 다음과 같은 식이 얻어진다.Differentiating and arranging Eq. (19) above for dTj yields the following equation.
Acc=-A01/A10(24)Acc = -A01 / A10 (24)
여기서 Acc는 dVbej의 미분증가분 d(dVbej)과 dTj의 미분증가분 d(dTj)의 비 d(dVbej)/d(dTj) 이고 물리적 의미는 컬렉터 전류를 고정시킨 상태에서 접합부의 온도를 증가시킬 때의 접합부의 전압변화를 의미한다. 이 값은 소자의 물리적 특성에 의존하며 그 크기는 수mV/oC내외의 값을 가지고 있다. 모델의 사용자가 Acc 값을 알고 있다면 A01은 식(24)를 이용해서 쉽게 계산될 수 있다.Where Acc is the ratio of the differential increase d (dVbej) of dVbej to the differential increase d (dTj) of dTj, and the physical meaning is that when increasing the junction temperature with the collector current fixed. It means the voltage change of junction. This value depends on the physical properties of the device and its size can be around a few mV / oC. If the user of the model knows the Acc value, A01 can be easily calculated using equation (24).
A01=-Acc A10 (25)A01 = -Acc A10 (25)
위에서 계산된 식(25)의 A01을 이용하면 소자의 열 저항 Rth값을 다음과 같이 계산할 수 있다.Using A01 of Equation (25) calculated above, the thermal resistance Rth of the device can be calculated as follows.
Rth=Az /A01(26)Rth = Az / A01 (26)
기존의 방법으로 열저항(Rth)를 계산하기 위해서는 반드시 소자의 열측정이 필요했다. 그러나 식(26)의 새로이 고안된 방법은 소자의 특성인 Acc값만 알고 있으면 별도의 열 측정 없이 소자의 열 저항 값을 정확히 계산할 수 있다.In order to calculate the thermal resistance (Rth) by conventional methods, thermal measurement of the device was necessary. However, the newly designed method of Equation (26) can accurately calculate the thermal resistance value of the device without any thermal measurement if only the Acc value, which is the characteristic of the device, is known.
위의 식(20)에 대해서도 상기한 방법을 적용하여 다음과 같은 대수 방정식을 만들 수 있다.The above algebra can also be applied to the above equation (20) to produce the following algebraic equation.
ln(Ibe)=B00+B10 dVbej +B01 Rth(Ibe Vbet +Icc (Vbet-Vbct) ) (27)ln (Ibe) = B00 + B10 dVbej + B01 Rth (Ibe Vbet + Icc (Vbet-Vbct)) (27)
이식의 Rth에는 위의 식 (26)에서 구한 Rth를 대입한다. 상기한 방법과 비슷하게 정상 활성화 영역의 3개 이상의 데이터를 이용하면 식(27)은 B00, B10 및 B01을 미지수로 하는 과대 결정된 선형대수방정식(over-determined linear algebraic equation)이 된다. 따라서 이식은 유사 역변환(Pseudo-Inverse) 과정을 통해 측정한 데이터의 2차 자승 에러를 최소화하는 해가 얻어진다. 따라서 B00, B10 및 B01 값이 정확히 결정된다.In Rth of transplantation, Rth obtained from Equation (26) above is substituted. Similar to the method described above, using three or more data of the normal activation region, equation (27) becomes an over-determined linear algebraic equation with B00, B10, and B01 unknown. As a result, transplantation results in a solution that minimizes the second-order square error of the data measured through the pseudo-inverse process. Therefore, the values of B00, B10 and B01 are correctly determined.
비슷한 방법으로 위에서 구해진 Rth값을 이용하고, 역방향 활성화 바이어스 상태 에서 측정한 데이터를 이용하면 C00, C10, C01, D00, D10 및 D01값을 얻을 수 있다.Similarly, using the Rth values obtained above and the data measured in the reverse activation bias state, C00, C10, C01, D00, D10 and D01 values can be obtained.
위의 Acc에 대한 식(24)와 유사한 방법으로 Abe, Abc, Aee를 다음과 같은 방법으로 계산 할 수 있다.Abe, Abc, and Aee can be calculated in the following way, similar to the equation (24) for Acc.
Abe=-B01/B10(28)Abe = -B01 / B10 (28)
Abc=-C01/C10(29)Abc = -C01 / C10 (29)
Aee=-D01/D10(30)Aee = -D01 / D10 (30)
계수 Acc는 정상활성화 바이어스 상태에서 컬렉터 전류를 일정하게 유지할 때 접합부온도의 단위 증가에 따른 베이스 에미터 전압변화를 의미하고, Abe는 정상활성화(Normal Active) 바이어스 상태에서 베이스 전류를 일정하게 유지할 때 접합부온도의 단위 증가에 따른 베이스 에미터 전압변화를 의미하고, Aee는 역방향 활성화(Reverse Active) 바이어스 상태에서 에미터 전류를 일정하게 유지할 때 접합부온도의 단위 증가에 따른 베이스 컬렉터 전압변화를 의미하고, Abc는 역방향 활성화(Reverse Active) 바이어스 상태에서 베이스 전류를 일정하게 유지할 때 접합부온도의 단위 증가에 따른 베이스-컬렉터 전압변화를 의미한다. 이 계수들(Acc,Abe, Aee, Abc)은 온도, 바이어스 및 소자의 크기에 상관없고 웨이퍼의 물리적 특성에 의존하는 상수이다.The coefficient Acc represents the change of the base emitter voltage according to the unit increase of junction temperature when the collector current is kept constant in the normal activation bias state, and Abe is the junction when the base current is kept constant in the normal active bias state. Base emitter voltage change with unit of temperature increase, Aee means base collector voltage change with unit increase of junction temperature when emitter current is kept constant in reverse active bias state, Abc Means the base-collector voltage change according to the unit increase of junction temperature when the base current is kept constant in the reverse active bias state. These coefficients (Acc, Abe, Aee, Abc) are constants that are independent of temperature, bias and device size and depend on the physical properties of the wafer.
이러한 계수를 이용하면 다음과 같은 값 dZccj, dZbej, dZbcj 및 dZeej를 계산할 수 있다.Using these coefficients, the following values dZccj, dZbej, dZbcj and dZeej can be calculated.
dZccj=dVbej+Acc dTj(31)dZccj = dVbej + Acc dTj (31)
dZbej=dVbej+Abe dTj(32)dZbej = dVbej + Abe dTj (32)
dZbcj=dVbcj+Abc dTj(33)dZbcj = dVbcj + Abc dTj (33)
dZeej=dVbcj+Aee dTj(34)dZeej = dVbcj + Aee dTj (34)
위에서 계산된 새로운 독립변수를 이용해서 내부 전류원을 보다 정확히 모델링 할 수 있다. 한 예로서 도 3은 내부전류원 Icc와 dZccj의 관계를 그린 것이다.The new independent variable calculated above can be used to model the internal current source more accurately. As an example, FIG. 3 illustrates the relationship between the internal current source Icc and dZccj.
새로운 독립변수로 표시된 Icc를 몇 개의 구간으로 나누고 각 각의 구간에서 Fcc를 다르게 적용함으로써 정확도를 더욱 높일 수 있다. 또한 위의 새로운 변수 (31)~(34)들은 바이어스 변화에 상관없이, 접합부 온도상승에 따른 일정한 접합부 전압강하율을 나타내므로 보다 안정적인 계산이 가능하고 실제 소자의 특성을 잘 반영할 수 있게 된다.The accuracy can be further improved by dividing the Icc indicated by the new independent variable into several sections and applying Fcc differently in each section. In addition, the above new variables (31) to (34) represent a constant junction voltage drop rate according to the junction temperature rise regardless of the bias change, so that more stable calculation is possible and the characteristics of the actual device can be well reflected.
도 3의 s번째 영역(#s)에서의 Icc값인 Iccs는 다음과 같이 계산된다.Iccs, which is an Icc value in the s-th region #s of Fig. 3, is calculated as follows.
Iccs=Fccs=exp(E0s+E1s dZccj +E2s dZccj2... ) (35)Iccs = Fccs = exp (E0s + E1s dZccj + E2s dZccj 2 ...) (35)
같은 방법으로 Ibes, Iees, Ibcs를 계산할 수 있다.In the same way, Ibes, Iees, and Ibcs can be calculated.
Ibes=Fbes=exp(G0s+G1s dZbej +G2s dZbej2... ) (36)Ibes = Fbes = exp (G0s + G1s dZbej + G2s dZbej 2 ...) (36)
Iees=Fees=exp(J0s+J1s dZeej +J2s dZeej2... ) (37)Iees = Fees = exp (J0s + J1s dZeej + J2s dZeej 2 ...) (37)
Ibcs=Fbcs=exp(H0s+H1s dZbcj +H2s dZbcj2... ) (38)Ibcs = Fbcs = exp (H0s + H1s dZbcj + H2s dZbcj 2 ...) (38)
여기서 E0s, E1s..., G0s..., J0s..., H0s... 은 전류원 모델을 위한 상수 이다. 첫 번째 영역(#1)을 제외한 모든 영역에서 위의 방법을 적용시킬 수 있다.Where E0s, E1s ..., G0s ..., J0s ..., H0s ... are constants for the current source model. The above method can be applied to all areas except the first area (# 1).
영역1(#1) 에서의 값은 Vbej 가 0일때를 포함하므로 바이어스가 0일때 전류가 0이 되어야 한다. 따라서 Icc1은 영전압 바이어스 상태의 경계조건을 만족 시키기 위해 다음과 같이 계산되어야 한다.The value in area 1 (# 1) includes when Vbej is zero, so the current should be zero when bias is zero. Therefore, Icc1 must be calculated as follows to satisfy the boundary condition of zero voltage bias state.
Icc1=Fcc1(Vbej-Vbejo, dTj) - Fcc1(0-Vbejo, dTj)(39)Icc1 = Fcc1 (Vbej-Vbejo, dTj)-Fcc1 (0-Vbejo, dTj) (39)
같은 방법으로 Ibe1, Iee1, 과 Ibc1값을 계산할 수 있다.In the same way, Ibe1, Iee1, and Ibc1 can be calculated.
Ibe1=Fbe1(Vbej-Vbejo, dTj) - Fbe1(0-Vbejo, dTj)(40)Ibe1 = Fbe1 (Vbej-Vbejo, dTj)-Fbe1 (0-Vbejo, dTj) (40)
Iee1=Fee1(Vbcj-Vbcjo, dTj) - Fee1(0-Vbcjo, dTj)(41)Iee1 = Fee1 (Vbcj-Vbcjo, dTj)-Fee1 (0-Vbcjo, dTj) (41)
Ibc1=Fbc1(Vbcj-Vbcjo, dTj) - Fbc1(0-Vbcjo, dTj)(42)Ibc1 = Fbc1 (Vbcj-Vbcjo, dTj)-Fbc1 (0-Vbcjo, dTj) (42)
각각의 영역에서 정의된 함수의 계수들을 구하기 위해 각각의 영역의 함수의 최대 차수(r)를 결정하고 측정 데이터를 (35)~(42)로 표시되는 식에 대입하고 각 구간의 연속성에 대한 제약 조건를 주면 각각의 전류원에 대해 E0s, E1s...Ers, G0s...Grs, J0s...Jrs, H0s...Hrs 라는 미지수를 가지는 과대 결정된 선형대수방정식(over-determined linear algebraic equation)들을 얻게 된다. 따라서 이식들은 유사 역변환(Pseudo-Inverse) 과정을 통해, 각 미지수에 대해 측정한 데이터의 2차 자승 에러를 최소화하는 해가 각각 얻어지며 4(r+1)m 개의 모든 항의 미지 계수들을 정확히 결정할 수 있다.To obtain the coefficients of the function defined in each area, determine the maximum order (r) of the function in each area, substitute the measured data into the equations represented by (35) to (42), and limit the continuity of each interval. Conditionally, for each current source, over-determined linear algebraic equations with unknowns such as E0s, E1s ... Ers, G0s ... Grs, J0s ... Jrs, H0s ... Hrs You get Thus, the grafts have a pseudo-inverse process to obtain solutions that minimize the quadratic square error of the measured data for each unknown, and accurately determine the unknown coefficients of all 4 (r + 1) m terms. have.
이와 같은 과정을 통해서 계산되는 식은 소자의 전기 및 열적 특성을 원하는 정확도로 정확히 계산되며 이들 계산과정을 어떤 최적화 과정이나 조정과정 없이 체계적으로 수행될수 있다. 또한 이러한 방법을 이용하면 열적 특성실험 없이 소자의 열저항을 정확히 계산할 수 있다.Equations calculated through this process are accurately calculated with the desired accuracy of the electrical and thermal properties of the device, and these calculations can be performed systematically without any optimization or adjustment. In addition, this method can accurately calculate the thermal resistance of the device without thermal characterization.
상기 수학적 계산은 전자 부품 및 회로를 시뮬레이션 하는데 이용되는 장치에서 실시된다. 이하의 도면은 상기 장치에 이용된 방법을 나타낸다.The mathematical calculations are performed in devices used to simulate electronic components and circuits. The figure below shows the method used in the apparatus.
도 4는 트랜지스터 모델을 생성하고 회로를 시뮬레이션하기위해 계산해야하는 과정을 나타낸 것이다. 박스 8은 이러한 트랜지스터 모델을 생성하기위한 시작 단계이다. 측정된 데이터와 웨이퍼의 물리적 특성값을 이용하여 내부 접합부 전압과 접합부 온도의 테이터를 계산하고 이를 기초로 유사대수 방정식을 세운다. 이러한 방정식에 관한 정보는 박스10으로 전달되고 이 방정식을 풀어서 열 저항을 계산한다. 박스 11에 다다르면 계산된 열 저항 정보를 기초로 접합부전압과 온도를 m개의 구간으로 분할하고 각 영역s=0으로 선정한다. 박스 12에 다다르면 s의 숫자를 하나 증가시켜 여러 개의 영역 중 하나를 선정한다. 계산할 영역이 첫 번째 부분인지를 박스 13에서 판단하고 첫 번째 영역이면 박스15에서 제로 바이어스 경계조건을 충족시키는 전류원 함수를 발생시킨다. 첫 번째 영역이 아니면 그 영역에서의 측정 데이터를 표시하는 전류원을 위한 다항식을 만든다. 박스 18에 다다르면 계산할 영역의 최종지점인지를 판단하고 최종지점이 아니면 박스12의 과정으로 돌아가서 다음 영역을 선정해서 같은 과정을 반복한다. 박스 18의 과정에서 계산한 영역이 최종지점이면 각영역에서 계산된 전류원 함수를 서로 연결시키는 작업을 하고 계산을 끝낸다.4 shows the process that needs to be calculated to generate a transistor model and simulate the circuit. Box 8 is the starting point for creating such a transistor model. Data from the internal junction voltage and junction temperature are calculated from the measured data and the physical properties of the wafer, and a pseudo-algebraic equation is established based on the data. Information about these equations is passed to Box 10 and solved to calculate the thermal resistance. When box 11 is reached, the junction voltage and temperature are divided into m intervals based on the calculated thermal resistance information and each region s = 0 is selected. When box 12 is reached, the number of s is increased by one to select one of several regions. Box 13 determines whether the area to be calculated is the first part, and if it is the first area, box 15 generates a current source function that satisfies the zero bias boundary condition. If not, create a polynomial for the current source that displays the measured data in that area. When box 18 is reached, it is determined whether it is the final point of the area to be calculated. If it is not the last point, return to the process of box 12 and select the next area and repeat the same process. If the area calculated in the process of box 18 is the final point, we work to connect the calculated current source functions in each area and complete the calculation.
이상과 같은 본 발명은 개선된 시뮬레이션 시스템을 이용하면 바이폴라 트랜지스터의 측정 데이터를 보다 잘 표현하고 열 저항과 같은 모델의 파라메터들을 쉽고 정확하게 계산할 수 있다.As described above, the present invention provides an improved simulation system to better represent the measurement data of the bipolar transistor and to easily and accurately calculate parameters of a model such as a thermal resistance.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020030882A KR20030093010A (en) | 2002-06-01 | 2002-06-01 | Method and system for improving a bipolar transistor model |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020030882A KR20030093010A (en) | 2002-06-01 | 2002-06-01 | Method and system for improving a bipolar transistor model |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030093010A true KR20030093010A (en) | 2003-12-06 |
Family
ID=32385530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020030882A KR20030093010A (en) | 2002-06-01 | 2002-06-01 | Method and system for improving a bipolar transistor model |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030093010A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100795328B1 (en) * | 2006-11-30 | 2008-01-21 | 삼성전자주식회사 | Modeling circuit of a field effect transistor considering electrostatic-discharge characteristic |
KR100938675B1 (en) * | 2007-12-17 | 2010-01-25 | 한국전자통신연구원 | Apparatus and Method for modeling of source-drain current of Thin Film Transistor |
CN104750899A (en) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | Parameter extraction method for bipolar transistors |
-
2002
- 2002-06-01 KR KR1020020030882A patent/KR20030093010A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100795328B1 (en) * | 2006-11-30 | 2008-01-21 | 삼성전자주식회사 | Modeling circuit of a field effect transistor considering electrostatic-discharge characteristic |
KR100938675B1 (en) * | 2007-12-17 | 2010-01-25 | 한국전자통신연구원 | Apparatus and Method for modeling of source-drain current of Thin Film Transistor |
US8095343B2 (en) | 2007-12-17 | 2012-01-10 | Electronics And Telecommunications Research Institute | Method and apparatus for modeling source-drain current of thin film transistor |
CN104750899A (en) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | Parameter extraction method for bipolar transistors |
CN104750899B (en) * | 2013-12-31 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | The parameter extracting method of bipolar transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Górecki et al. | Measurements of parameters of the thermal model of the IGBT module | |
US7191413B2 (en) | Method and apparatus for thermal testing of semiconductor chip designs | |
Lee et al. | Electrothermal simulation of integrated circuits | |
US20170199089A1 (en) | Reference Circuit for Metrology System | |
US20160252409A1 (en) | Calibrated temperature sensing system | |
CN106777545B (en) | Method and system for establishing resistance flicker noise model | |
US20130144549A1 (en) | Method for calibrating temperature sensors using reference voltages | |
US20080141192A1 (en) | Method and apparatus for using full-chip thermal analysis of semiconductor chip designs to compute thermal conductance | |
Schroter et al. | Physical modeling of lateral scaling in bipolar transistors | |
Te Winkel | Extended charge-control model for bipolar transistors | |
US20030123520A1 (en) | Temperature detector | |
KR20030093010A (en) | Method and system for improving a bipolar transistor model | |
US20070139031A1 (en) | Method for simulating resistor characteristics at high electric fields | |
Khandelwal et al. | ASM-ESD–A comprehensive physics-based compact model for ESD Diodes | |
US11703531B2 (en) | Contact resistor test method and device | |
Ardouin et al. | Transit time parameter extraction for the HICUM bipolar compact model | |
Rossi-Aicardi et al. | A MOSFET-only voltage source with arbitrary sign adjustable temperature coefficient | |
Park et al. | Analytical model for switching transitions of submicron CMOS logics | |
Huang et al. | Silicon BJT modeling using VBIC model | |
Czerwoniec et al. | Estimation of heat transfer coefficient temperature dependence from cooling curve measurements | |
Torzewicz et al. | Thermal analysis of hybrid circuits with variable heat transfer coefficient | |
JP4923329B2 (en) | Semiconductor simulation method and semiconductor simulation apparatus | |
Butler et al. | Low-voltage bandgap reference design utilizing Schottky diodes | |
JP2005197622A (en) | Method and device for designing semiconductor integrated circuit, method for evaluating current value relative variation characteristic of semiconductor integrated circuit, method for evaluating resistance value relative variation characteristic of semiconductor integrated circuit, manufacturing method of semiconductor integrated circuit, control program and readable record medium | |
Cioban et al. | FEM model calibration for simulation aided thermal design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |