KR20030091393A - Printed circuit board having permanent solder mask - Google Patents
Printed circuit board having permanent solder mask Download PDFInfo
- Publication number
- KR20030091393A KR20030091393A KR1020020029372A KR20020029372A KR20030091393A KR 20030091393 A KR20030091393 A KR 20030091393A KR 1020020029372 A KR1020020029372 A KR 1020020029372A KR 20020029372 A KR20020029372 A KR 20020029372A KR 20030091393 A KR20030091393 A KR 20030091393A
- Authority
- KR
- South Korea
- Prior art keywords
- resin
- circuit board
- printed circuit
- conductive pattern
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
일종의 고정된 납땜 마스크를 갖춘 인쇄 회로판(printed circuit board)은 상기 인쇄 회로판에 유리섬유로써 에폭시 수지가 구성하는 기판을 보강하며, 기판의 상면과 하면에는 각각 도전성 패턴을 위치시키고, 하나의 에폭시 수지 납땜 마스크를 상기 기판의 표면에 설치하고 위의 도전성 패턴을 다시 덮는다. 상기 에폭시 수지 납땜 마스크는 그 두께가 2㎛∼200㎛ 사이에 있으며, 매 500㎜마다를 측정하는 단위로 삼았을 때에 두께가 가장 클 때와 가장 작을 때의 차는 10㎛와 같거나 그보다 작으며, 그 표면의 거칠기 정도는 Rz의 값이 0.5㎛∼10㎛의 사이에 있다.A printed circuit board with a kind of fixed soldering mask reinforces a substrate made of epoxy resin with glass fibers on the printed circuit board, and a conductive pattern is placed on the upper and lower surfaces of the substrate, respectively, and one epoxy resin soldered. A mask is placed on the surface of the substrate and the upper conductive pattern is covered again. The epoxy resin soldering mask has a thickness of between 2 µm and 200 µm, and the difference between the largest and the smallest thickness is equal to or smaller than 10 µm when the thickness is measured every 500 mm. The roughness degree of the surface is between 0.5 µm and 10 µm in the value of Rz.
Description
본 발명은 인쇄 회로판의 구조에 관한 것으로서, 특히 일종의 고정된 납땜 마스크(solder mask)를 갖춘 인쇄 회로판에 관한 것이다.TECHNICAL FIELD The present invention relates to the structure of a printed circuit board, and more particularly, to a printed circuit board having a kind of fixed solder mask.
인쇄 회로판(printed circuit board)상에 고정된 납땜 마스크를 설치하는 기술과 관련하여, 현재 비교적 진보한 것으로 미국특허 제5,626,774호와 같이 알려진 것이 있다. 상기 특허는 주로 일종의 사용·인쇄 회로판이 함유하고 있는 수지의 네 배가 되는 수지를 납땜 마스크의 재질로 하며, 또한 상기 재질을 인쇄 회로판 상에 어떻게 설치하여 고정된 납땜 마스크를 만드는가 하는 기술이다. 상기 특허의 기술에 따라 제작한 납땜 마스크는 종래의 납땜 마스크의 두께가 균일하지 않았던 점, 낮은 유리전환온도(Tg) 및 인쇄 회로판 상에 납땜으로 연결해야 하는 회로 부분을 정확하게 나타낼 수 없었던 점 등의 종래 기술이 가지고 있었던 결점을 해결할 수 있었다. 그러나 납땜 마스크의 두께와 전체 납땜 마스크의 두께가 어느 정도의 균일한 두께를 필수적으로 갖추어야하는지에 대해서는 언급하지 않고 있다.Regarding the technique of installing a fixed solder mask on a printed circuit board, there is currently a relatively advanced one known as US Patent No. 5,626,774. The above patent is mainly a technique of using a resin that is four times as large as the resin contained in a kind of use and printed circuit board as a material of a soldering mask, and how to install the material on a printed circuit board to make a fixed soldering mask. Soldering masks manufactured according to the patented technology described above had a non-uniform thickness of a conventional soldering mask, low glass transition temperature (Tg), and could not accurately represent a portion of a circuit to be soldered onto a printed circuit board. The defect which the prior art had was able to be solved. However, it does not mention how uniform the thickness of the soldering mask and the total thickness of the soldering mask must be.
만일 납땜 마스크의 두께가 균일하지 않으면 인쇄 회로판에 후속된 봉입 과정에서 납땜마스크의 표면이 봉입(encapsulation)되어 압력을 받고 있는 공간과의 사이에 틈이 생긴다거나 재료가 넘치는 상황이 야기될 수 있다. 이외에도 전술한 종래의 인쇄 회로판의 납땜 마스크의 표면이 거칠기 정도가 맞지 않으면, 후속된 봉입 과정 중에 납땜 마스크의 표면과 봉입되어 압력을 주는 재료 사이가 견고하게 결합될 수 없으며 압력을 주는 재료가 떨어져나가는 현상이 쉽게 발생한다.If the thickness of the solder mask is not uniform, the surface of the solder mask may be encapsulated in the encapsulation process subsequent to the printed circuit board, resulting in a gap between the space under pressure or a material overflow. In addition, if the surface of the solder mask of the conventional printed circuit board described above does not match the degree of roughness, the sealing material may not be firmly coupled to the surface of the solder mask and pressurized material during the subsequent encapsulation process. The phenomenon easily occurs.
그리고 상기한 종래의 인쇄 회로판은 납땜 마스크로 회로를 덮지 않으므로 만일 회로 배치를 정도 이상으로 밀집하게 하면 이온이 이동하는(ion migration) 현상을 자주 발생시킨다. 바꾸어 말하면 이로 인해서 회로배치의 밀도를 낮출 수 있게 된다. 또한 원래 개구의 용도는 전기를 통하게 하기 위한 것이었으나, 상하층 전기회로의 속이 비어있는 도금한 개구에 공기가 가득 차서, 봉입한 전체구조를 후속하여 봉입하는 과정 중에 특히 열을 증가시키는 등의 좋지 않은 영향을 받는다.In addition, since the conventional printed circuit board does not cover the circuit with a solder mask, if the circuit arrangement is densely packed to a degree or more, ion migration frequently occurs. In other words, this can reduce the density of the circuit layout. In addition, although the purpose of the opening was originally intended to be electrically conducted, it is not good to increase the heat, especially during the subsequent encapsulation of the enclosed entire structure, because the air is filled in the hollow plated opening of the upper and lower electric circuits. Not affected.
본 발명의 주요한 목적은 일종의 고정된 납땜 마스크를 갖춘 인쇄 회로판을 제공하는데 있다. 납땜 마스크의 두께는 여러 가지 반도체 칩을 봉입하는 방법에 따라 달성될 수 있다.The main object of the present invention is to provide a printed circuit board with a kind of fixed solder mask. The thickness of the solder mask can be achieved according to a method of encapsulating various semiconductor chips.
본 발명의 또 다른 목적은 반도체 칩을 봉입하는 기본재료를 만들 때에 납땜 마스크가 칩 전체를 봉입하는 용도의 몰딩 재료와 긴밀하게 결합할 수 있고, 몰딩 과정 중에 재료가 넘치는 문제를 발생시키지 않는 일종의 고정된 납땜 마스크를 갖춘 인쇄 회로판을 제공하는 것이다.It is still another object of the present invention to provide a kind of fixing in which a soldering mask can be tightly combined with a molding material for encapsulating the entire chip when making a base material for encapsulating a semiconductor chip, and does not cause a problem of overflowing material during the molding process. It is to provide a printed circuit board with a solder mask.
본 발명의 또 다른 목적은 도전성 패턴의 배치 밀도를 높일 수 있는 일종의 고정된 납땜 마스크를 갖춘 인쇄 회로판을 제공하는 것이다.It is still another object of the present invention to provide a printed circuit board having a kind of fixed solder mask capable of increasing the placement density of the conductive pattern.
상술한 목적을 달성하기 위하여, 본 발명이 제공하는 일종의 고정된 납땜 마스크의 인쇄 회로판은 하나의 기판을 갖추고 있다. 상기 기판은 제1 수지의 재료를 포함하는 재료로 구성되며, 하나의 상면과 하면이 있다. 그 중 상면 상에는 제1 도전성 패턴이 있고, 상기 패턴에는 차폐된 부분과 노출된 부분이 있다. 제 1 납땜 마스크는 제2 수지로서 구성되며, 상기 제2 수지의 열팽창계수는 실질상으로 제1 수지와 같다. 상기 납땜 마스크는 다시 제1 도전성 패턴이 차폐된 부분을 덮고 매끄러운 외표면을 형성하는 방식으로 기판의 상표면 위에 설치한다. 납땜 마스크의 두께의 균일한 정도는 매 500㎜마다를 측정하는 단위로 삼았을 때에 두께가 가장 클 때와 가장 작을 때의 차는 10㎛와 같거나 그보다 작다.In order to achieve the above object, the printed circuit board of the kind of fixed solder mask provided by the present invention has one substrate. The substrate is composed of a material including the material of the first resin, and has one upper surface and a lower surface. The upper surface has a first conductive pattern, and the pattern has a shielded portion and an exposed portion. The first soldering mask is configured as a second resin, and the thermal expansion coefficient of the second resin is substantially the same as that of the first resin. The solder mask is again placed on the trademark surface of the substrate in such a way as to cover the shielded portion of the first conductive pattern and form a smooth outer surface. The uniformity of the thickness of the solder mask is equal to or smaller than 10 µm when the thickness is the largest and the smallest when the unit is measured every 500 mm.
본 발명이 제공하는 일종의 고정된 납땜 마스크를 갖춘 인쇄 회로판의 또 다른 특징은 제1 도전성 패턴에 차폐된 부분과 노출된 부분이 있으며, 상기 노출된 부분의 패턴에는 뿌리부분과 머리부분이 있다. 제1 납땜 마스크에는 제1 구역과 제2 구역이 있으며, 제 1구역은 제1 도전성 패턴의 차폐된 부분을 덮고 매끄러운 외면을 형성하는 방식으로써 기판의 상표면 상에 설치한다. 제2 구역은 상기 도전성 패턴의 노출된 부분의 패턴의 뿌리부분을 감싼다.Another feature of a printed circuit board with a kind of fixed solder mask provided by the present invention is a shielded portion and an exposed portion of the first conductive pattern, wherein the pattern of the exposed portion has a root portion and a head portion. The first solder mask has a first zone and a second zone, the first zone being installed on the branded surface of the substrate in such a way as to cover the shielded portion of the first conductive pattern and form a smooth outer surface. The second zone surrounds the root portion of the pattern of the exposed portion of the conductive pattern.
본 발명의 상세한 구조와 효과를 더욱 정확하게 이해하기 위하여 아래와 같이 실시예를 들고 아래의 도면 설명을 덧붙인다.In order to more precisely understand the detailed structure and effects of the present invention, the following examples are added and the following description of the drawings is added.
도 1은 본 발명의 실시예에 따른 단면도.1 is a cross-sectional view according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따라 납땜 마스크를 기판상에 설치하는 제조과정을 설명하는 도면.2 is a view for explaining a manufacturing process of installing a soldering mask on a substrate according to an embodiment of the present invention.
도 3은 도 1의 A부분을 확대한 도면.3 is an enlarged view of a portion A of FIG. 1;
도 4는 본 발명의 실시예에 따라 겹쳐놓기 식(式)의 칩 봉입 방법에 맞춘 단면도.4 is a cross-sectional view of a chip encapsulation method in a stacking manner in accordance with an embodiment of the present invention.
도 5는 본 발명의 다른 실시예에 따라 선 놓기 식(式)의 칩 봉입 방법에 맞춘 단면도.Fig. 5 is a cross-sectional view of a chip encapsulation method in a line laying manner according to another embodiment of the present invention.
도 6은 본 발명의 또 다른 실시예에 따라 도전성 패턴의 노출된 부분과 납땜 마스크 간의 관계를 보여주는 단면도.6 is a cross-sectional view showing a relationship between an exposed portion of a conductive pattern and a solder mask in accordance with another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 ; 인쇄 회로판(printed circuit board)10; Printed circuit board
20 ; 기판20; Board
22 ; 상면24 ; 하면22; Upper surface 24; if
26 ; 도전성 패턴261 ; 차폐된 부분26; Conductive pattern 261; Shielded part
263 ; 노출된 부분265 ; 뿌리부분263; Exposed part 265; Root
28 ; 도금한 개구281 ; 몰딩 재료28; Plated openings 281; Molding material
40 ; 납땜 마스크401 ; 알루미늄 박40; Soldering mask 401; Aluminum foil
402 ; 에폭시 수지 층403 ; 포토-레지스트 층402; Epoxy resin layer 403; Photo-resist layer
60 ; 칩66 ; 노출된 부분60; Chip 66; Exposed part
661 ; 뿌리 부분70 ; 접착제661; Root portion 70; glue
우선 도 1과 도 2를 보면, 본 발명의 실시예에 따른 인쇄 회로판(10)은 하나의 기판(20)과 두 개의 납땜 마스크(40)를 갖고 있다.1 and 2, the printed circuit board 10 according to the embodiment of the present invention has one substrate 20 and two solder masks 40.
기판(20)은 섬유재질이 포함된 수지재료로 구성되며, 상기 섬유재료는 유리섬유일 수 있고, 상기 수지재료는 에폭시 수지(epoxy resin), 폴리아미드 수지(polyamide resin), 카이아나이트 수지(cyanoester resin) 등의 수지 중에서 선택할 수 있다. 상기 기판(20)은 상면(22)과 하면(24)을 가지고 있으며, 상기 상면과 하면 상에는 모두 각기 예정된 모양의 도전성 패턴(26)을 놓고, 구리로 만든 도전성 패턴(26)에는 차폐된 부분(261)과 노출된 부분(263)이 있다. 상기 도전성 패턴 각각은 복수개의 기판(20)을 관통하는 도금한 개구(28)와 연결되어 통한다.Substrate 20 is composed of a resin material containing a fiber material, the fiber material may be a glass fiber, the resin material is epoxy resin, polyamide resin, kaiite resin ( cyanoester resin). The substrate 20 has an upper surface 22 and a lower surface 24. The conductive pattern 26 is formed on the upper surface and the lower surface, respectively, and a shielded portion is formed on the conductive pattern 26 made of copper. 261 and exposed portion 263. Each of the conductive patterns communicates with a plated opening 28 passing through the plurality of substrates 20.
상기 납땜 마스크(40)의 각각은 열팽창계수가 상기 기판(20)이 함유하고 있는 수지의 열팽창 계수와 서로 비슷하거나 같은 수지재료로써 구성된다. 상기 제2 납땜 마스크(40)는 기판의 상면(22)과 하면(24) 상에 부착되어 있으며, 각 상기 도전성 패턴(26)의 차폐된 부분(261)을 완전히 덮으며, 도금한 개구(28)의 비어있는 중간부분을 채운다. 상기 도금한 개구(28) 중심의 몰딩 재료(281)는 제2 납땜 마스크(40)와 동일한 재질로써 일체를 형성하는 것이다.Each of the solder masks 40 is made of a resin material that has a thermal expansion coefficient similar to or the same as that of the resin contained in the substrate 20. The second solder mask 40 is attached to the upper surface 22 and the lower surface 24 of the substrate, and completely covers the shielded portions 261 of the conductive patterns 26 and plated openings 28 Fill in the empty middle of the). The molding material 281 at the center of the plated opening 28 is formed of the same material as the second solder mask 40 to form a single body.
상기 납땜 마스크(40)를 기판의 외면에 부착시킬 때에 우선 알루미늄박을 씌우고 그 면 위에 부분적으로 경화된(B-staged된) 에폭시 수지층(402)을 바른다. 그리고 나서 상기 알루미늄박을 기판의 표면상에 붙여 놓고서, 에폭시 수지층(402)을 구리박(알루미늄박)(401)과 상기 기판(20)의 표면 사이에 끼운다. 10∼40 ㎏w/㎠의압력과 140℃∼180℃사이의 온도로써 전술한 조합을 1.5∼3 시간 동안 눌러준다. 이렇게 하여 상기 에폭시 수지층(420)이 경화되며, 상기 도금된 개구(28)의 각각을 채우고, 도2(A)와 같이 상기 기판의 외면에 부착된다.When attaching the solder mask 40 to the outer surface of the substrate, an aluminum foil is first covered and a partially cured (B-staged) epoxy resin layer 402 is applied on the surface. Then, the aluminum foil is pasted on the surface of the substrate, and the epoxy resin layer 402 is sandwiched between the copper foil (aluminum foil) 401 and the surface of the substrate 20. The above combination is pressed for 1.5 to 3 hours with a pressure of 10 to 40 kgw / cm 2 and a temperature between 140 ° C and 180 ° C. In this way, the epoxy resin layer 420 is cured, fills each of the plated openings 28, and adheres to the outer surface of the substrate as shown in FIG.
계속하여 설명하면, 도2(B)에서와 같이, 알루미늄박 표면에 포토-레지스트(photo-resist)층(403)을 바른 후에 하면을 포토-레지스트 층(403)에 대하여 노출을 진행시키면, 상기 포토-레지스트 층(403)은 도전성 패턴(26)의 차폐된 부분 상의 위치에 현저한 그림자를 발생시킨다. 다시 적당한 용매로써 아직 그림자가 남지 않은 부분의 포토-레지스트 층(403) 및 알루미늄 박을 각기 제거하여 도2(C)에서와 같이 상기 도전성 패턴의 노출된 부분의 납땜 마스크에 대응하여 밖으로 노출되게 한다. 그런 다음, 도2(D)에서와 같이 적당한 화학 용매로써 남은 포토-레지스트 층(403)을 제거한다.In the following description, as shown in FIG. 2 (B), after the photo-resist layer 403 is applied to the aluminum foil surface, the lower surface thereof is exposed to the photo-resist layer 403. Photo-resist layer 403 creates significant shadows at locations on the shielded portions of conductive pattern 26. Again remove the photoresist layer 403 and the aluminum foil of the portion that has not yet been shadowed with a suitable solvent so as to be exposed out in correspondence with the solder mask of the exposed portion of the conductive pattern as shown in FIG. . Then, the remaining photo-resist layer 403 as a suitable chemical solvent is removed as shown in Fig. 2D.
그리고, 전해식각법 및 레이저를 이용하여 도전성 패턴(26)의 노출된 부분의 상부에 있는 납땜 마스크를 제거하여, 도2(E)에서와 같이, 기판(20)상에 도전성 패턴(26)의 노출된 부분(263)이 밖으로 노출되게 한다.Then, the solder mask on the exposed portion of the conductive pattern 26 is removed by using an electrolytic etching method and a laser, and as shown in FIG. 2E, the conductive pattern 26 on the substrate 20 is removed. Exposed portion 263 is exposed outward.
마지막으로 똑같이 적당한 용매로써 남은 알루미늄박을 제거하여, 도2(F)에서 보여주듯이, 납땜 마스크(40)의 제조작업을 완성한다.Finally, the remaining aluminum foil is removed as an equally suitable solvent to complete the manufacturing work of the soldering mask 40, as shown in Fig. 2F.
완성된 납땜 마스크(40)의 두께는 2㎛∼200㎛사이에 있으며, 평활도 또한 상당히 양호하다. 더 나아가서, 도3에서 보여주는 것과 같이, 완성된 납땜 마스크(40)는 매 500㎜마다를 측정하는 단위로 삼았을 때, 두께가 가장 클 때(tmax)와 가장작을 때(tmin)의 차이는 10㎛와 같거나 그보다 작으며, 상기 납땜 마스크의 미시적인 거칠기 정도(micro-roughness)는 일반적으로 그 Rz값이 0.5㎛∼10㎛의 사이에 있다.The thickness of the completed solder mask 40 is between 2 μm and 200 μm, and the smoothness is also quite good. Furthermore, as shown in Fig. 3, when the completed solder mask 40 is measured every 500 mm, the difference between the largest (tmax) and the smallest (tmin) is 10. It is equal to or smaller than the micrometer, and the micro-roughness of the soldering mask is generally between the Rz values of 0.5 mu m to 10 mu m.
뿐만 아니라, 상기 인쇄 회로판에 겹쳐놓기식의 칩 봉입 방법을 배합하려고 할 때에는 납땜 마스크의 두께를 비교적 두껍게 할 수 있다. 이렇게 함으로써 칩(60)이 상기 납땜 마스크(40) 표면에 밀접하게 부착되게 할 수 있다. 도4에서 보이듯이, 이 둘 간에는 어떤 다른 물질을 채워 넣을 필요가 없다. 그리고 인쇄 회로판에 선 놓기 식의 칩 봉입 방법을 배합하려고 할 때에는, 도 5에서 보이듯이, 납땜층의 두께를 비교적 얇게 할 수 있으며 극소량의 접착제(70)로써 칩을 인쇄 회로판 상에 견고하게 부착시킬 수 있다. 이렇게 되면 전체 봉입의 두께를 이와 같이 상당히 줄일 수 있다.In addition, the thickness of a soldering mask can be made relatively thick, when trying to mix | blend a stacking method of chip encapsulation with the said printed circuit board. This allows the chip 60 to adhere closely to the solder mask 40 surface. As shown in Figure 4, there is no need to fill any other material between the two. When the method of enclosing the wire encapsulation method is incorporated into the printed circuit board, as shown in FIG. 5, the thickness of the solder layer can be made relatively thin, and the chip is firmly attached to the printed circuit board with a very small amount of adhesive 70. Can be. This can significantly reduce the thickness of the entire encapsulation.
그밖에도, 도 6을 보면, 본 발명의 납땜 마스크(40)를 설치할 때에 2개의 구역을 갖게 할 수 있다. 제 1구역(401)은 도전성 패턴의 차폐된 부분(261)을 완전히 덮는 데에 쓰이고, 제 2구역(402)은 도전성 패턴의 노출된 부분(263)의 뿌리 부분(265)을 덮는 데에 쓰인다. 이로써 도전성 패턴의 노출된 부분과 기판(20)의 결합력을 증대시킬 수 있다. 이외에도, 상기 노출된 부분(66)의 뿌리 부분(661)의 가장자리는 절연 납땜 마스크(402)로 둘러싸여 있기 때문에 노출된 부분의 인근 패턴 사이에 이온 박리 현상이 쉽게 일어나지 않는다. 따라서, 각 패턴의 피치(pitch)는 더욱 축소될 수 있다. 바꾸어 말하면, 인쇄 회로판의 배선밀도를 증가시킬 수 있다.In addition, referring to FIG. 6, it is possible to have two zones when installing the soldering mask 40 of the present invention. The first zone 401 is used to completely cover the shielded portion 261 of the conductive pattern, and the second zone 402 is used to cover the root portion 265 of the exposed portion 263 of the conductive pattern. . As a result, the bonding force between the exposed portion of the conductive pattern and the substrate 20 may be increased. In addition, since the edge of the root portion 661 of the exposed portion 66 is surrounded by the insulating solder mask 402, the ion separation phenomenon does not easily occur between the adjacent patterns of the exposed portion. Therefore, the pitch of each pattern can be further reduced. In other words, the wiring density of the printed circuit board can be increased.
Claims (18)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91110994 | 2002-05-24 | ||
TW91110994 | 2002-05-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030091393A true KR20030091393A (en) | 2003-12-03 |
Family
ID=29778224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020029372A KR20030091393A (en) | 2002-05-24 | 2002-05-27 | Printed circuit board having permanent solder mask |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2003347711A (en) |
KR (1) | KR20030091393A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100966336B1 (en) * | 2008-04-07 | 2010-06-28 | 삼성전기주식회사 | High density substrate and manufacturing method thereof |
-
2002
- 2002-05-27 KR KR1020020029372A patent/KR20030091393A/en not_active Application Discontinuation
- 2002-07-30 JP JP2002221338A patent/JP2003347711A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2003347711A (en) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2327311C2 (en) | Method of integration of components to plate-base | |
KR100396787B1 (en) | Wire bonding pad structure of semiconductor package pcb | |
KR910002035B1 (en) | Semiconductor device and manufacture thereof | |
US5841192A (en) | Injection molded ball grid array casing | |
KR100253521B1 (en) | Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board | |
US6625036B1 (en) | Infrared data communication module and method of making the same | |
JPH11186468A (en) | Semiconductor device | |
KR100797230B1 (en) | Semiconductor device | |
US6933448B2 (en) | Printed circuit board having permanent solder mask | |
KR19990083251A (en) | Package for semiconductor chip having thin recess portion and thick plane portion and method for manufacturing the same | |
KR20020000012A (en) | Method for manufacturing chip scale package having slits | |
US5870822A (en) | Flip chip attachment | |
KR100346899B1 (en) | A Semiconductor device and a method of making the same | |
KR20000053570A (en) | Tape carrier for bga and semiconductor device using the same | |
KR20030091393A (en) | Printed circuit board having permanent solder mask | |
JP2000082827A (en) | Semiconductor device and manufacture thereof | |
US20040036158A1 (en) | Tab tape, method of making same and semiconductor device | |
EP1367874A2 (en) | Printed circuit board having permanent solder mask | |
KR100221562B1 (en) | Structure of bga package and method of making same | |
KR100294910B1 (en) | A bump grid array package and a method of manufacturing the same | |
US6506631B2 (en) | Method for manufacturing integrated circuits and semiconductor wafer which has integrated circuits | |
JP4389168B2 (en) | Wiring board for forming end face electrodes | |
KR100355798B1 (en) | Printed circuit board for semiconductor package and its manufacturing method | |
JP2686156B2 (en) | Heat dissipation type semiconductor package | |
JP2000243871A (en) | Circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |