KR20030089761A - Exposure system of semiconductor device - Google Patents

Exposure system of semiconductor device Download PDF

Info

Publication number
KR20030089761A
KR20030089761A KR1020020027613A KR20020027613A KR20030089761A KR 20030089761 A KR20030089761 A KR 20030089761A KR 1020020027613 A KR1020020027613 A KR 1020020027613A KR 20020027613 A KR20020027613 A KR 20020027613A KR 20030089761 A KR20030089761 A KR 20030089761A
Authority
KR
South Korea
Prior art keywords
mask blade
blade
mask
field
sub
Prior art date
Application number
KR1020020027613A
Other languages
Korean (ko)
Inventor
이승혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020027613A priority Critical patent/KR20030089761A/en
Publication of KR20030089761A publication Critical patent/KR20030089761A/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: An exposure system of a semiconductor device is provided to reduce exposing time and to improve yield by easily forming fields according to net die shapes of a wafer edge. CONSTITUTION: An exposure system is provided with a double mask blade(61). The double mask blade(61) is formed on a reticle(62) for selectively exposing field. At this time, the double mask blade(61) further includes a main mask blade(61A) and a sub mask blade(61B). The sub mask blade(61B) is restructured according to the field. Also, the sub mask blade(61B) synchronizes with the scanning movement of the reticle(62).

Description

반도체 소자의 노광 시스템{EXPOSURE SYSTEM OF SEMICONDUCTOR DEVICE}Exposure system of semiconductor device {EXPOSURE SYSTEM OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 노광 시스템에 관한 것으로, 특히 이중 마스크 블레이드(mask blade)를 적용한 반도체 소자의 노광 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to exposure systems for semiconductor devices, and more particularly to exposure systems for semiconductor devices employing double mask blades.

반도체 메모리 소자의 고집적화에 따라 캐패시터의 하부전극인 스토리지 노드전극의 형상을 대부분 내부 실린더형으로 형성하고 있다.As the semiconductor memory device is highly integrated, the shape of the storage node electrode, which is a lower electrode of the capacitor, is formed in an inner cylindrical shape.

도 1a 내지 도 1e 및 도 2a 내지 도 2e는 이러한 내부 실린더형 스트로지 노드전극 형성방법을 설명하기 위한 도면으로서, 도 1a 내지 도 1e는 웨이퍼의 중앙부분을 나타내고, 도 2a 내지 도 2e는 웨이퍼의 에지(edge)부분을 각각 나타낸다.1A to 1E and 2A to 2E are diagrams for explaining a method of forming the internal cylindrical strobe node electrode, and FIGS. 1A to 1E show a center portion of a wafer, and FIGS. 2A to 2E show a wafer. Edge parts are shown, respectively.

도 1a 및 도 2a에 도시된 바와 같이, 소정의 공정이 완료된 반도체 기판(10) 상에 캐패시터 형성을 위한 산화막(11)을 증착하고, 산화막(11) 상부에 포토리소그라피 공정으로 포토레지스트 패턴(미도시)을 형성한다. 그 다음, 이 포토레지스트 패턴을 마스크로하여 산화막(11)을 식각하여, 도 1b 및 도 2b에 도시된 바와 같이 산화막 패턴(11A)을 형성한 후, 공지된 방법으로 포토레지스트 패턴을 제거한다.As illustrated in FIGS. 1A and 2A, an oxide film 11 for forming a capacitor is deposited on a semiconductor substrate 10 on which a predetermined process is completed, and a photoresist pattern (not shown) is formed on the oxide film 11 by a photolithography process. C). Then, the oxide film 11 is etched using this photoresist pattern as a mask to form the oxide film pattern 11A as shown in Figs. 1B and 2B, and then the photoresist pattern is removed by a known method.

그 다음, 도 1c 및 도 2c에 도시된 바와 같이, 산화막 패턴(11A) 및 기판(10) 표면 상에 전극물질로서 폴리실리콘막(12)을 증착하고, 산화막 패턴(11A)의 표면이 노출되도록 화학기계연마(Chemical Mechanical Polishing; CMP)를 이용하여 폴리실리콘막(12)을 식각하여, 도 1d 및 도 2d에 도시된 바와 같이, 서로 절연된 스토리지 노드전극(12A)을 형성한다. 그 후, 도 1e 및 도 2e에 도시된 바와 같이, 산화막 패턴(11A)을 제거한다.1C and 2C, the polysilicon film 12 is deposited as an electrode material on the oxide film pattern 11A and the surface of the substrate 10, and the surface of the oxide film pattern 11A is exposed. The polysilicon film 12 is etched using chemical mechanical polishing (CMP) to form storage node electrodes 12A insulated from each other, as shown in FIGS. 1D and 2D. Thereafter, as shown in Figs. 1E and 2E, the oxide film pattern 11A is removed.

여기서, 상기 포토레지스트 패턴 형성을 위한 포토리소그라피 공정은 일반적으로 포토레지스트막의 도포, 정렬 및 노광, 현상 및 검사 등의 단계를 거치며, 이 중 정렬 및 노광을 수행하기 위한 장치로서 스테퍼(stepper)가 사용된다. 그러나, 이러한 스테퍼에 있어서는 포커스(focus)가 맞지 않으면 패턴이 넓어지거나 가늘어지는 현상이 발생하여 CD(Cridical Dimension)가 정상적인 폭으로 형성되지 않는 불량이 발생하는 문제가 있다. 특히, 웨이퍼의 에지 부분에서는 이러한 현상이 필연적으로 발생하여, 도 2b 내지 도 2e에 도시된 바와 같이, 산화막 패턴(11A)의 형성시 오픈 패일(open fail)을 유발하게 되고, 이는 이후 스토리지 전극(12A)의 리프팅(lifting)을 유발함으로써 결함(100)을 야기시키게 된다.In this case, the photolithography process for forming the photoresist pattern is generally subjected to the steps of coating, aligning and exposing the photoresist film, developing and inspecting, among which a stepper is used as an apparatus for performing alignment and exposure. do. However, in such a stepper, if the focus is not set, a pattern may be widened or thinned, and a defect may occur in which a CD (Cridical Dimension) is not formed to a normal width. In particular, this phenomenon inevitably occurs at the edge portion of the wafer, and as shown in FIGS. 2B to 2E, an open fail occurs when the oxide pattern 11A is formed, which is then referred to as a storage electrode ( Inducing the lifting of 12A) causes the defect 100.

이를 해결하기 위하여 웨이퍼 에지 필드(field)의 노광을 생략하는 방안도 제시되고 있으나, 이 경우 넷 다이(net die) 수의 감소로 인하여 수율이 현저하게 감소되기 때문에 거의 사용되지 않는다. 또한, 최근에는 보통 사용되는 6개의 레티클 상에 6개의 칩을 노광할 수 있는 필드(도 3a 참조)이외에, 하나 또는 2개의 레티클 상에 하나 또는 2개의 칩만을 노광할 수 있는 필드(도 3b 참조)를 별도로 제작하여 웨이퍼 에지 부분에서 사용하는 방법이 사용되고 있으나, 이 경우 웨이퍼 노광 시간이 길어진다.In order to solve this problem, a method of omitting the exposure of the wafer edge field has been proposed. However, in this case, since the yield is remarkably reduced due to the reduction of the number of net dies, it is rarely used. Also, in addition to a field capable of exposing six chips on six reticles that are commonly used (see FIG. 3A), a field capable of exposing only one or two chips on one or two reticles (see FIG. 3B). ) Is manufactured separately and used in the wafer edge portion, but the wafer exposure time is long in this case.

또한, 도 4에 도시된 바와 같이, 웨이퍼의 에지 넷 다이의 형상이 여러 가지형태의 다각형 형상을 이루기 때문에 이를 구현하기가 어려울 뿐만 아니라 시간도 길어지는 문제가 있었다. 즉, 일반적인 노광장치의 스캐너(scanner)의 마스크 블래이드는 슬릿(slit) 방향인 X 방향만 필드 사이즈와 동일하고 Y 방향, 즉 스캔방향에 대해서는 스캐닝 길이로 필드 사이즈를 조절하기 때문에, 필드 모양을 직사각형으로 고정시키게 되고 그 외의 다양한 다각형을 실시간으로 노광하는 것이 어렵기 때문이다.In addition, as shown in Figure 4, since the shape of the edge net die of the wafer forms a polygonal shape of various forms, it is difficult to implement this, but also has a long time problem. That is, since the mask blade of a scanner of a general exposure apparatus has the same size as the field size only in the slit direction and the Y direction, that is, the field size is adjusted by the scanning length in the Y direction, that is, in the scanning direction, This is because it is difficult to expose the various polygons in real time.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 노광 시간을 감소시키면서 웨이퍼 에지의 다양한 넷 다이 형상에 따른 필드를 용이하게 구현함으로써 소자의 수율을 향상시킬 수 있는 반도체 소자의 노광 시스템을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the problems of the prior art as described above, and the semiconductor device exposure can be improved by easily realizing the field according to the various net die shape of the wafer edge while reducing the exposure time The purpose is to provide a system.

도 1a 내지 도 1e 및 도 2a 내지 도 2e는 종래의 내부 실린더형 스트로지 노드전극 형성방법을 설명하기 위한 도면,1A to 1E and 2A to 2E are views for explaining a method of forming a conventional inner cylindrical straw electrode electrode;

도 1a 내지 도 1e는 웨이퍼의 중앙부분을 나타내는 도면,1A to 1E are views showing a central portion of a wafer;

도 2a 내지 도 2e는 웨이퍼의 에지부분을 나타내는 도면.2A-2E illustrate an edge portion of a wafer.

도 3a 및 도 3b는 필드 형태를 나타낸 도면.3A and 3B illustrate field shapes.

도 4는 웨이퍼의 에지부분의 형상을 나타낸 도면.4 shows the shape of an edge portion of a wafer;

도 5는 본 발명의 실시예에 따른 반도체 소자의 노광 시스템을 개략적으로 나타낸 도면.5 schematically illustrates an exposure system of a semiconductor device according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따라 이중 마스크 블래이드를 적용한 경우의 선택적 노광 원리를 설명하기 위한 도면.6 is a view for explaining the principle of selective exposure when applying a double mask blade according to an embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

50 : 노광원 60 : 조명계50: exposure source 60: illumination system

61 : 마스크 블래이드 61A : 메인 마스크 블래이드61: Mask Blade 61A: Main Mask Blade

61B : 서브 마스크 블래이드61B: Submask Blade

62 : 레티클 70 : 투영렌즈계62: reticle 70: projection lens system

80 : 웨이퍼80 wafer

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 레티클 상부에 배치되어 필드를 선택적으로 노광하는 이중 마스크 블래이드를 포함하고, 이중 마스크 블래이드는 메인 마스크 블래이드 및 서브 마스크 블래이드로 이루어지며, 서브 마스크 블래이드를 상기 필드에 따라 재구성하는 것을 특징으로 하는 반도체 소자의 노광 시스템에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, the object of the present invention includes a double mask blade disposed on the reticle to selectively expose the field, the double mask blade is a main mask blade and sub It is made of a mask blade, it can be achieved by an exposure system of a semiconductor device, characterized in that the sub mask blade is reconfigured according to the field.

바람직하게, 서브 마스크 블래이드는 상기 레티클의 스캐닝 운동과 동기화된다. 또한, 서브 마스크 블래이드는 필드에 따라 정형화된 프레임(frame)을 선택적으로 적용하여 구성하거나, 필드에 따라 X 및 Y축 방향으로 가변되는 요소를 조합하여 구성한다.Preferably, the sub mask blade is synchronized with the scanning movement of the reticle. In addition, the sub mask blade is configured by selectively applying a frame shaped according to the field, or a combination of elements varying in the X and Y axis directions depending on the field.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 5는 본 발명의 실시예에 따른 반도체 소자의 노광 시스템을 개략적으로 나타낸 도면이고, 도 6은 이중 마스크 블래이드를 적용한 경우의 선택적 노광 원리를 설명하기 위한 도면이다.5 is a diagram schematically illustrating an exposure system of a semiconductor device according to an exemplary embodiment of the present invention, and FIG. 6 is a diagram for describing a selective exposure principle when a double mask blade is applied.

도 5에 도시된 바와 같이, 노광 시스템은 노광원(50), 조명계(60), 투영렌즈계(70), 및 웨이퍼(80)로 구성된다. 조명계(60)는 마스크 블래이드(61)와, 이 마스크 블래이드(mask blade; 61) 하부에 배치된 레티클(62)로 구성되며, 마스크 블래이드(61)는 노광원(50)으로부터의 빛을 투영렌즈계(70)를 통해 웨이퍼(80)로 전사되는 영역을 조절해준다.As shown in FIG. 5, the exposure system is composed of an exposure source 50, an illumination system 60, a projection lens system 70, and a wafer 80. The illumination system 60 is comprised of the mask blade 61 and the reticle 62 arrange | positioned under this mask blade 61, The mask blade 61 carries out the light from the exposure source 50, and the projection lens system The area transferred to the wafer 80 through 70 is adjusted.

여기서, 마스크 블래이드(61)는 메인(main) 마스크 블래이드(61A)와 메인 마스크 블래이드(61A) 하부에 배치된 서브(sub) 마스크 블래이드(61B)의 이중 마스크 블래이드로 이루어지며, 메인 마스크 블래이드(61A)는 종래와 마찬가지로 슬릿방향인 X 방향과 필드 사이즈가 동일하고, 서브 마스크 블래이드(61B)는 레티클의 스캐닝 운동(도 5의 화살표 방향, Y방향)과 동기화 되어 작동하기 때문에, 서브 마스크 블래이드(61B)는 복잡한 셔터역할을 하는 메인 마스크 블래이드(61A)에 비해 안정적인 상태에서 작동할 수 있게 된다.Here, the mask blade 61 is composed of a main mask blade 61A and a double mask blade of a sub mask blade 61B disposed below the main mask blade 61A, and the main mask blade 61A. In the same way as in the prior art, the slit direction has the same field size as the X direction, and since the sub mask blade 61B operates in synchronization with the scanning movement of the reticle (arrow direction and Y direction in FIG. 5), the sub mask blade 61B ) Can be operated in a stable state compared to the main mask blade 61A serving as a complex shutter.

또한, 서브 마스크 블래이드(61B)는 각각의 웨이퍼 에지 필드에서의 노광 맵(map)에 따라 재구성하여 선택적 노광을 가능하게 한다. 즉, 서브 마스크 블래이드(61B)에 의한 선택적 노광은 서브 마스크 블래이드(61B)를 정형화된 프레임(frame)을 선택적으로 적용하여 구성하거나, X 및 Y축 방향으로 가변되는 요소를 조합하여 구성하여 수행할 수 있다.In addition, the sub mask blade 61B is reconstructed according to an exposure map in each wafer edge field to enable selective exposure. That is, the selective exposure by the sub mask blade 61B may be performed by selectively configuring the sub mask blade 61B by applying a standardized frame, or by combining elements that vary in the X and Y axis directions. Can be.

도 6은 상술한 이중 마스크 블래이드(61)를 적용한 경우의 노광 원리를 설명하기 위한 도면으로서, 도 6에 나타낸 바와 같이, 서브 마스크 블래이드(61B)의 형상을 노광영역의 형상에 따라 다르게 구성하여 웨이퍼 에지 부분의 다양한 다각형 형상을 구현함으로써, 웨이퍼 에지 필드의 선택적 노광이 가능해짐을 알 수 있다.FIG. 6 is a view for explaining the principle of exposure when the above-mentioned double mask blade 61 is applied. As shown in FIG. 6, the shape of the sub mask blade 61B is configured differently according to the shape of the exposure area, so that the wafer It can be seen that by implementing various polygonal shapes of the edge portion, selective exposure of the wafer edge field is possible.

상기 실시예에 의하면, 마스크 블래이드를 메인 및 서브 마스크 블래이드의 이중 마스크 블래이드로 구성하여 웨이퍼 에지의 노광맵에 따라 서브 마스크 블래이드를 재구성함으로써 선택적 노광이 가능해지므로, 웨이퍼 에지 부분의 넷 다이수를 증가시킬 수 있고 이에 따라 반도체 소자 제조시 수율을 향상시킬 수 있다. 또한, 마스크 블래이드의 위치 정확도가 향상되기 때문에 디포커스(defocus) 나 고스트 이미지(ghost image) 등에 의한 결함 발생을 방지할 수 있다.According to the above embodiment, the mask blade is composed of the double mask blades of the main and sub mask blades, and thus the selective exposure is possible by reconstructing the sub mask blades according to the exposure map of the wafer edge, thereby increasing the number of net dies of the wafer edge portion. This can improve the yield in manufacturing a semiconductor device. In addition, since the positional accuracy of the mask blade is improved, defects caused by defocus or ghost images may be prevented.

한편, 상기 실시예에서는 서브 마스크 블래이드를 메인 마스크 블래이드 하부에 배치하였으나 이와 달리 메인 마스크 블래이드 상부에 배치할 수도 있다.Meanwhile, in the above embodiment, the sub mask blade is disposed under the main mask blade. Alternatively, the sub mask blade may be disposed above the main mask blade.

또한, 상기 실시예에서는 이중 마스크 블래이드에 의한 선택적 노광을 웨이퍼 에지 필드에 적용하는 경우에 대해서만 설명하였지만, 이러한 경우 이외에도 웨이퍼 내부의 정렬마크나 테스트 패턴 등을 형성하는 경우에도 적용할 수 있다.In the above embodiment, only the case where the selective exposure by the double mask blade is applied to the wafer edge field has been described. However, in addition to this case, the present invention can also be applied to the case where an alignment mark or a test pattern is formed in the wafer.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 이중 마스크 블래이드에 의한 선택적 노광에 의해 반도체 소자 제조시 수율을 향상시킬 수 있을 뿐만 아니라, 마스크 블래이드의 위치 정확도가 향상되어 디포커스 등에 의한 결함 발생을 방지할 수 있다.The above-described present invention can not only improve the yield in manufacturing a semiconductor device by selective exposure by the double mask blade, but also improve the positional accuracy of the mask blade to prevent defects caused by defocus and the like.

Claims (4)

레티클 상부에 배치되어 필드를 선택적으로 노광하는 이중 마스크 블래이드를 포함하고,A double mask blade disposed over the reticle to selectively expose the field, 상기 이중 마스크 블래이드는 메인 마스크 블래이드 및 서브 마스크 블래이드로 이루어지며, 상기 서브 마스크 블래이드를 상기 필드에 따라 재구성하는 것을 특징으로 하는 반도체 소자의 노광 시스템.The double mask blades may include a main mask blade and a sub mask blade, and reconfigure the sub mask blades according to the field. 제 1 항에 있어서,The method of claim 1, 상기 서브 마스크 블래이드는 상기 레티클의 스캐닝 운동과 동기화된 것을 특징으로 하는 반도체 소자의 노광 시스템.And the sub mask blades are synchronized with the scanning motion of the reticle. 제 1 항에 있어서,The method of claim 1, 상기 서브 마스크 블래이드는 상기 필드에 따라 정형화된 프레임(frame)을 선택적으로 적용하여 구성하는 것을 특징으로 하는 반도체 소자의 노광 시스템.The sub mask blades are configured by selectively applying a frame shaped according to the field. 제 1 항에 있어서,The method of claim 1, 상기 서브 마스크 블래이드는 상기 필드에 따라 X 및 Y축 방향으로 가변되는 요소를 조합하여 구성하는 것을 특징으로 하는 반도체 소자의 노광 시스템.And the sub mask blades are configured by combining elements varying in the X and Y-axis directions according to the field.
KR1020020027613A 2002-05-18 2002-05-18 Exposure system of semiconductor device KR20030089761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020027613A KR20030089761A (en) 2002-05-18 2002-05-18 Exposure system of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020027613A KR20030089761A (en) 2002-05-18 2002-05-18 Exposure system of semiconductor device

Publications (1)

Publication Number Publication Date
KR20030089761A true KR20030089761A (en) 2003-11-28

Family

ID=32383417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020027613A KR20030089761A (en) 2002-05-18 2002-05-18 Exposure system of semiconductor device

Country Status (1)

Country Link
KR (1) KR20030089761A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326005A (en) * 1993-05-14 1994-11-25 Canon Inc Aligner
JPH10256140A (en) * 1997-03-07 1998-09-25 Canon Inc Device aligner and method thereof
JP2001044110A (en) * 1999-07-29 2001-02-16 Canon Inc Aligner, direct-current motor drive with brush, and motor with brush
JP2001185467A (en) * 1999-12-22 2001-07-06 Canon Inc Projective exposure device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326005A (en) * 1993-05-14 1994-11-25 Canon Inc Aligner
JPH10256140A (en) * 1997-03-07 1998-09-25 Canon Inc Device aligner and method thereof
JP2001044110A (en) * 1999-07-29 2001-02-16 Canon Inc Aligner, direct-current motor drive with brush, and motor with brush
JP2001185467A (en) * 1999-12-22 2001-07-06 Canon Inc Projective exposure device

Similar Documents

Publication Publication Date Title
US6225013B1 (en) Stitching design rules for forming interconnect layers
US7972932B2 (en) Mark forming method and method for manufacturing semiconductor device
US6852453B2 (en) Fabrication method for semiconductor hole
JP2007072423A (en) Photomask for double exposure and double exposure method using the same
JPH088168A (en) Scanning exposure system, and manufacture of device
US20060290911A1 (en) Scanning photolithography apparatus and method
JP3796294B2 (en) Illumination optical system and exposure apparatus
KR100448309B1 (en) Alignment marks of semiconductor substrate and manufacturing method thereof
JP3461708B2 (en) Alignment mark device
JP2008185970A (en) Pattern forming method, manufacturing method of electronic device, and electronic device
KR20030089761A (en) Exposure system of semiconductor device
JP2009003074A (en) Exposure method and manufacturing method of image sensor
JP2000047366A (en) Manufacture of semiconductor device
JPH11150054A (en) Mix-and-match exposure method
JP3618944B2 (en) Illumination optical system and exposure apparatus using the same
TWI602029B (en) Method for patterning a substrate
US6809800B2 (en) Apparatus for patterning a semiconductor wafer
US20020102473A1 (en) Photo mask having film formed from halftone material, method of manufacturing photo mask, and method of manufacturing semiconductor device
JP3244869B2 (en) Exposure equipment
JPH09232220A (en) Method for forming resist pattern
JPH0845810A (en) Formation of resist pattern
JP2000305276A (en) Exposing method and aligner
JPH07130606A (en) Aligner
JPH07135149A (en) Illuminating equipment and aligner provided with said illuminating equipment
JPH0743881A (en) Structure of photomask and production of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application