KR20030089384A

KR20030089384A - Antifuse for cmos image sensor

Info

Publication number: KR20030089384A
Application number: KR1020020028287A
Authority: KR
Inventors: 김영희; 임규호; 유성한
Original assignee: 김영희
Priority date: 2002-05-17
Filing date: 2002-05-17
Publication date: 2003-11-21

Abstract

PURPOSE: An antifuse for a CMOS(Complementary Metal Oxide Semiconductor) image sensor is provided to electrically program a fuse realized in a CMOS image sensor by using high voltage without using an expensive laser equipment. CONSTITUTION: A master fuse block made up of n+1 unit fuse circuits transmits output of master fuse <1:m> to multiplexors. An antifuse array decoder decodes k+1 antifuse arrays. M antifuse array blocks program address sets of bad pixels to a place where addresses of bad pixels are directly programmed. Comparator blocks compare a pixel address of k+1 bits with an address of k+1 bits generated from the programmed antifuse array for judging whether the pixel address is identical to the bad address. If so, an image processing block secures data read from a bad pixel.

Description

ANTIFUSE FOR CMOS IMAGE SENSOR}

본원 발명은 안티퓨즈에 관한 것으로 좀 더 구체적으로는 CMOS 이미지 센서에서 발생하는 불량 픽셀(pixel)의 어드레스를 안티퓨즈 기술을 이용하여 프로그램 하는 기술에 관한 것이다.The present invention relates to antifuse, and more particularly, to a technique of programming an address of a bad pixel generated in a CMOS image sensor using antifuse technology.

일반적으로 반도체 기술에서 사용되는 안티퓨즈(antifuse)란 집적회로내의 특정한 노드간의 연결을 고전압등에 의한 절연파괴의 형식을 빌어 선택적으로 하는것이다. 이 같은 안티퓨즈의 한 예를 들면 산화층을 절연층으로 하는 커패시터 양단에 고전압을 걸어 절연파괴를 일으켜 커패시터 양단이 서로 전기적으로 단락(short)되도록 하는 것이다. 이와 같은 방법에 의해 커패시터 양단은 직류적인 개방(open) 상태에서 단락상태로 바뀌게 되며 이는 일종의 프로그래밍이라 부를 수 있고 주로 반도체 집적회로내의 특정한 노드의 전압을 영구적으로 바꾸기 위해 사용된다. 이러한 안티퓨즈 기술은 반도체 집적회로의 여러 가지 식별정보를 칩내에 프로그램하기 위해 사용되기도 하고 회로의 동작모드를 바꾸기 위한 용도로 사용되기도 한다. 안티퓨즈 기술뿐만 아니라 레이저를 이용하여 퓨즈를 블로잉(blowing)하는 기술도 위에서 상술한 용도나 집적회로내의 불량 셀을 대체하는 용도로 많이 쓰인다.In general, antifuse, which is used in semiconductor technology, selectively selects a connection between specific nodes in an integrated circuit in the form of dielectric breakdown by high voltage. An example of such an antifuse is to apply a high voltage across a capacitor having an oxide layer as an insulating layer to cause dielectric breakdown so that both ends of the capacitor are electrically shorted to each other. In this way, both ends of the capacitor are changed from a direct open state to a short state, which can be called programming, and is mainly used to permanently change the voltage of a specific node in a semiconductor integrated circuit. The antifuse technology is used to program various identification information of a semiconductor integrated circuit into a chip or to change a circuit's operation mode. In addition to the anti-fuse technology, a technique of blowing a fuse using a laser is also widely used for the above-described use or to replace a defective cell in an integrated circuit.

도 1에는 CMOS 이미지 센서에 쓰이는 종래의 레이저 리페어(laser repair)방법을 나타내는 블록도이다. 도 1을 참고하여 CMOS 이미지 센서의 동작과 종래의 레이저 리페어 기술이 CMOS 이미지 센서에 어떻게 쓰이는지 설명한다. 먼저 외부의 빛 이미지를 광학소자, 즉 렌즈를 통해 받아들인 다음 광자-전하 변환기(Photon to Charge Converter)에서 전하량 정보로 바꾼다. 이 부분이 바로 CMOS 이미지 센서의 픽셀 어레이 부분이다. 픽셀 어레이 부분의 전하량 정보는 그 다음 블록인 아날로그 이득조절부에서 적절한 크기를 갖도록 조절된다. 아날로그 이득조절부에서 출력되는 이미지 정보는 아날로그-디지탈 변환기 (Analog to Digital Converter)를 거쳐서 이미지 프로세싱 블록에서 적절히 처리된다. 도 1에서 나타난 레이저 리페어 퓨즈 블록은 위에서 설명한 레이저를 이용한 퓨즈의 절단으로 프로그래밍을 행하는부분이다. 도 2에는 레이저 리페어 퓨즈회로의 간단한 예를 나타내었다. 이 회로는 통상적으로 하나의 어드레스 비트에 대응한다. 이 회로의 동작은 다음과 같다.1 is a block diagram showing a conventional laser repair method used in a CMOS image sensor. The operation of the CMOS image sensor and how the conventional laser repair technology is used in the CMOS image sensor will be described with reference to FIG. 1. First, an external light image is received through an optical element, or lens, and then converted into charge information in a photon-to-charge converter. This is the pixel array part of the CMOS image sensor. The charge amount information of the pixel array portion is adjusted to have an appropriate size in the next block, the analog gain control section. Image information output from the analog gain control unit is properly processed in an image processing block through an analog-to-digital converter. The laser repair fuse block shown in FIG. 1 is a part for programming by cutting the fuse using the laser described above. 2 shows a simple example of a laser repair fuse circuit. This circuit typically corresponds to one address bit. The operation of this circuit is as follows.

퓨즈가 프로그램, 즉 절단되지 않은 경우는 노드 V1이 항상 VDD 상태에 있게되고 회로의 출력 Fuse_Cut은 "로우(low)" 에 있게된다. 전원전압에 연결된 퓨즈를 레이저를 이용하여 컷(cut), 혹은 블로잉(blowing)하면 전기적으로 끊어지는 상태가 되므로 인버터 I1의 입력노드 V1의 전압이 전원전압에서 접지전압으로 서서히 떨어지게 되고 인버터 I2의 출력노드 Fuse-Cut의 전압은 접지전압 즉 이진정보 "로우" 에서 전원전압, 즉 이진정보 "하이" 가 된다. 일단 "하이" 로 변한 출력은 인버터 I1과, NMOS 트랜지스터인 M1에 의해 형성된 래치에 의해 전원이 들어오는 한 항상 이 출력값을 유지한다. 그러나 이러한 방법의 단점은 원하는 퓨즈를 블로잉하기 위해서 고가의 레이저 장비가 반드시 필요하다. 레이저 퓨즈를 이용하는 종래의 방법의 또 다른 단점은 레이저 블로잉이 반드시 칩 제작시 이루어져야 한다는 점이다. 칩 제작시 회로가 노출되어 있는 상태라야 레이저 장비에 의해 원하는 퓨즈를 블로잉할 수 있다.If the fuse is not programmed, i.e. not blown, node V1 will always be in VDD state and the output Fuse_Cut of the circuit will be "low". When the fuse connected to the power supply voltage is cut or blown using a laser, the fuse is electrically disconnected. Therefore, the voltage of the input node V1 of the inverter I1 gradually falls from the power supply voltage to the ground voltage and the output of the inverter I2. The voltage of node Fuse-Cut goes from ground voltage, binary information "low", to power supply voltage, binary information "high". The output once changed to "high" maintains this output value at all times as long as the power is turned on by the latch formed by the inverter I1 and the MMOS transistor M1. However, a disadvantage of this method is that expensive laser equipment is necessary to blow the desired fuse. Another disadvantage of conventional methods using laser fuses is that laser blowing must be done in chip fabrication. The circuit is exposed when the chip is manufactured so that the desired fuse can be blown by the laser equipment.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, CMOS 이미지 센서에 있어서 불량 픽셀을 표시하는 어드레스를 프로그래밍할 때 고가의 레이저 장비의 도움 없이도 고전압을 이용하여 CMOS 이미지 센서내에 구현된 퓨즈를 전기적으로 프로그래밍 할수 있는 안티퓨즈를 내장한 CMOS 이미지 센서를 제공하는데 있다.Accordingly, an object of the present invention has been proposed to solve the above-mentioned problems, and is implemented in a CMOS image sensor using a high voltage without programming expensive laser equipment when programming an address indicating a bad pixel in the CMOS image sensor. To provide a CMOS image sensor with built-in antifuse that can electrically program a fuse.

본 발명의 또 다른 목적은 레이저 리페어 퓨즈를 장착한 CMOS 이미지 센서보다 제작비용이 작은 안티퓨즈를 장착한 CMOS 이미지 센서 소자를 제공하는데 있다.It is still another object of the present invention to provide a CMOS image sensor device equipped with an antifuse having a lower manufacturing cost than a CMOS image sensor equipped with a laser repair fuse.

본 발명의 또 다른 중요한 목적은 CMOS 이미지 센서의 불량 어드레스 프로그래밍이 칩 제작시 뿐 아니라 패키지(packge)된 완제품 상태에서도 가능하게 함으로서 칩 제조회사와 더불어 일반 사용자도 프로그래밍이 가능하도록 한다는 점이다.Another important object of the present invention is that bad address programming of CMOS image sensors is possible not only at the time of fabrication of the chip, but also in the packaged finished state, so that the end user can be programmed together with the chip manufacturer.

본 발명의 또 다른 목적 가운데 하나는 CMOS 이미지 센서 소자에서 불량 픽셀의 어드레스가 지정되었을 때 그 어드레스를 칩 내, 외부의 여타 블록에게 알려주게끔 하여 외부에서 받아들인 이미지가 CMOS 이미지 칩 내에서 정확히 처리할 수 있게 하도록 하는데 있다.Another object of the present invention is to notify the other blocks in the chip and external blocks when a bad pixel is addressed in the CMOS image sensor device so that an externally received image can be correctly processed in the CMOS image chip. To make it possible.

도 1 - 레이저 리페어 퓨즈를 사용하는 종래의 CMOS 이미지 센서 블록도Figure 1-Block diagram of a conventional CMOS image sensor using a laser repair fuse

도 2 - 도 1의 레이저 리페어 퓨즈의 한 예2-one example of the laser repair fuse of FIG.

도 3 - 안티퓨즈를 사용하는 본 발명의 CMOS 이미지 센서 블록도Figure 3-CMOS image sensor block diagram of the present invention using antifuse

도 4 - 본 발명의 어드레스 비교부의 블록도4-block diagram of an address comparison unit according to the present invention

도 5 - 본 발명을 설명하는 안티퓨즈 타이밍도5-Antifuse timing diagram illustrating the present invention

도 6 - 본 발명의 마스터 퓨즈 회로부를 나타내는 하나의 실시 예6-one embodiment showing a master fuse circuit portion of the present invention

도 7 - 본 발명의 안티퓨즈 회로부를 나타내는 하나의 실시 예7-an embodiment showing an antifuse circuit of the present invention

도 8 - 본 발명의 안티퓨즈 회로부를 나타내는 또 다른 실시 예8-Another embodiment showing the anti-fuse circuit of the present invention

본 발명의 구성 및 작용은 본 발명의 CMOS 이미지 센서를 블록도 형식으로 나타낸 도 3를 참조로 하여 설명하면 다음과 같다. 도 3의 그림을 종래의 기술을 나타내는 도 1의 그림과 비교하면 본 발명의 중요한 구성요소인 안티퓨즈어레이 블럭이 종래의 레이저 퓨즈 어레이 블록을 대체하고 있음을 알 수 있다. 도 3의 동작은 도 1의 동작과 거의 유사하다. 다만 레이저 리페어 방식 대신에 안티퓨즈 방식을 이용하므로 본 발명의 명세서에서 설명한 바와 같이 종래의 기술에서 나타난 문제점을 해결하고자 한 것이다.The configuration and operation of the present invention will be described with reference to FIG. 3, which shows a CMOS image sensor of the present invention in a block diagram format. Comparing the figure of FIG. 3 with that of FIG. 1, which represents the prior art, it can be seen that the anti-fuse array block, which is an important component of the present invention, replaces the conventional laser fuse array block. The operation of FIG. 3 is almost similar to that of FIG. However, since the anti-fuse method is used instead of the laser repair method, it is intended to solve the problems shown in the related art as described in the specification of the present invention.

본 발명에 따르면 불량 픽셀의 어드레스를 안티퓨즈 방식으로 프로그래밍 한 후, 읽고자 하는 픽셀의 어드레스와 이미 프로그래밍된 불량 픽셀 어드레스를 비교하여 만약 읽고자 하는 어드레스가 불량 픽셀을 나타내는 어드레스라 판단되면 이미지 센서내부의 이미지 프로세싱 블록에서 불량 픽셀에서 읽어들인 데이터를 보장하는 동작을 하게 된다. 이와 같은 본 발명의 중요한 특징에 해당하는 기술을 본 발명의 어드레스 비교부를 나타내는 그림 4를 참조로 하여 설명하면 다음과 같다.According to the present invention, after programming the address of a bad pixel by anti-fuse, comparing the address of the pixel to be read with the bad pixel address already programmed, if it is determined that the address to read is an address indicating a bad pixel, In the image processing block of the operation to ensure the data read from the bad pixels. The technique corresponding to the important features of the present invention will be described with reference to Fig. 4 showing the address comparison unit of the present invention.

먼저 그림의 왼쪽 블록 내에 있는 마스터 퓨즈 블록은 n+1 개의 단위퓨즈 회로로 구성되어 있고 단위퓨즈 회로로부터 n+1개의 출력 Master Fuse〈1:m〉을 먹스(MUX)로 보낸다. 이 출력들은 m 개의 안티퓨즈 어레이 가운데 프로그램된 것을 먹스로 하여금 선택하게 하기 위한 것이다. 마스터 퓨즈 블록과 같은 블록내에 존재하는 안티퓨즈 어레이 디코더는 k+1개의 안티퓨즈 어레이를 디코딩(decoding) 하기 위한 디코더회로를 나타낸 것이다. m개의 안티퓨즈 어레이블록은 불량픽셀의 어드레스가 직접 프로그램되는 곳으로 m개까지의 불량 픽셀의 어드레스 세트를 프로그램 가능하다. 본 발명에서 m은 이미지 센서 소자의 제조과정에서 발생하는 불량 픽셀의 개수를 적절히 나타난 것일 뿐 그 외 특별한 의미를 갖는 숫자를 표시하는 것은 아니다. 비교기 블록은 k+1 비트의 픽셀 어드레스와 이미 프로그램된 안티퓨즈 어레이로부터 발생하는 k+1 비트의 어드레스를 서로 비교하여 픽셀 어드레스가 불량어드레스와 같은가 아닌가를 판정하는 블록이다. 예를 들어 안티퓨즈 어레이 가운데서 첫 번째 어레이가 프로그램되었을 경우 첫 번째 안티퓨즈 어레이의 출력신호 k+1비트는 불량 어드레스를 나타내게 되고 만약 k+1비트의 픽셀 어드레스가 이미 프로그램된 불량 어드레스와 모든 비트가 같을 경우 첫 번째 비교기는 두 세트(set)의 어드레스가 서로 매치(match)되었다는 신호를 발생시키게 된다. 비교기 블록 역시 안티퓨즈 어레이 블록의 개수와 동일하게 m개의 똑같은 비교기 회로가반복된 것이다. 비교기 블록 각각에서는 비교결과를 나타내어 주는 신호 Match_1 ~ Match_m을 출력한다. m개의 먹스(Mux)는 두 개의 입력과 하나의 제어 입력, 하나의 출력을 가지는 이른 바 2:1 먹스이다. 이 먹스는 마스터 퓨즈의 출력 m개 가운데서 프로그램되어 있다고 표시된 것들이 제어입력으로 들어오는 경우 비교기 블록의 출력들을 선택하여 출력으로 RA_Match1 ∼ RA_Matchm을 내보낸다. 그렇지 않은 제어입력이 들어오는 경우는 먹스의 또 다른 입력인 0을 출력한다. 먹스들의 출력은 도 4의 마지막 부분을 이루고 있는 OR 게이트에 의해 합쳐지는 이른바 "ORing"이 되어 출력된다.First, the master fuse block in the left block of the figure consists of n + 1 unit fuse circuits and sends n + 1 output Master Fuse <1: m> from the unit fuse circuit to MUX. These outputs are for MUX to select the programmed among the m antifuse arrays. The antifuse array decoder present in the same block as the master fuse block represents a decoder circuit for decoding k + 1 antifuse arrays. The m antifuse array blocks can be programmed with an address set of up to m bad pixels where the addresses of bad pixels are directly programmed. In the present invention, m is only a proper representation of the number of defective pixels generated in the manufacturing process of the image sensor device, and does not indicate a number having a special meaning. The comparator block is a block for comparing the k + 1 bit pixel address with the k + 1 bit address generated from the anti-fuse array already programmed to determine whether the pixel address is the same as the bad address. For example, if the first of the antifuse arrays is programmed, the output signal k + 1 bits of the first antifuse array will indicate a bad address. If the k + 1 bit pixel address has already been programmed, If they are equal, the first comparator generates a signal that the two sets of addresses matched each other. The comparator block is also repeated with m identical comparator circuits equal to the number of antifuse array blocks. Each of the comparator blocks outputs signals Match_1 to Match_m indicating the comparison result. The m muxes are so-called 2: 1 muxes with two inputs, one control input and one output. The mux selects the outputs of the comparator block and sends RA_Match1 to RA_Matchm as outputs, if any of the m outputs of the master fuse are marked as programmed. Otherwise, if a control input comes in, it outputs 0, another input of MUX. The outputs of the muxes are so-called " ORing " which are combined by the OR gates forming the last part of FIG.

위에서 설명된 프로그래밍이 이루어지는 과정을 도 5의 타이밍 다이어그램을 참고로 하여 개괄적으로 설명하면 다음과 같다. 먼저 프로그래밍 모드로의 진입은 도 5에서 보는 바와 같이 t0 순간에 안티퓨즈 프로그래밍 인에이블 신호 PGM이 인에이블되면서 시작된다. 이 신호에 의해 노드 VPGM이 전원전압에서부터 프로그램 전압, 즉 절연파괴가능전압으로 t1순간부터 상승하기 시작한다. VPGM의 상승은 통상적인 전압 승압기술인 전압 부트스래핑(voltage bootstrapping)기술이나 전하펌핑(charge pumping)을 이용한다. 이러한 기술들은 통상적인 것이고 또한 본 발명의 중심되는 사상에서 벗어나 있으므로 본 발명의 명세서에는 상세한 설명을 생략한다. VPGM이 충분한 전압으로 상승된 후 t2 순간부터 마스터퓨즈 프로그램 인에이블 신호 MPen과 마스터 어드레스 MA〈0:n〉가 들어오기 시작한다. 이 마스터퓨즈 어드레스는 프로그래밍시에 t2순간 바로 직전부터 외부에서 들어오는 어드레스 A〈0:k〉로부터 적절히 만들어진 것이고 이 순간의 외부 어드레스는 마스터퓨즈 어드레스뿐만 아니라 안티퓨즈 어레이의 선택에도 간여하는 어드레스이다. 마스터퓨즈 프로그램 인에이블 신호 MPen이 "하이" 로 유지되는 동안 마스터퓨즈의 프로그래밍이 이루어진다. t3 바로 직전에 외부 어드레스 A〈0:k〉는 불량 픽셀을 나타내는 프로그램될 어드레스를 가리키게 된다. t3 순간에 안티퓨즈 프로그래 인에이블 신호 APen과 프로그램 어드레스 A〈0:k〉로부터 만들어진 어드레스 AA〈0:n〉이 도 7에 나타낸 안티퓨즈회로에 입력되고 t3 ~ t4 구간동안 불량 픽셀의 안티퓨즈 프로그래밍이 이루어진다. t4 순간부터는 또 다른 마스터퓨즈의 프로그래밍과 또 다른 불량 픽셀의 어드레스의 프로그래밍이 반복된다. 위에서 설명한 일련의 동작들은 도 5에 나타낸 대로 마스터퓨즈의 프로그래밍과 안티퓨즈의 프로그래밍이 번갈아 가면서 이루어지는 동작을 설명한 것이나 또 다른 조합으로 프로그래밍을 완성할 수도 있다.Referring to the timing diagram of FIG. 5, the programming process described above is outlined as follows. First, the entry into the programming mode starts with the antifuse programming enable signal PGM being enabled at the time t0 as shown in FIG. This signal causes the node VPGM to rise from the power supply voltage to the program voltage, i. The rise of the VPGM uses voltage bootstrapping techniques or charge pumping, which are conventional voltage boosting techniques. These techniques are conventional and also depart from the central idea of the present invention, so detailed description thereof is omitted in the specification of the present invention. The master fuse program enable signal MPen and the master address MA <0: n> start coming in at the time t2 after the VPGM has risen to a sufficient voltage. This master fuse address is appropriately created from the external address A <0: k> immediately before the moment t2 during programming, and the external address at this moment contributes not only to the master fuse address but also to the selection of the antifuse array. Master fuse program enable The programming of the master fuse is made while the signal MPen remains "high". Just before t3, the external address A < 0: k > points to an address to be programmed indicating a bad pixel. At the time t3, the antifuse programming enable signal APen and the address AA <0: n> made from the program address A <0: k> are inputted to the antifuse circuit shown in Fig. 7, and the antifuse of the bad pixels for the period t3 to t4. Programming is done. From the time t4, the programming of another master fuse and the programming of another bad pixel address are repeated. The series of operations described above describe operations performed by alternating the programming of the master fuse and the programming of the antifuse as shown in FIG. 5, or the programming may be completed by another combination.

예를 들어 마스터퓨즈의 프로그래밍이 완전히 끝난 후 불량픽셀의 안티퓨즈 프로그래밍이 이루어져도 무방하나 본 발명의 명세서에는 나타내지 않았다. 도 5의 마지막 부분에 나타낸 것처럼 프로그래밍이 완성되면 프로그래밍 인에이블 신호 PGM이 "로우" 로 돌아가고 이에 따라 VPGM 전압도 전원전압으로 돌아간다.For example, anti-fuse programming of bad pixels may be performed after programming of the master fuse is completely completed, but is not shown in the specification of the present invention. When programming is complete, as shown in the last part of FIG. 5, the programming enable signal PGM returns to " low " and thus the VPGM voltage also returns to the supply voltage.

도 6에는 마스터퓨즈 단위회로를 나타낸 것이다. 이 회로의 동작은 다음과 같다. 먼저 신호 PUPB신호는 이른 바 "power-up" 신호로서 칩 내에 전원전압이 완전히 들어오기 전까지 회로의 오동작을 막기 위해 " 하이 "로 유지되는 것이어서 노드 V1의 초기 상태를 " 로우 "로 유지하게끔 한다. MN2는 비록 " on"되어 있긴 하지만 드레인에 연결된 안티퓨즈 커패시터가 아직 파괴된 상태가 아니므로 V1의상태에는 영향을 미치지 못한다. 프로그래밍 모드로 전환되면 맨 처음 VPGM 전압이 VDD로부터 절연파괴전압으로 상승한다. 마스터퓨즈의 인에이블 신호 MPen 신호가 인에이블되고 마스터퓨즈 어드레스 MA〈0:n〉가운데 적절한 어드레스가 들어오면 트랜지스터 MN1이 "off"상태에서 " on" 상태로 바뀌어 MN1과 MN2를 통과하는 전류통로가 생기게 된다. MN2의 드레인 노드와 프로그램 전원 VPGM 사이에 연결된 퓨즈는 산화층을 절연층으로 하는 이른바 커패시터 구조의 안티퓨즈로 마스터퓨즈회로용이다. 프로그램 모드에서는 MN1과 MN2에 의해서 안티퓨즈에는 VPGM과 접지전압 사이의 큰 전압이 걸리게 되어 마스터 퓨즈회로용 안티퓨즈의 절연층에는 고전압이 걸리게 되어 절연파괴가 일어나 안티퓨즈의 양 단자는 전기적으로 단락(short)된다. 프로그래밍 동작이 이루어지는 동안 MP1은 그 게이트에 연결된 두 개의 낸드게이트와 그 입력들의 조합에 의해서 " off" 상태를 유지한다. 일단 프로그램된 이후에는 V1노드는 VPGM노드와 MN2에 의해 항상 "하이" 를 유지하므로 마스터 퓨즈회로의 출력신호 Master_fuse도 항상 "하이" 가 되어 이 회로가 프로그래밍되었음을 알린다. 이와는 대조적으로 프로그래밍이 되지 않을 마스터 퓨즈회로는 비록 마스터퓨즈 인에이블 신호가 들어오더라도 MN1 트랜지스터가 "on"되는 조합의 신호가 들어오지 않을 것이므로 MN1과 MN2를 관통하는 전류경로가 형성되지 못하고 안티퓨즈의 절연파괴가 일어나지 않는다. 이 경우 PMOS 트랜지스터 MP1이 " on"되는 조합이 입력될 것이므로 노드 V1은 "하이" 상태를 유지하여 퓨즈가 절연될 만큼의 전압이 걸리지 않는다. 마스터 퓨즈 어레이의 프로그래밍은 차후에 설명할 도 7에 나타낸 안티퓨즈회로가 소속된 안티퓨즈어레이 가운데 어떤 어레이를 선택할 것인가를 결정하기 위한 것일 뿐이다. 도 6의 아래그림은 안티퓨즈 어레이를 선택하는 안티퓨즈 어레이 디코더를 나타낸 것으로 통상적인 디코딩 회로이다.6 shows a master fuse unit circuit. The operation of this circuit is as follows. First of all, the signal PUPB signal is a so-called "power-up" signal which is kept "high" to prevent the circuit from malfunctioning until the power supply voltage completely enters the chip, thereby keeping the initial state of node V1 "low". Although MN2 is "on", it does not affect the state of V1 because the antifuse capacitor connected to the drain is not yet destroyed. When switched to programming mode, the first VPGM voltage rises from VDD to the breakdown voltage. Enable signal of the master fuse When the MPen signal is enabled and an appropriate address is found in the middle of the master fuse address MA <0: n>, transistor MN1 is switched from "off" to "on", and the current path through MN1 and MN2 Will be created. The fuse connected between the drain node of the MN2 and the program power supply VPGM is a so-called capacitor-structured antifuse with an oxide layer as an insulating layer, which is used for the master fuse circuit. In the program mode, MN1 and MN2 apply a large voltage between the VPGM and the ground voltage to the antifuse, and a high voltage is applied to the insulating layer of the antifuse for the master fuse circuit, resulting in insulation breakdown. short). During the programming operation, MP1 remains "off" by the combination of two NAND gates connected to its gate and their inputs. Once programmed, the V1 node always remains "high" by the VPGM node and MN2, so the output signal Master_fuse of the master fuse circuit is also always "high" to indicate that this circuit has been programmed. In contrast, a master fuse circuit that will not be programmed, even if a master fuse enable signal is present, will not receive a combination of signals that turn on the MN1 transistor, so no current path through MN1 and MN2 is formed and No breakdown of insulation occurs. In this case, since the combination in which the PMOS transistor MP1 is "on" will be input, the node V1 remains "high" so that the voltage is not enough to insulate the fuse. The programming of the master fuse array is only for determining which array to select among the antifuse arrays to which the antifuse circuit shown in FIG. 6 shows an antifuse array decoder for selecting an antifuse array, which is a typical decoding circuit.

마스터퓨즈회로의 프로그래밍이 끝나면 도 7에 나타난 안티퓨즈 회로의 프로그래밍을 시작한다. 도 5에서 설명한 바와 같이 t3 순간에 마스터 퓨즈 프로그래밍은 끝나므로 마스터 퓨즈 인에이블 신호인 MPen 은 디스에이블 상태로 변하고 대신 안티퓨즈 프로그래밍 인에이블 신호 APen과 프로그래밍하고자 하는 어드레스 AA〈0:n〉이 들어온다. 도 7에서 나타낸 안티퓨즈 단위회로는 도 6의 마스터퓨즈 회로도와 거의 유사하고 동작 또한 유사하다. 편의상 도 6과 도 7에서 유사한 역할을 하는 회로는 같은 부호를 사용하였다. 도 7의 회로 역시 입력되는 어드레스와 안티퓨즈 인에이블 신호 APen과 어드레스에 의해서 도 6에서 상술한 바와 같이 MN1과 MN2 사이의 전류경로가 형성되고 퓨즈 양단에 고전압이 인가되어 절연파괴에 의한 단락현상을 일으킨다. 이 회로의 V1 노드 역시 프로그램된 퓨즈가 있으면 "하이" 그렇지 않으면 "로우" 를 유지하여 그 출력신호가 프로그래밍 여부를 나타내게 된다.After the programming of the master fuse circuit is completed, the programming of the anti-fuse circuit shown in FIG. 7 is started. As described with reference to FIG. 5, since the master fuse programming is completed at the time t3, the master fuse enable signal MPen is changed to the disabled state, and the anti-fuse programming enable signal APen and the address AA <0: n> to be programmed are received. The antifuse unit circuit shown in FIG. 7 is almost similar to the masterfuse circuit diagram of FIG. 6 and similar in operation. For convenience, circuits having similar roles in FIGS. 6 and 7 have the same reference numerals. In the circuit of FIG. 7, a current path between MN1 and MN2 is formed by the input address, the anti-fuse enable signal APen, and the address as described above with reference to FIG. 6, and a high voltage is applied to both ends of the fuse to prevent a short circuit caused by dielectric breakdown. Cause The V1 node of this circuit also remains "high" or "low" if a programmed fuse is present, indicating whether the output signal is programmed.

도 8에는 본 발명의 안티퓨즈 회로를 나타내는 또 다른 실시 예이다. 도 8의 특징은 도 7과 비교하면 잘 드러나게 된다. 도 8의 회로는 도7의 회로와 이른바 상보(相補)적, 또는 "complementary"로 동작하는 회로구조이다. 이 회로의 프로그래밍은 다음과 같이 이루어진다. 우선 도 8의 회로구조에서는 VPGM 노드의 전압은 도 7의 경우와는 달리 음의 전압을 가지는 전압임을 주의하여야 한다. 이 경우 VPGM 전압발생은 반도체의 기판전압이 될 수 있고 외부에서 가해져도 무방하다. 회로가프로그래밍 모드로 진입하면 입력조합에 의해 MP1과 MN1이 " on" 되고 이 두 트랜지스터를 통과하는 전류 경로가 형성된다. 그러면 퓨즈 사이에는 절연파괴를 일으킬 정도의 전압이 걸리고 퓨즈가 프로그램된다. 기타 이 회로의 상세한 동작은 위에서 설명한 바와 같이 도 7의 회로와 서로 상보적으로 동작하므로 도 7의 경우를 참고로 하면 누구나 쉽게 유추할 수 있다. 또한 도 6의 마스터 퓨즈 회로부도 도 7, 도 8에 나타난 회로의 상보적인 구조와 같은 상보적인 회로를 만들 수도 있음도 통상적인 지식을 가진 자에게는 명백한 것이므로 본 발명의 명세서에는 상세한 그림을 나타내지 않았다.8 shows another embodiment of the antifuse circuit of the present invention. The characteristics of FIG. 8 are clearly revealed compared to FIG. The circuit of FIG. 8 is a circuit structure operating in a so-called complementary or "complementary" manner with the circuit of FIG. The programming of this circuit is as follows. First, in the circuit structure of FIG. 8, it should be noted that the voltage of the VPGM node is a voltage having a negative voltage, unlike the case of FIG. 7. In this case, the VPGM voltage generation may be the substrate voltage of the semiconductor and may be applied externally. When the circuit enters the programming mode, the combination of inputs turns on MP1 and MN1 to form a current path through these two transistors. The fuse is then energized enough to cause breakdown and the fuse is programmed. The detailed operation of this circuit is complementary to the circuit of FIG. 7 as described above, so anyone can easily infer the case with reference to FIG. In addition, it is also apparent to those skilled in the art that the master fuse circuit part of FIG. 6 may also make a complementary circuit such as the complementary structure of the circuit shown in FIGS.

이상, 위에서 설명한 바와 같이 이 같은 마스터 퓨즈의 프로그램과 안티퓨즈의 프로그램이 순차적으로 모든 프로그램 과정이 끝날 때까지 반복된다.As described above, the program of the master fuse and the program of the anti-fuse are sequentially repeated until all the program processes are completed.

이상에서, 본 발명에 따른 구성 및 작용을 도면을 참조하여 설명하였지만 이는 예를 들어 설명한 것에 불과한 것이어서 여러 가지 설계변경이 가능할 것이다.In the above, the configuration and operation according to the present invention have been described with reference to the drawings, but this is merely an example, and various design changes will be possible.

예를 들어 도 6과 도 7에서 나타난 회로도는 커패시터로 구성된 퓨즈의 프로그래밍을 가능하게 하는 하나의 예에 불과할 뿐 위에서 상술한 프로그래밍 기술을 가능케하는 어떤 회로의 조합도 가능하다. 또한 위에서 설명한 마스터퓨즈와 불량픽셀의 프로그래밍을 한 비트씩 각각 진행하거나 하나를 완전히 진행한 후 다른 하나의 프로그래밍을 진행한다던가 하는 것도 가능하고 기타 본 발명의 기술적인 사상을 벗어나지 않는 범위 내에서 다양한 회로조합 및 회로의 변경실시가 가능할 것이다.For example, the circuit diagrams shown in Figs. 6 and 7 are merely one example of enabling programming of a fuse composed of a capacitor, and any combination of circuits enabling the programming technique described above is possible. In addition, the programming of the master fuse and the bad pixel described above may be performed one bit at a time, or one programming may be performed one after another, and various circuits may be made without departing from the technical spirit of the present invention. Modifications to combinations and circuits will be possible.

본 발명에 의해 CMOS 이미지 센서에 있어서 불량 픽셀을 표시하는 어드레스를 프로그래밍할 때 고가의 레이저 장비의 도움 없이도 고전압을 이용하여 CMOS 이미지 센서내에 구현된 퓨즈를 전기적으로 프로그래밍 할 수 있게 되었다. 또한 레이저 리페어 방식에 의한 CMOS 이미지 센서보다 값싼 안티퓨즈를 장착한 CMOS 이미지 센서 소자를 제조할 수 있게 되었고, 특히 이미지 센서의 불량 어드레스 프로그래밍이 칩 제작시 뿐 아니라 패키지(packge)된 완제품 상태에서도 가능하게 함으로 어 칩 제조회사와 더불어 일반 사용자도 프로그래밍이 가능하도록 하는 효과가 나타나게 되었다.According to the present invention, when programming an address indicating a bad pixel in a CMOS image sensor, it is possible to electrically program a fuse implemented in the CMOS image sensor using a high voltage without the help of expensive laser equipment. In addition, it is possible to manufacture CMOS image sensor devices equipped with anti-fuse cheaper than laser repair type CMOS image sensor. Especially, bad address programming of image sensor is possible not only in chip manufacturing but also in packaged finished state. This, in turn, has the effect of enabling end users to program along with the air chip manufacturers.

Claims

An image sensor using CMOS;

An antifuse element inside the image sensor element;

Antifuse devices are defined by the intervening insulation layer between two electrical nodes;

Programming of the antifuse device is effected by insulation breakdown of the insulating layer of the antifuse device as a result of applying a voltage greater than the supply voltage to the nodes across the antifuse device;

The binary state of the circuit including the antifuse element is changed by the breakdown;

And said programming to program address information indicating a bad pixel of said image sensor.

The method of claim 1, wherein the programming of the CMOS image sensor is divided into programming of a fuse belonging to a circuit block directly indicating an address of a bad pixel and programming of a fuse belonging to a circuit block to select or designate the circuit block. Anti-fuse for CMOS image sensor