KR20030077778A - method for manufacturing tbga semiconductor package - Google Patents

method for manufacturing tbga semiconductor package Download PDF

Info

Publication number
KR20030077778A
KR20030077778A KR1020020016656A KR20020016656A KR20030077778A KR 20030077778 A KR20030077778 A KR 20030077778A KR 1020020016656 A KR1020020016656 A KR 1020020016656A KR 20020016656 A KR20020016656 A KR 20020016656A KR 20030077778 A KR20030077778 A KR 20030077778A
Authority
KR
South Korea
Prior art keywords
solder
stencil mask
via hole
manufacturing
tape
Prior art date
Application number
KR1020020016656A
Other languages
Korean (ko)
Other versions
KR100424324B1 (en
Inventor
하승원
이희봉
김근식
이구홍
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR10-2002-0016656A priority Critical patent/KR100424324B1/en
Publication of KR20030077778A publication Critical patent/KR20030077778A/en
Application granted granted Critical
Publication of KR100424324B1 publication Critical patent/KR100424324B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE: A method for manufacturing TBGA(Tape Ball Grid Array) semiconductor package is provided to be capable of improving the adhesive force between solder paste of a via hole and a solder ball by carrying out a cleaning process after forming a solder layer. CONSTITUTION: A tap tape(202) having a via hole(203) for opening a ball land region, is formed at a conductive base. A stencil mask(240) is installed at the upper portion of the resultant structure, wherein the stencil mask has an opening portion corresponding to the via hole, After setting stirred solder(244) on the stencil mask, a solder layer(204) is formed by sequentially carrying out a compressing process and a printing process for filling the via hole. Then, the stencil mask is removed from the resultant structure. A cleaning process is carried out at the resultant structure. Then, a solder ball is stably loaded at the solder layer completed with the cleaning process.

Description

티비지에이 반도체 패키지의 제조 방법{method for manufacturing tbga semiconductor package}Method for manufacturing tbga semiconductor package

본 발명은 반도체 패키지 제조 방법에 관한 것으로, 보다 상세하게는 방열기의 접지판에 형성된 비아홀에 솔더 볼을 안정적으로 안착시킬 수 있는 티비지에이 (Tape Ball Grid Array) 반도체 패키지(semiconductor package)의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to a method for manufacturing a tape ball grid array semiconductor package capable of stably seating solder balls in a via hole formed in a ground plate of a radiator. It is about.

반도체 패키지 제조 분야에서, TAB (tape automated bonding)을 적용하는 것이 공지되어 있다. 텝 테이프(TAB tape)는 소정의 회로 패턴이 그 위에 형성될 수 있도록 접착층과 절연층을 가진 테이프로서, 이것은 반도체 칩과 함께 방열판 상에 설치된다. 상기 반도체 칩의 본딩패드는 와이어 본딩을 통해서 상기 텝 테이프의 회로 패턴과 전기적으로 연결된다.In the field of semiconductor package manufacturing, it is known to apply tape automated bonding (TAB). A TAB tape is a tape having an adhesive layer and an insulating layer so that a predetermined circuit pattern can be formed thereon, which is provided on a heat sink together with a semiconductor chip. The bonding pad of the semiconductor chip is electrically connected to the circuit pattern of the tape tape through wire bonding.

상기 텝 테이프와 방열판을 사용하는 소위 티비지에이 반도체 패키지는 높은 밀도의 회로를 수용할 수 있고, 전기적 특성이 우수하며, 열방출성이 높기 때문에, 컴퓨터 그래픽 카드, 게임기용 카드등과 같은 주문형 제품에 주로 사용된다.The so-called TVA semiconductor package using the tape tape and heat sink can accommodate high-density circuits, have excellent electrical characteristics, and have high heat dissipation, and thus are mainly used for on-demand products such as computer graphics cards and game cards. Used.

통상적으로 티비지에이 반도체 패키지는 반도체 칩의 본딩패드와 와이어 본딩되는 회로패턴을 구비한 텝 테이프, 반도체 칩으로부터 발생되는 열을 외부로 방출시키는 방열판 및, 방열판과 텝 테이프 사이에 개재되는 접지판, 방열판 및 접지판을 부착시키기 위한 스티프너(stiffner)를 구비한다. 상기 방열판 및 접지판은 접착 테이프에 의해서 상호 접착된 상태로 유지된다. 티비지에이 반도체 패키지에 구비된 스티프너의 유무에 따라서 원-피스형(one-piece type) 또는 투-피스형(two-piecetype)으로 구분될 수 있다.In general, the TV package includes a tape tape having a circuit pattern bonded to a bonding pad of a semiconductor chip, a heat sink for dissipating heat generated from the semiconductor chip to the outside, a ground plate interposed between the heat sink and the tape, and a heat sink. And a stiffner for attaching the ground plate. The heat sink and the ground plate are kept in a state of being bonded to each other by an adhesive tape. According to the presence or absence of stiffeners provided in the TV package, the TV may be classified into a one-piece type or a two-piece type.

상기 접지판으로는 유리 에폭시 수지의 표면에 구리 피막이 형성되어 있는 인쇄회로기판을 사용한다. 인쇄 배선판의 재료로서 사용되는 이러한 구리 피복 유리 에폭시 수지 기판은 그 부착면에 접착제가 이미 코팅되어 있는 동판을 유리 섬유에 에폭시 수지를 주입하여 형성된 소위 유리 에폭시 수지 기판에 고착하는 방법 또는 유리 에폭시 수지 프리프레그(prepreg)와 동판을 가열 압착해서 부착하는 방법에 의하여 제공된다.As the ground plate, a printed circuit board having a copper film formed on the surface of the glass epoxy resin is used. Such a copper clad glass epoxy resin substrate used as a material of a printed wiring board is a method of fixing a copper plate already coated with an adhesive on its attachment surface to a so-called glass epoxy resin substrate formed by injecting an epoxy resin into a glass fiber or a glass epoxy resin prep. It is provided by a method of heat pressing and attaching a leg and a copper plate.

이러한 종류의 구리 피복 유리 에폭시 수지 기판에 형성된 구리 코팅 층으로서 사용되는 동판은 소위 전해질 동판이며, 일반적으로 두께가 약 9 ㎛ 내지 35 ㎛인 동판이 주로 사용된다.The copper plate used as a copper coating layer formed on this kind of copper clad glass epoxy resin substrate is a so-called electrolyte copper plate, and generally a copper plate having a thickness of about 9 μm to 35 μm is mainly used.

도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도이다.1A to 1B are cross-sectional views illustrating a method of manufacturing a TVA semiconductor package according to the related art.

종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법은, 도 1a에 도시된 바와 같이, 방열기의 접지판(100) 상에 볼랜드 영역(미도시)을 개구시키는 비아홀(103)을 가진 비아 패턴(via pattern)(102)(106)을 형성한다. 이때, 상기 비아 패턴은 폴리이미드 테이프(poly imide tape)(102)과 솔더 레지스트층(solder resist layer)(106)으로 구성된다. 이어, 상기 비아홀(103) 내부를 충전시키도록 솔더 페이스트(solder paste)(104)를 도포한다. 이때, 상기 솔더 페이스트(104)는 비아홀(103)과 이 후에 형성될 솔더 볼(110) 사이에 개재되어 이들 사이의 접착력을 향상시키기 위한 물질로서, 솔더(solder)와 플럭스(flux)의 혼합물로 이루어지므로 냉장 보관이 요구된다. 또한, 상기 솔더 페이스트 도포 작업 시 상온에서 4시간을 초과하지 않도록 해야 하며, 만약, 상기 도포 작업이 8시간을 초과할 경우에는 폐기 처분해야 하므로 필요한 양 만큼만 꺼내서 사용해야 한다.According to the prior art, a method of manufacturing a TVA semiconductor package includes a via pattern having a via hole 103 that opens a borland region (not shown) on the ground plate 100 of the radiator, as shown in FIG. 1A. 102) 106. In this case, the via pattern includes a polyimide tape 102 and a solder resist layer 106. Next, a solder paste 104 is applied to fill the via hole 103. In this case, the solder paste 104 is interposed between the via holes 103 and the solder balls 110 to be formed thereafter, and is a material for improving adhesion therebetween. The solder paste 104 is formed of a mixture of solder and flux. Cold storage is required. In addition, the solder paste coating operation should not exceed 4 hours at room temperature, and if the coating operation exceeds 8 hours, it should be disposed of and discarded and used only as necessary.

그런 다음, 도 1b에 도시된 바와 같이, 상기 비아홀(103)을 충전시키는 솔더 페이스트(104)에 외부 단자로서의 역할을 하는 솔더 볼(110)을 안착시킨다. 이어, 상기 결과물에 패키지 신뢰성 조건(일정 온도, 습도 및 시간)을 실시한다. 이때, 일정 온도에서의 열신뢰성을 검사하는 방법으로 적외선 램프(infrared lamp)(미도시)를 이용할 수 있다.Next, as shown in FIG. 1B, the solder ball 110 serving as an external terminal is seated in the solder paste 104 filling the via hole 103. The resulting product is then subjected to package reliability conditions (constant temperature, humidity and time). In this case, an infrared lamp (not shown) may be used as a method of checking thermal reliability at a predetermined temperature.

도 2는 종래 기술에 따른 문제점을 도시한 공정단면도이다.Figure 2 is a process cross-sectional view showing a problem according to the prior art.

그러나, 종래의 기술에서는 비아홀과 솔더 볼 간의 접착제 역할을 하는 물질로 다량의 플럭스 성분이 함유된 솔더 페이스트를 사용함으로써, 일정 온도의 냉장 보관 해야 하는 번거로움 및 상온 작업시 짧은 라이프 타임(life time)을 가진 문제점이 있었다.However, in the related art, a solder paste containing a large amount of flux component as a material that acts as an adhesive between the via hole and the solder ball has been used, and it is troublesome to store it at a constant temperature and short life time during normal temperature operation. There was an issue with.

또한, 종래의 기술에서는 비아홀 내에 솔더 페이스트를 충전시킨 후에, 별도의 세정 공정없이 플럭스 찌꺼기 및 이물질(112)이 잔류된 상태의 솔더 페이스트에 솔더볼을 안착시킴으로써, 상기 잔류된 플럭스 찌꺼기 및 이물질이 솔더 페이스트와 솔더 볼 간의 결합을 방해하는 역할을 하였다. 그리고 상기 플럭스 찌꺼기 및 이물질이 잔류된 솔더 페이스트에 이후의 패키지 신뢰성 조건(일정 온도, 습도 및 시간)을 가하면 상기 플럭스 찌꺼기 및 이물질 내로 공기 중의 수분이 침투되고, 적외선 램프 통과 시, 도 2에 도시된 바와 같이, 상기 침투된 수분의 팽창 및 솔더 페이스트의 용적 조절이 쉽지 않음에 따라 솔더 페이스트와 솔더 볼 간의 결합이 약해져서 결국 솔더볼이 떨어지는 문제점이 있었다.In addition, in the related art, after filling the solder paste in the via hole, the solder ball is deposited on the solder paste in which the flux residue and the foreign matter 112 remain, without a separate cleaning process. And prevented the bond between the solder ball. Further, when the following package reliability conditions (constant temperature, humidity and time) are applied to the solder paste in which the flux residue and the foreign matter remain, moisture in the air penetrates into the flux residue and the foreign matter, and when the infrared lamp passes, As the expansion of the infiltrated moisture and the volume control of the solder paste are not easy, the coupling between the solder paste and the solder balls is weakened, resulting in a problem that the solder balls fall.

이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 비아홀 내의 솔더 페이스트와 솔더 볼 간의 결합력을 증가시킬 수 있는 티비지에이 반도체 패키지의 제조 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a TVA semiconductor package which can increase the bonding force between the solder paste and the solder ball in the via hole.

도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도.1A to 1B are cross-sectional views illustrating a method of manufacturing a TVA semiconductor package according to the related art.

도 2는 종래 기술에 따른 문제점을 도시한 공정단면도.Figure 2 is a process cross-sectional view showing a problem according to the prior art.

도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도.3A to 3C are cross-sectional views illustrating a method of manufacturing a TVA semiconductor package according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

200. 접지판 202. 폴리 이미드 테이프200. Ground plate 202. Polyimide tape

203. 비아홀 204. 솔더층203. Via hole 204. Solder layer

206. 솔더 레지스트층 210. 솔더 볼206. Solder Resist Layer 210. Solder Balls

220. 케미컬 240. 스텐실 마스크220. Chemical 240. Stencil Mask

242. 압착기242. Press

상기 목적을 달성하기 위한 본 발명의 티비지에이 반도체 패키지의 제조 방법은 도전성의 베이스에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프를 형성하는 단계와, 텝 테이프를 포함한 베이스 상에 비아홀과 대응된 부분을 노출시키는 스텐실 마스크를 제작하는 단계와, 스텐실 마스크 위에 솔더를 올려 놓고 압착 및 프린팅 공정을 차례로 진행하여 비아홀을 충전시키는 솔더층을 형성하는 단계와, 스텐실 마스크를 제거하는 단계와, 결과물을 세정 처리하는 단계와, 세정 처리된 솔더층에 솔더 볼을 안착시키는 단계를 포함한 것을 특징으로 한다.In order to achieve the above object, there is provided a method for manufacturing a TVA semiconductor package according to the present invention, the method comprising: forming a tab tape having a via hole opening a borland region in a conductive base, and forming a portion corresponding to the via hole on the base including the step tape. Fabricating the exposed stencil mask, placing solder on the stencil mask, pressing and printing to form a solder layer to fill the via holes, removing the stencil mask, and cleaning the resultant. And mounting a solder ball on the cleaned solder layer.

상기 스텐실 마스크의 재질로는 스텐리스 및 금속합금 중 어느 하나를 이용하는 것을 포함한다.The material of the stencil mask includes using any one of a stainless steel and a metal alloy.

상기 솔더는 Sn계열의 솔더 페이스트 및 솔더 볼 중 어느 하나를 사용하는 것을 포함한다.The solder may include using any one of Sn-based solder paste and solder balls.

상기 세정 처리는 유기용제 및 탈이온수 중 어느 하나의 케미컬을 사용하는 것을 포함한다.The washing treatment includes using the chemical of any one of an organic solvent and deionized water.

상기 솔더 볼을 형성한 다음에, 적외선 램프를 이용한 열신뢰성 검사를 실시하는 단계를 추가하는 것을 포함한다.After the solder ball is formed, the method may further include performing a thermal reliability test using an infrared lamp.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a TVA semiconductor package according to the present invention.

본 발명의 티비지에이 반도체 패키지의 제조 방법은, 도 3a에 도시된 바와 같이, 먼저, 접지판(200)에 볼랜드 영역을 개구시키는 비아홀(203)을 가진 비아 패턴(102)(106)을 형성한다. 이때, 상기 비아 패턴은 폴리이미드 테이프(202)와 솔더 레지스트층(206)을 포함한다.In the method for manufacturing a TVA semiconductor package of the present invention, as shown in FIG. 3A, first, via patterns 102 and 106 having via holes 203 opening borland regions in the ground plate 200 are formed. . In this case, the via pattern includes a polyimide tape 202 and a solder resist layer 206.

이어, 상기 구조의 접지판(200) 상에 상기 비아홀(203)과 대응된 부분을 노출시키는 스텐실 마스크(stensil mask)(240)를 제작한 후, 교반된 솔더(244)를 상기 스텐실 마스크(240) 위에 올려 놓고 압착기를 이용하여 균일하게 프린팅하여 비아홀(202)을 충전시키는 솔더층(204)을 형성한다. 이때, 상기 솔더(244)의 재질은 Sn 계열의 솔더 페이스트 또는 솔더 볼 중 어느 하나를 이용한다. 또한, 상기 스텐실 마스크(240) 제작 시, 스텐실 마스크(240)와 접지판(200)과의 정확한 위치 정렬을 실시한다.Subsequently, a stencil mask 240 is formed on the ground plate 200 of the structure to expose a portion corresponding to the via hole 203, and then the stirred solder 244 is transferred to the stencil mask 240. The solder layer 204 filling the via hole 202 is formed by uniformly printing using a pressing machine. At this time, the material of the solder 244 is used any one of the Sn-based solder paste or solder ball. In addition, when the stencil mask 240 is manufactured, accurate alignment of the stencil mask 240 and the ground plate 200 is performed.

그 다음, 상기 스텐실 마스크를 제거하고 나서, 도 3b에 도시된 바와 같이, 상기 솔더층(204)을 포함한 접지판을 세정 처리한다. 이때, 상기 세정 처리는 상기 솔더층(204)에 잔류되는 플럭스 찌꺼기 및 이물질을 제거하기 위한 것으로서, 유기용제 또는 탈이온수(deionized water)의 케미컬액(220)을 이용한다.Next, after removing the stencil mask, the ground plate including the solder layer 204 is cleaned as shown in FIG. 3B. At this time, the cleaning process is to remove the flux residue and foreign matter remaining in the solder layer 204, using a chemical solution 220 of an organic solvent or deionized water (deionized water).

이 후, 도 3c에 도시된 바와 같이, 상기 세정 처리된 솔더층(204)에 솔더 볼(210)을 안착시킨다. 이어, 상기 결과물을 적외선 램프(미도시)에 통과시키어 솔더 볼(210)에 대한 열신뢰성 검사를 실시한다.Thereafter, as illustrated in FIG. 3C, the solder balls 210 are seated on the cleaned solder layer 204. Subsequently, the resultant is passed through an infrared lamp (not shown) to perform a thermal reliability test on the solder ball 210.

따라서, 본 발명에서는 솔더층에 잔류된 플럭스 찌꺼기 및 이물질을 세정 처리에 의해 제거한 후, 세정처리된 솔더층에 솔더 볼을 안착시킴으로써, 적외선 램프를 통과시키어도 플럭스 찌꺼기 및 이물질로 인한 수분 팽창에 의해 솔더층과 솔더 볼 간의 결합이 약화되는 현상이 발생하지 않는다. 따라서, 솔더층 표면으로부터 솔더 볼이 떨어지는 현상을 막을 수 있다.Therefore, in the present invention, after removing the flux residue and foreign matter remaining in the solder layer by the cleaning process, by seating the solder ball on the cleaned solder layer, even when passing through the infrared lamp by the expansion of moisture due to the flux residue and foreign matter Weakening of the bond between the solder layer and the solder ball does not occur. Therefore, the phenomenon that a solder ball falls from the solder layer surface can be prevented.

이상에서와 같이, 본 발명에서는 스텐실 마스크를 이용하여 비아홀을 충전시키는 솔더층을 형성한 후, 상기 솔더층을 포함한 결과물을 세정 처리하여 솔더층에 잔류되는 플럭스 찌꺼기 및 이물질을 제거함으로써, 플럭스 찌꺼기 및 이물질로 인한 수분 팽창에 의해 솔더층과 솔더 볼 간의 결합이 약화되는 것을 방지할 수 있다. 따라서, 본 발명에서는 솔더층 표면으로부터 솔더 볼이 떨어지는 현상을 막을 수 있다.As described above, in the present invention, after forming a solder layer to fill the via hole using a stencil mask, by cleaning the resultant including the solder layer to remove the flux residue and foreign matter remaining in the solder layer, the flux residue and Moisture expansion due to foreign matter can prevent the bonding between the solder layer and the solder ball is weakened. Therefore, in this invention, the phenomenon which a solder ball falls from the solder layer surface can be prevented.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (6)

도전성의 베이스에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프를 형성하는 단계와,Forming a tab tape having via holes for opening the borland region in the conductive base; 상기 텝 테이프를 포함한 베이스 상에 상기 비아홀과 대응된 부분을 노출시키는 스텐실 마스크를 제작하는 단계와,Manufacturing a stencil mask exposing a portion corresponding to the via hole on a base including the tape; 스텐실 마스크 위에 솔더를 올려 놓고 압착 및 프린팅 공정을 차례로 진행하여 상기 비아홀을 충전시키는 솔더층을 형성하는 단계와,Placing a solder on the stencil mask and then pressing and printing to form a solder layer filling the via hole; 상기 스텐실 마스크를 제거하는 단계와,Removing the stencil mask; 상기 결과물을 세정 처리하는 단계와,Cleaning the resultant, 상기 세정 처리된 솔더층에 솔더 볼을 안착시키는 단계를 포함한 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.And manufacturing solder balls on the cleaned solder layer. 제 1항에 있어서, 상기 세정 처리는 유기용제 및 탈이온수 중 어느 하나의 케미컬액을 사용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.The method of claim 1, wherein the cleaning treatment is a chemical liquid of any one of an organic solvent and deionized water. 제 1항에 있어서, 상기 솔더 볼을 형성한 다음에, 열신뢰성 검사를 실시하는 단계를 추가하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.The method of claim 1, further comprising performing a thermal reliability test after forming the solder balls. 제 3항에 있어서, 상기 열신뢰성 검사는 적외선 램프를 이용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.The method of claim 3, wherein the thermal reliability test uses an infrared lamp. 제 1항에 있어서, 상기 솔더는 Sn계열의 솔더 페이스트 및 솔더 볼 중 어느 하나를 사용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.The method of claim 1, wherein the solder is any one of a Sn-based solder paste and a solder ball. 제 1항에 있어서, 상기 스텐실 마스크의 재질로는 스텐리스 및 금속합금 중 어느 하나를 이용한 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.The method of claim 1, wherein the stencil mask is made of a stainless steel or a metal alloy.
KR10-2002-0016656A 2002-03-27 2002-03-27 method for manufacturing tbga semiconductor package KR100424324B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0016656A KR100424324B1 (en) 2002-03-27 2002-03-27 method for manufacturing tbga semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0016656A KR100424324B1 (en) 2002-03-27 2002-03-27 method for manufacturing tbga semiconductor package

Publications (2)

Publication Number Publication Date
KR20030077778A true KR20030077778A (en) 2003-10-04
KR100424324B1 KR100424324B1 (en) 2004-03-25

Family

ID=32376803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0016656A KR100424324B1 (en) 2002-03-27 2002-03-27 method for manufacturing tbga semiconductor package

Country Status (1)

Country Link
KR (1) KR100424324B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144995A (en) * 1991-11-18 1993-06-11 Matsushita Electric Works Ltd Semiconductor package
KR970013286A (en) * 1995-08-30 1997-03-29 김광호 Method for manufacturing ball grid array semiconductor package
KR100231276B1 (en) * 1996-06-21 1999-11-15 황인길 Semiconductor package structure and its manufacturing method
US6229210B1 (en) * 1998-12-04 2001-05-08 Mcms, Inc. Device and method for attaching and soldering pre-formed solder spheres to the ball grid array (BGA) integrated circuit package attachment sites in high volume
KR20010081596A (en) * 2000-02-17 2001-08-29 윤종용 Cleaning apparatus

Also Published As

Publication number Publication date
KR100424324B1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
US8405229B2 (en) Electronic package including high density interposer and circuitized substrate assembly utilizing same
EP0460822B1 (en) Integrated circuit packaging using flexible substrate
US6816385B1 (en) Compliant laminate connector
US8245392B2 (en) Method of making high density interposer and electronic package utilizing same
KR20010072583A (en) Laminated integrated circuit package
JPH10256315A (en) Semiconductor chip bonding pad and its formation
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
WO1990010951A1 (en) Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
US5841198A (en) Ball grid array package employing solid core solder balls
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
US5109601A (en) Method of marking a thin film package
US6256207B1 (en) Chip-sized semiconductor device and process for making same
US6403401B1 (en) Heat spreader hole pin 1 identifier
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
US4965700A (en) Thin film package for mixed bonding of chips
KR100424324B1 (en) method for manufacturing tbga semiconductor package
US6492715B1 (en) Integrated semiconductor package
JP4589519B2 (en) Manufacturing method of semiconductor circuit components
JP2007110095A (en) Substrate with built-in electronic component and method for manufacturing same
US20050077079A1 (en) Printed circuit board unit with detachment mechanism for electronic component
JP2000031630A (en) Connecting structure of semiconductor integrated circuit element to wiring board
KR100430726B1 (en) Method for manufacturing tape ball grid array semiconductor package
JP2928755B2 (en) Electronic component manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140311

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 17