KR20030071931A - 동기신호 보정 장치 및 방법 - Google Patents

동기신호 보정 장치 및 방법 Download PDF

Info

Publication number
KR20030071931A
KR20030071931A KR1020020011198A KR20020011198A KR20030071931A KR 20030071931 A KR20030071931 A KR 20030071931A KR 1020020011198 A KR1020020011198 A KR 1020020011198A KR 20020011198 A KR20020011198 A KR 20020011198A KR 20030071931 A KR20030071931 A KR 20030071931A
Authority
KR
South Korea
Prior art keywords
signal
sync
synchronization
count value
horizontal
Prior art date
Application number
KR1020020011198A
Other languages
English (en)
Other versions
KR100866571B1 (ko
Inventor
남차희
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1020020011198A priority Critical patent/KR100866571B1/ko
Publication of KR20030071931A publication Critical patent/KR20030071931A/ko
Application granted granted Critical
Publication of KR100866571B1 publication Critical patent/KR100866571B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 동기신호 보정 장치 및 방법에 관한 것으로 특히, 수직/수평 동기신호의 최소/최대 폭을 래치하여 동기신호의 누락이 발생하는 경우 이전에 저장된 동기신호 폭에 대한 래치값을 참조하여 동기신호를 복원시키도록 함에 목적이 있다. 이러한 목적의 본 발명은 아날로그 비디오 신호를 입력받아 수평/수직 동기신호 및 화상신호를 분리하는 비디오/동기 분리기(210)와, 상기 비디오/동기 분리기(210)로부터 분리되는 수평 또는 수직 동기신호의 누락을 검출하면 그 수평 또는 수직 동기신호를 보정하는 수평/수직 동기 콘트롤러(250/260)와, 상기 비디오/동기 분리기(210)에서 분리된 아날로그 화상신호를 디지털 화상 데이터로 변환하는 아날로그/디지털 변환기(220)와, 상기 아날로그/디지털 변환기(220)에서 변환된 디지털 화상 데이터를 상기 수평/수직 동기 콘트롤러(250/260)에서 출력되는 수평/수직 동기신호(HsyncOut/VsyncOut)를 기준으로 디스플레이 장치(도면 미도시)에 맞게 해상도를 맞추는 이미지 프로세서(230)와, 상기 수평/수직 동기 콘트롤러(250/260)에서 출력되는 수평/수직 동기신호(HsyncOut/VsyncOut)를 기준으로 상기 이미지 프로세서(230)로부터의 디지털 화상 데이터를 아날로그 화상신호로 변환하여 디스플레이 장치(도면 미도시)에 화상을 표시하는 비디오 콘트롤러(240)를 구비하여 구성한다.

Description

동기신호 보정 장치 및 방법{APPARATUS AND METHOD FOR CORRECTING A SYNCHRONOUS SIGNAL}
본 발명은 디지털 티브이에 관한 것으로 특히, 수직/수평 동기신호 보정 장치 및 방법에 관한 것이다.
일반적으로 디지털 티브이는 외부기기(DVD,VCR,STV 등)로부터 비디오 신호를 입력받아 디스플레이 장치에 화상을 표시하게 된다.
이를 위하여 디지털 티브이는 도1의 블록도에 도시된 바와 같이, 비디오/동기 분리기(110), 아날로그/디지털(A/D) 변환기(120), 이미지 프로세서(130) 및 비디오 콘트롤러(140)로 구성된다.
이러한 일반적인 디지털 티브이의 동작 과정을 설명하면 다음과 같다.
DVD,VCR,STV 등의 외부기기로부터 동기신호(Hsync, Vsync)와 화상 신호가 혼합된 아날로그 비디오(Composite 또는 Component)가 입력되면 비디오/동기 분리기(110)는 수평/수직 동기신호(Hsync/Vsync) 및 화상 신호를 분리한다.
아날로그/디지털(A/D) 변환기(120)는 수평/수직 동기신호(Hsync/Vsync)에 동기되어 화상 신호를 디지털 데이터로 변환하여 이미지 프로세서(130)로 입력시키게 된다.
상기 이미지 프로세서(130)는 비디오/동기 분리기(110)에서 수평/수직 동기신호(Hsync/Vsync)를 기준으로 아날로그/디지털 변환기(120)에서 디지털 변환된 화상 데이터를 디스플레이 장치(도면 미도시)의 해상도에 맞도록 변환하여 비디오 콘트롤러(140)로 입력시킨다.
상기 비디오 콘트롤러(140)는 이미지 프로세서(130)에서 디스플레이 장치(도면 미도시)에 맞게 해상도가 조정된 디지털 화상 데이터를 아날로그 비디오 신호로 변환하여 디스플레이 장치(도면 미도시)에 화상을 표시하게 된다.
그러나, 종래에는 외부기기로부터 입력되는 아날로그 비디오 신호의 품질 상태 등의 문제로 동기신호가 제대로 분리되지 않아 수평/수직 동기신호가 누락되면 디스플레이 장치에 표시되는 화질에 영향을 주는 문제가 발생하게 된다.
예를 들어, 수직 동기신호의 누락시에는 화면 전체의 일시 정지 또는 수직 흐름 현상이 나타나며 수평 동기신호의 누락시에는 수평 화면 찌그러짐 및 튀는 현상 등이 나타난다.
즉, 종래에는 외부에서 입력되는 비디오 신호의 수직/수평 동기신호가 누락되는 경우 화질이 손상되는 문제점이 발생한다.
따라서, 본 발명은 종래의 문제점을 해결하기 위해 수직/수평 동기신호의 최소/최대 폭을 래치하여 동기신호의 누락이 발생하는 경우 이전에 저장된 동기신호 폭에 대한 래치값을 참조하여 동기신호를 복원시키도록 창안한 동기신호 보정 장치 및 방법을 제공함에 목적이 있다.
도1은 종래의 비디오 신호 처리 장치의 블록도.
도2는 본 발명의 실시예를 위한 동기신호 보정 장치의 블록도.
도3은 도2에서 수평동기 콘트롤러의 블록도.
도4는 도2에서 수직동기 콘트롤러의 블록도.
도5는 도2에서 수평동기신호 파형도.
도6은 도2에서 수직동기신호 파형도.
도7은 본 발명의 실시예에서 수평동기 보정을 위한 동작 순서도.
도8은 본 발명의 실시예에서 수직동기 보정을 위한 동작 순서도.
* 도면의 주요부분에 대한 부호 설명 *
210 : 비디오/동기 분리기 220 : 아날로그/디지털(A/D) 변환기
230 : 이미지 프로세서240 : 비디오 콘트롤러
250 : 수평동기 콘트롤러260 : 수직동기 콘트롤러
본 발명은 상기의 목적을 달성하기 위하여 외부기기로부터 비디오 신호를 입력받아 디스플레이 장치에 화상을 표시하는 디지털 티브이에 있어서, 비디오/동기 분리기에서 분리된 동기신호의 누락을 검출하면 그 동기신호를 보정하여 이미지 프로세서(Image Processor) 및 비디오 콘트롤러(Video Controller)에 출력하는 동기 콘트롤러를 구비하여 구성함을 특징으로 한다.
상기 동기 콘트롤러는 동기신호의 폭을 계수하는 카운터부와, 이 카운터부에서 계수된 동기신호 폭을 저장하는 래치부와, 이 래치부에 저장된 값보다 상기 카운터부에서 계수된 값이 큰지 비교하는 비교기와, 상기 비교기에서 래치값이 현재의 계수값보다 크다고 판단하면 상기 래치부에 저장된 동기신호 폭만큼 동기신호를 보정하도록 동기발생기 및 동기 스위치를 구비하여 구성함을 특징으로 한다.
또한, 본 발명은 상기의 목적을 달성하기 위하여 디지털 티브이의 동기신호 제공 방법에 있어서, 외부 비디오 신호로부터 동기신호를 분리하는 단계와, 상기에서 분리된 동기신호의 최대/최소 폭을 계수하여 저장하는 단계와, 이전 동기신호의 계수값보다 현재 동기신호의 계수값이 큰지 비교하는 단계와, 상기에서 저장된 계수값이 현재의 계수값보다 크다고 판단되면 상기에서 저장된 동기신호의 로우 폭만큼 동기신호를 로우로 출력하는 단계를 반복 수행하여 동기신호를 보정하도록 구성함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도2는 본 발명의 실시예를 위한 장치의 블럭도로서 이에 도시한 바와 같이, 아날로그 비디오 신호를 입력받아 수평/수직 동기신호(Hsync/Vsync) 및 화상신호를 분리하는 비디오/동기 분리기(210)와, 상기 비디오/동기 분리기(210)로부터 분리되는 수평 또는 수직 동기신호(Hsync 또는 Vsync)의 누락을 검출하면 그 수평 또는수직 동기신호(Hsync 또는 Vsync)를 보정하는 수평/수직 동기 콘트롤러(250/260)와, 상기 비디오/동기 분리기(210)에서 분리된 아날로그 화상신호를 디지털 화상 데이터로 변환하는 아날로그/디지털 변환기(220)와, 상기 아날로그/디지털 변환기(220)에서 변환된 디지털 화상 데이터를 상기 수평/수직 동기 콘트롤러(250/260)에서 출력되는 수평/수직 동기신호(HsyncOut/VsyncOut)를 기준으로 디스플레이 장치(도면 미도시)에 맞게 해상도를 맞추는 이미지 프로세서(230)와, 상기 수평/수직 동기 콘트롤러(250/260)에서 출력되는 수평/수직 동기신호(HsyncOut/VsyncOut)를 기준으로 상기 이미지 프로세서(230)로부터의 디지털 화상 데이터를 아날로그 화상신호로 변환하여 디스플레이 장치(도면 미도시)에 화상을 표시하는 비디오 콘트롤러(240)를 구비하여 구성한다.
상기 수평 동기 콘트롤러(250)는 도3의 블록도에 도시한 바와 같이, 비디오/동기 분리기(210)에서 분리되는 수평 동기신호(Hsync)의 하이/로우 폭을 클럭(HCLK2)을 기준으로 각기 계수하는 제1,제2 수평카운터(310)(320)와, 이 제1,제2 수평카운터(310)(320)에서 현재 계수한 수평 동기신호(Hsync)의 하이/로우 폭을 각기 저장하는 제1,제2 래치(330)(340)와, 상기 제1 수평 카운터(310)의 계수값과 상기 제1 래치(330)의 저장값을 비교하여 계수값이 저장값보다 크다고 판단되면 하이신호를 출력하는 비교기(350)와, 상기 비교기(350)가 하이신호를 출력하면 상기 제2 래치(340)의 저장값에 해당하는 폭만큼 수평동기신호를 로우로 출력하는 수평동기 발생기(360)와, 상기 비교기(350)의 출력값이 로우이면 상기 비디오/동기 분리기(210)에서 분리된 수평 동기신호(Hsync)를 선택하고 상기 비교기(350)의 출력값이 하이이면 상기 수평동기 발생기(360)의 로우 출력을 선택하여 출력하는 동기 스위치(370)로 구성한다.
상기 수직 동기 콘트롤러(260)는 도4의 블록도에 도시한 바와 같이, 비디오/동기 분리기(210)에서 분리되는 수직 동기신호(Vsync)의 하이/로우 폭을 클럭(VCLK2)을 기준으로 각기 계수하는 제1,제2 수직카운터(410)(420)와, 이 제1,제2 수직카운터(410)(420)에서 현재 계수한 수직 동기신호(Vsync)의 하이/로우 폭을 각기 저장하는 제3,제4 래치(430)(440)와, 상기 제1 수직카운터(410)의 계수값과 상기 제3 래치(430)의 저장값을 비교하여 계수값이 저장값보다 크면 하이신호를 출력하는 비교기(450)와, 상기 비교기(450)의 출력값이 하이이면 상기 제4 래치(440)의 저장값에 해당하는 폭만큼 수직동기신호를 로우로 출력하는 수직동기 발생기(460)와, 상기 비교기(450)의 출력값이 로우이면 상기 비디오/동기 분리기(210)에서 분리되는 수직 동기신호(Vsync)를 선택하고 상기 비교기(450)의 출력값이 하이이면 상기 수직동기 발생기(460)의 로우 출력을 선택하여 출력하는 동기 스위치(470)로 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
본 발명의 실시예는 비디오/동기 분리기(210), 아날로그/디지털 변환기(220), 이미지 프로세서(230) 및 비디오 콘트롤러(240)가 종래 기술과 동일한 동작을 수행하여 외부기기로부터의 비디오 신호를 입력으로 디스플레이 장치(도면 미도시)에 화상을 표시할 때 수평/수직 동기 콘트롤러(250)(260)가 수평/수직 동기신호의 손실을 보정하는 것이다.
이하, 본 발명의 명확한 동작을 설명하기 위해 수평 동기신호(Hsync)와 수직 동기신호(Vsync)를 구분하여 설명하기로 한다.
먼저, 수평 동기 콘트롤러(250)에서의 수평 동기신호(Hsync) 보정 과정을 도5의 신호 파형도 및 도7의 동작 순서도를 참조하여 설명하기로 한다.
수평 동기 입력(HsyncIn)의 폭을 계수하는 제1,제2 수평카운터(310)(320)의 계수값을 '0'으로 크리어시킨다.
그리고, 비교기(350)의 출력이 로우가 되도록 설정하여 수평동기 발생기(360)를 디스에이블시킴은 물론 동기 스위치(370)가 수평동기 입력(HsyncIn)을 그대로 수평동기 출력(HsyncOut)으로 선택하도록 설정한다.(S701)
이후, 수평 동기신호(HsyncIn)가 하이로 입력되면 제1 수평카운터(310)가 매 클럭(HCLK2)마다 계수값을 증가시키고 현재 상태(Current Status)는 하이로 세팅되며 반대로, 수평 동기신호(HsyncIn)가 로우로 입력되면 제2 수평카운터(320)가 매 클럭(HCLK2)마다 계수값을 증가시키고 현재 상태는 로우로 세팅된다.(S702~S704)
이때, 현재 상태가 변경되는 경우 즉, 도5(a)에 도시된 바와 같이 수평 동기신호(HsyncIn)가 로우에서 하이로 또는 하이에서 로우로 변경되면 제1,제2 래치(330)(340)는 현재의 계수값을 래치하여 저장하게 된다.(S706~S708)
즉, 수평 동기신호(HsyncIn)가 로우에서 하이로 변경되는 경우 제2 래치(340)가 제2 수평카운터(320)의 현재까지의 계수값을 래치하여 저장하고(S707) 반대로, 수평동기 입력(HsyncIn)이 하이에서 로우로 변경되는 경우 제1 래치(330)가 제1 수평카운터(310)의 현재까지의 계수값을 래치하여 저장한다(S708).
그리고, 현재 상태의 변경이 없으면 수평 동기신호(HsyncIn)의 현재 상태가 하이인지를 점검하고 하이 구간일 경우 비교기(35))는 제1 수평카운터(310)의 계수값과 제1 래치(330)의 저장값을 비교한다.(S709,S710)
이때, 제1 수평 카운터(310)의 계수값이 제1 래치(330)의 저장값보다 크면 비교기(35))는 수평동기 입력(HsyncIn)의 로우 구간에서 손실(Loss)이 발생한 것으로 판단하여 도5(b)에 도시된 바와 같이 하이 신호를 수평동기 발생기(360) 및 동기 스위치(370)로 출력한다.(S711~S713)
즉, 비교기(350)는 도5(e)에 도시된 바와 같이 수평 클럭(HCLK1)의 상승 에지에서 제1 수평 카운터(310)의 계수값과 제1 래치(330)의 저장값의 비교 동작을 완료하고 제1 수평 카운터(310)의 계수값이 제1 래치(330)의 저장값보다 크면 수평 클럭(HCLK1)의 하강 에지에서 하이신호를 출력한다.
그런데, 제1 수평카운터(310)의 계수값과 제1 래치(330)의 저장값을 비교할 때 실제로는 수평 동기신호(HsyncIn)의 입력 상태에 따라 지연 발생을 감안하여 상기 제1 수평카운터(310)의 계수값이 제1 래치(330)의 저장값과 임의의 값(C)의 합산값보다 큰 조건에서 비교기(350)의 출력이 하이로 된다.
여기서, 임의의 값(C)는 수평 동기신호(Hsyn)가 보정된 경우에도 화상에 영향을 주지 않는 범위 내에서 크게 설정한다.
이때, 수평동기 발생기(360)는 수평 클럭(HCLK1)의 상승 에지에서 비교기(35))의 출력이 하이인지 점검하며 상기 비교기(350)의 출력이 하이이면 도5(c)에 도시된 바와 같이 제2 래치(34))에 저장된 계수값만큼 수평동기 신호를 로우로 출력하여 동기 스위치(370)로 입력시키게 된다.
이에 따라, 동기 스위치(370)는 비교기(350)의 출력이 하이이므로 수평동기 발생기(360)의 출력을 선택하여 수평동기 출력단자(HsyncOut)로 출력함으로 수평 동기신호(HsyncOut)는 도5(d)에 도시된 바와 같이 정상 상태로 보정되어 출력된다.
따라서, 로우 구간의 손실이 보정된 수평 동기신호(Hsync)가 아날로그/디지털 변환기(220) 및 이미지 프로세서(230)에 입력되어진다.
상기의 동작은 외부기기로부터 비디오 신호가 입력되는 동안 수평 클럭(HCLK1)에 동기되어 반복적으로 수행하게 된다.
또한, 수직 동기 콘트롤러(260)에서의 수직 동기신호(Vsync) 보정 동작은 수평 동기신호(Hsync) 보정 동작과 동일하게 수행되며 이 과정은 도6의 신호 파형도 및 도8의 동작 순서도에 도시된 바와 같다.
단지, 수직 동기신호(Vsync)의 폭이 수평 동기신호(Hsync)의 폭보다 크므로 제1,제2 수직카운터(410)(420) 및 제3,제4 래치(430)(440)의 크기를 줄이기 위해 수직 동기신호의 폭을 계수할 때 사용되는 수직 클럭(VCLK2)의 주파수를 수평 동기때보다 더 저주파로 설정한다.
상기 수직 클럭(VCLK1)은 비교기(450)의 비교결과 출력 시점으로부터 수직 동기신호(VsyncOut)가 출력될 때까지의 지연에만 관계하므로 수평 동기신호(Hsync)의 보정인 경우나 수직 동기신호(Vsync)의 보정인 경우 모두 주파수를 높이는 것이 지연을 줄일 수 있다.
상기에서 상세히 설명한 바와 같이 본 발명은 외부기기로부터 입력되는 아날로그 비디오 신호가 품질 상태 등에 의해 수직/수평 동기에 손실(Loss)이 발생할 경우 이를 보정함으로써 수직 및 수평동기 손실시 나타날 수 있는 화면 전체의 일시 정지 또는 수직 흐름 현상, 수평화면 찌그러짐, 화면 그리치(glitch) 현상 등을 방지하여 선명한 화질을 제공할 수 있는 효과가 있다.

Claims (10)

  1. 비디오/동기 분리기, 아날로그/디지털 변환기, 이미지 프로세서 및 비디오 콘트롤러를 구비하여 외부기기로부터 비디오 신호를 입력받아 디스플레이 장치에 화상을 표시하는 디지털 티브이에 있어서, 상기 비디오/동기 분리기에서 분리된 동기신호의 누락을 검출하면 그 동기신호를 보정하여 이미지 프로세서(Image Processor) 및 비디오 콘트롤러(Video Controller)에 출력하는 동기 콘트롤러를 구비하여 구성함을 특징으로 하는 동기신호 보정 장치.
  2. 제1항에 있어서, 동기 콘트롤러는 동기신호의 폭을 계수하는 카운터부와, 상기 카운터부에서 계수된 동기신호 폭을 저장하는 래치부와, 상기 래치부의 저장값과 상기 카운터부에서의 현재 계수값을 비교하는 비교기와, 상기 비교기에서 래치값이 계수값보다 크다고 판단하면 상기 래치부에 저장된 동기신호 폭만큼 현재의 동기신호를 보정하는 동기 보정부를 구비하여 구성함을 특징으로 하는 동기신호 보정 장치.
  3. 제2항에 있어서, 카운터부는 동기신호의 레벨이 변경될 때마다 동기신호의 폭을 계수하도록 구성함을 특징으로 하는 동기신호 보정 장치.
  4. 제2항에 있어서, 래치부는 동기신호의 레벨이 변경되는 시점에서 카운터부의 현재까지의 계수값을 저장하도록 구성함을 특징으로 하는 동기신호 보정 장치.
  5. 제2항에 있어서, 동기 보정부는 비교기에서 카운터부의 현재 계수값이 래치부에 저장되어 있는 이전 계수값 보다 크다고 판단하면 상기 래치부에 저장된 래치값에 해당하는 폭의 동기신호를 발생시키는 동기 발생기와, 비디오/동기 분리기에서 분리된 동기신호를 선택 출력하다가 상기 비교기에서 현재 계수값이 이전 계수값보다 크다고 판단한 경우 상기 동기 발생기에서 발생시킨 동기신호를 선택 출력하는 동기 스위치로 구성함을 특징으로 하는 동기신호 보정 장치.
  6. 제1항에 있어서, 동기 콘트롤러는 비디오/동기 분리기에서 분리되는 동기신호(sync)의 하이/로우 폭을 각기 계수하는 제1,제2 카운터와, 이 제1,제2 카운터에서 현재 계수한 동기신호(sync)의 하이/로우 폭을 각기 저장하는 제1,제2 래치와, 상기 제1 카운터의 계수값과 상기 제1 래치의 저장값을 비교하여 계수값이 저장값보다 크다고 판단되면 하이신호를 출력하는 비교기와, 상기 비교기가 하이신호를 출력하면 상기 제2 래치의 저장값에 해당하는 폭만큼 동기신호를 로우로 출력하는 동기 발생기와, 상기 비교기의 출력값이 로우이면 상기 비디오/동기 분리기에서 분리된 동기신호(sync)를 선택하고 상기 비교기의 출력값이 하이이면 상기 동기 발생기의 로우 출력을 선택하여 출력하는 동기 스위치로 구성함을 특징으로 하는 동기신호 보정 장치.
  7. 제1항에 있어서, 동기 콘트롤러는 수평/수직 동기신호에 대해 각기 별도로 구성함을 특징으로 하는 동기신호 보정 장치.
  8. 제7항에 있어서, 수직 동기용 콘트롤러는 수평 동기용 콘트롤러에서 동기신호 폭의 계수에 사용하는 클럭보다 더 저주파인 클럭을 동기신호의 폭 계수에 사용하는 것을 특징으로 하는 동기신호 보정 장치.
  9. 디지털 티브이의 동기신호 제공 방법에 있어서,외부 비디오 신호로부터 동기신호를 분리하는 제1 단계와, 상기에서 분리된 동기신호의 폭을 계수하는 제2 단계와, 상기 동기신호의 레벨이 변경되면 현재까지의 계수값을 저장하는 제3 단계와, 상기에서 저장된 이전 동기신호의 계수값과 현재 동기신호의 계수값을 비교하는 제4 단계와, 상기에서 저장된 계수값이 현재의 계수값보다 크다고 판단되면 상기에서 저장된 동기신호의 폭만큼 동기신호를 로우로 출력하는 제5 단계를 반복 수행하여 동기신호를 보정하도록 구성함을 특징으로 하는 동기신호 보정 방법.
  10. 제9항에 있어서, 제3 단계는 현재 동기신호의 상태가 하이인 경우 비교 동작을 수행함을 특징으로 하는 동기신호 보정 방법.
KR1020020011198A 2002-03-02 2002-03-02 동기신호 보정 장치 및 방법 KR100866571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020011198A KR100866571B1 (ko) 2002-03-02 2002-03-02 동기신호 보정 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020011198A KR100866571B1 (ko) 2002-03-02 2002-03-02 동기신호 보정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030071931A true KR20030071931A (ko) 2003-09-13
KR100866571B1 KR100866571B1 (ko) 2008-11-04

Family

ID=32223224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020011198A KR100866571B1 (ko) 2002-03-02 2002-03-02 동기신호 보정 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100866571B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709374B1 (ko) * 2006-01-17 2007-04-20 삼성전자주식회사 동기보상이 가능한 영상처리장치 및 그의 동기보상방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686226A (ja) * 1992-09-04 1994-03-25 Hitachi Ltd 映像信号処理装置
KR950006861Y1 (ko) * 1992-12-17 1995-08-21 이헌조 브이씨알의 동기보정회로
KR200149260Y1 (ko) * 1996-11-26 1999-06-15 전주범 텔레비전의 영상동기보상장치
KR100277993B1 (ko) * 1998-12-24 2001-01-15 구자홍 디지털 텔레비젼 수신기의 동기신호 발생장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709374B1 (ko) * 2006-01-17 2007-04-20 삼성전자주식회사 동기보상이 가능한 영상처리장치 및 그의 동기보상방법

Also Published As

Publication number Publication date
KR100866571B1 (ko) 2008-11-04

Similar Documents

Publication Publication Date Title
US5917461A (en) Video adapter and digital image display apparatus
JP2004173262A (ja) デジタルディスプレイ装置のサンプリング位置調整装置及び調整方法
JPH11289500A (ja) アナログ画像信号の信号処理方法
US8164689B2 (en) Synchronizing signal control circuit and synchronizing signal control method
TWI463865B (zh) 多切割之水平同步訊號之產生裝置及方法
KR100790979B1 (ko) 동기검출장치
US20070104328A1 (en) Image signal processing device
CN109618074B (zh) 一种对不标准输入vesa时序的健壮性设计方法
KR100866571B1 (ko) 동기신호 보정 장치 및 방법
US8237861B2 (en) Video horizontal synchronizer
JP2001175231A (ja) 同期周波数の変換回路
EP1903803A2 (en) Frame interpolating circuit, frame interpolating method, and display apparatus
US20100277647A1 (en) Noise detection method and image processing method using the noise detection method
US8294820B2 (en) Video signal synchronization signal generating apparatus and video signal synchronization signal generation method
KR20000034529A (ko) 텔레비젼 시스템의 지터 보정장치 및 방법
US6441871B1 (en) Method for correcting amplitude of synchronizing signal of composite video signal and device therefor
KR100277993B1 (ko) 디지털 텔레비젼 수신기의 동기신호 발생장치
KR100531382B1 (ko) Ａｄｃ 샘플링 위상 결정 장치 및 방법
KR100929137B1 (ko) 영상표시기기의 신호처리장치 및 방법
KR19990056559A (ko) 노이즈 감소방법 및 그 장치
KR100709374B1 (ko) 동기보상이 가능한 영상처리장치 및 그의 동기보상방법
KR100404216B1 (ko) 영상표시기기의 화면 보상장치 및 그 방법
KR101235522B1 (ko) 디지털 신호의 노이즈 제거 장치 및 이를 이용한 동기신호보정장치
KR0140345B1 (ko) 프로젝션 텔레비젼의 자동 콘버젼스 조정회로
JPH1091132A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee