KR20030068862A - 전계 방출 표시 소자 및 이의 제조 방법 - Google Patents

Abstract

스크린 인쇄법을 이용한 소자 제조 방법 및 이 방법에 의해 제조된 전계 방출 표시 소자에 관한 것으로, 본 발명의 전계 방출 표시 소자는, 서로 대향하는 상태로 밀봉 배치되는 캐소드 및 애노드 기판과; 상기 캐소드 기판에 제공되는 라인상의 캐소드 전극들과; 상기 캐소드 전극의 표면에 제공되어 전자를 방출하는 에미터와; 상기 에미터에서 방출된 전자의 이동 경로로 작용하는 게이트 홀을 형성하도록 상기 캐소드 전극에 수직인 방향으로 제공되는 라인상의 절연층들과; 상기 절연층과 동일한 방향으로 이 층의 표면에 제공되는 라인상의 게이트 전극들과; 상기 애노드 기판에 제공되는 라인상의 애노드 전극들 및 이 전극들에 제공되어 상기 에미터에서 방출된 전자에 의해 발광하는 형광체;를 포함한다.

Description

전계 방출 표시 소자 및 이의 제조 방법{FIELD EMISSION DISPLAY AND METHOD FOR FABRICATING THEREOF}

본 발명은 전계 방출 표시 소자에 관한 것으로, 보다 상세하게는 스크린 인쇄법을 이용한 소자 제조 방법 및 이 방법에 의해 제조된 전계 방출 표시 소자에 관한 것이다.

일반적으로, 전계 방출 표시 소자(FED; Field Emission Display)는 양자역학적인 터널링 효과를 이용하여 에미터에서 전자를 방출시키고, 방출된 전자를 형광체에 충돌시켜 소정의 화상을 구현하는 표시 소자로서, 통상적으로 서로 마주보는 상태로 대향 배치되는 애노드 및 캐소드 기판을 구비하며, 애노드 기판에는 애노드 전극 및 형광층이 제공된다.

그리고, 도 1에 도시한 바와 같이 상기 캐소드 기판(102)에는 라인상의 캐소드 전극(104)이 배치되고, 캐소드 전극(104)의 상측으로는 절연층(106)을 사이에 두고 라인상의 게이트 전극(108)이 제공되며, 절연층(106)의 게이트 홀(106') 내측으로 캐소드 전극(104)의 표면에는 전자 방출 물질로 이루어지는 다수개의 에미터(미도시함)가 위치한다.

그리고, 상기한 애노드 전극(미도시함)은 게이트 전극(108)과 수직으로 교차하도록 애노드 기판(미도시함)에 라인 형상으로 배치되며, 형광체(미도시함)는 에미터(미도시함)와 마주하는 애노드 전극상에 제공되는 녹, 청, 적 형광막으로 이루어진다.

이에 따라, 애노드 전극과 게이트 전극에 소정의 전압 패턴을 인가하면, 양 전극에 인가된 전압 차이에 따라 전계가 형성되어 에미터에서 전자가 방출되고, 방출된 전자는 형광막에 충돌하여 상기 형광막이 발광됨으로써 소정의 화상을 구현하게 된다.

상기한 구성을 갖는 3극관 구조의 전계 방출 표시 소자에 있어서 상기 캐소드 기판은 통상적으로, 캐소드 전극의 위로 박막 공정 또는 인쇄 후 에칭을 통해 게이트 홀을 갖는 절연층을 형성한 후, 이 절연층 위로 박막 공정을 통해 게이트 전극을 형성하고, 전자 방출 물질을 게이트 홀 내부에 삽입하는 방법에 따라 제작하였다.

그러나, 상기의 박막 공정은 화소 패턴의 형성이 용이하고 화소 패턴의 고정세화가 가능하지만 제조 원가가 높고 공정이 복잡한 문제점이 있다.

그리고, 인쇄 공정은 제조 원가가 낮고 공정이 간단하지만, 스크린 마스크의 메쉬내 화소간 거리 및 화소 자체의 크기에 제한이 있는 관계로 100마이크론 이내의 고정세화 혹은 미세 패턴의 형성이 상당히 어려우며, 각 층간의 정렬 문제로 인해 대면적의 소자 제작이 용이하지 않은 문제점이 있다.

이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명은 공정이 간단하고, 리드 타임(lead time)이 매우 짧으며, 대형 패널 제작시에도 정렬 문제와 소성 변형에 따른 미스매치(mismatch)를 최소화 할 수 있는 전계 방출 표시 소자의 제조 방법 및 이 방법에 의해 제조된 전계 방출 표시 소자를 제공함을 목적으로 한다.

도 1은 종래 기술에 따른 전계 방출 표시 소자의 캐소드 기판을 나타내는 사시도.

도 2 내지 도 7은 본 발명에 따른 소자 제조 방법을 나타내는 공정도로서,

도 2는 캐소드 기판에 퍼짐 방지막이 제공된 상태를 나타내는 사시도.

도 3은 퍼짐 방지막상에 캐소드 전극이 제공된 상태를 나타내는 사시도.

도 4는 캐소드 전극상에 에미터가 제공된 상태를 나타내는 사시도.

도 5는 캐소드 전극상에 절연층이 제공된 상태를 나타내는 사시도.

도 6은 절연층상에 게이트 전극이 제공된 상태를 나타내는 사시도.

도 7은 캐소드 기판과 애노드 기판을 밀봉 조립하는 단계를 나타내는 사시도.

도 8은 본 발명에 따른 전계 방출 표시 소자의 단면도.

상기한 본 발명의 목적은,

서로 대향하는 상태로 밀봉 배치되는 캐소드 및 애노드 기판과;

상기 캐소드 기판에 제공되는 라인상의 캐소드 전극들과;

상기 캐소드 전극의 표면에 제공되어 전자를 방출하는 에미터와;

상기 캐소드 전극에 수직인 방향으로 제공되는 라인상의 절연층들과;

상기 절연층과 동일한 방향으로 이 층의 표면에 제공되는 라인상의 게이트 전극들과;

상기 애노드 기판에 제공되는 라인상의 애노드 전극들 및 이 전극들에 제공되어 상기 에미터에서 방출된 전자에 의해 발광하는 형광체;

를 포함하는 전계 방출 표시 소자 및 이의 제조 방법에 의해 달성된다.

본 발명의 전계 방출 표시 소자에 있어서, 상기 캐소드 기판에는 이 기판에 형성된 캐소드 전극의 라인 패턴이 퍼지는 것을 방지하는 퍼짐 방지막이 더욱 구비된다.

한편, 상기 에미터는 캐소드 전극과 동일한 방향으로 라인상으로 제공하거나, 원형 또는 타원형상의 도트, 또는 사각 슬롯 형태로 제공할 수 있으며, 이 에미터는 카본 나노튜브를 포함할 수 있다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 따른 전계 방출 표시 소자 및 이의 제조 방법에 대해 상세히 설명하면 다음과 같다.

도 2 내지 도 7은 본 발명에 따른 소자 제조 방법을 나타내는 공정도를 도시한 것이며, 도 8은 본 발명에 따른 전계 방출 표시 소자의 단면도를 도시한 것이다.

본 발명의 소자를 제조하기 위해서는 먼저 도 2에 도시한 바와 같이 캐소드기판(12)의 전면(全面)에 번짐 방지막(14)을 도포한 후 이를 50∼250℃의 온도 범위 내에서 5∼30분동안 가열하여 상기 방지막(14)을 건조한다. 이와 같이 번짐 방지막(14)을 건조한 다음에는 도 3에 도시한 바와 같이 라인상의 캐소드 전극(16)을 복수개 형성한다. 여기에서, 상기 방지막(14)과 캐소드 전극(16)은 각각 절연 페이스트 및 도전 페이스트를 스크린 인쇄하여 형성한 것으로, 방지막(14)은 캐소드 전극(16)을 구성하는 도전 페이스트를 스크린 인쇄할 때 상기 인쇄된 도전 페이스트가 설계치와 동일한 선폭(W)을 갖도록 하기 위한 것이며, 캐소드 전극(16)의 패턴이 선폭방향으로 번지는 것을 방지하는 작용을 한다.

이후, 50∼250℃의 온도 범위에서 5∼30분동안 가열하여 캐소드 전극(16)을 건조하고, 건조가 완료된 캐소드 전극(16)의 표면에 에미터(18)를 제공한다. 이때, 상기 에미터(18)는 카본 나노튜브(carbon nanotube) 등의 전자 방출 물질을 포함하는 페이스트를 캐소드 전극(16)과 동일한 방향으로 라인상으로 도포하거나, 도시하지는 않았지만 원형 또는 타원형상의 도트, 또는 사각 슬롯상으로 도포하여 형성할 수 있다.

위에서 설명한 바와 같이 캐소드 전극(16)의 표면에 에미터(18)를 도포한 후에는 이를 50∼250℃의 온도 범위에서 5∼30분동안 가열하여 건조한다.

상기에서는 에미터(18)가 스크린 인쇄로 형성되는 것을 예로 들어 설명하였지만, 상기 에미터(18)는 공지의 증착법 또는 전기 영동법 등의 박막 공정을 사용하여 형성할 수도 있다.

이어서 도 5에 도시한 바와 같이 절연 페이스트를 캐소드 전극(16)과 수직으로 교차하도록 스크린 인쇄하여 캐소드 기판(12)상에 라인상의 절연층(20)을 복수개 형성한다.

여기에서, 상기 절연층(20)을 라인상으로 형성하는 것은 이웃하는 절연층(20)사이의 공간이 통상의 게이트 홀(도 8의 도면부호 20')로 작용하도록 하기 위한 것으로, 상기 절연층(20) 사이에는 대략 20㎛ 이상의 간격(D)이 유지되도록 하며, 각 절연층(20)은 30㎛ 이상의 선폭(W1)으로 형성하는 것이 바람직하다. 그리고, 상기 절연층(20)은 대략 10㎛ 이상의 높이(H)로 형성한다.

이와 같이 형성된 라인상의 절연층(20)은 인쇄 작업의 특성상 설계치와 유사한 선폭으로 형성할 수 있으므로, 미세화 및 균일화된 게이트 홀(20')의 형성이 가능하다.

위에서 설명한 바와 같이 절연층(20)을 형성한 후에는 상기 절연층(20)을 50∼250℃의 온도에서 5∼30분동안 가열하여 건조하고, 도 6에 도시한 바와 같이 절연층(20)의 인쇄시에 사용한 스크린 마스크(미도시)를 이용하여 상기 절연층(20)의 위에 게이트 전극(22)을 스크린 인쇄한 후 이를 건조한다. 이때, 상기 게이트 전극(22)의 건조 공정은 50∼250℃의 온도에서 5∼30분간 이루어진다.

이후, 상기 캐소드 기판(12)을 400∼600℃의 온도로 가열하여 상기한 각 층들, 즉 퍼짐 방지막(14), 캐소드 전극(16), 에미터(18), 절연층(20) 및 게이트 전극(22)을 동시에 소성한다.

상기한 공정에 따라 캐소드 기판(12)의 제작이 완료되면, 이 기판(12)을 도 7 및 도 8에 도시한 바와 같이 애노드 전극(24) 및 형광층(26)이 제공된 애노드 기판(28)과 일체로 밀봉함으로써 전계 방출 표시 소자를 제조한다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 캐소드 전극, 에미터, 절연층 및 게이트 전극 등을 스크린 인쇄에 의해 형성하므로, 박막 공정에 비해 생산성 향상 및 제조 원가의 절감이 가능하다. 그리고, 라인상으로 인쇄된 절연층 사이의 공간이 게이트 홀로 작용하므로 미세하고 균일한 게이트 홀의 형성이 가능하고, 각 층을 인쇄 및 건조한 후 최종적으로 각 층을 동시에 소성하기 때문에 리드 타임(lead time)을 단축할 수 있다.

또한, 대형 패널 제작시에도 정렬 문제와 소성 변형에 따른 미스매치(mismatch)를 최소화 할 수 있으므로, 생산성과 대형화 측면에서 매우 유리한 장점을 갖는 등의 효과가 있다.

Claims (11)

1. 서로 대향하는 상태로 밀봉 배치되는 캐소드 및 애노드 기판과;

   상기 캐소드 기판에 제공되는 라인상의 캐소드 전극들과;

   상기 캐소드 전극의 표면에 제공되어 전자를 방출하는 에미터와;

   상기 에미터에서 방출된 전자의 이동 경로로 작용하는 게이트 홀을 형성하도록 상기 캐소드 전극에 수직인 방향으로 제공되는 라인상의 절연층들과;

   상기 절연층과 동일한 방향으로 이 층의 표면에 제공되는 라인상의 게이트 전극들과;

   상기 애노드 기판에 제공되는 라인상의 애노드 전극들 및 이 전극들에 제공되어 상기 에미터에서 방출된 전자에 의해 발광하는 형광체;

   를 포함하는 전계 방출 표시 소자.
2. 제 1항에 있어서, 상기 캐소드 기판에는 이 기판에 형성된 캐소드 전극의 라인 패턴이 퍼지는 것을 방지하는 방지막이 구비되는 전계 방출 표시 소자.
3. 제 1항 또는 제 2항에 있어서, 상기 에미터는 캐소드 전극과 동일한 방향으로 라인상으로 제공되는 전계 방출 표시 소자.
4. 제 1항 또는 제 2항에 있어서, 상기 에미터는 원형 또는 타원형상의 도트,또는 사각 슬롯 형태로 제공되는 전계 방출 표시 소자.
5. 제 1항 또는 제 2항에 있어서, 상기 에미터는 카본 나노튜브를 포함하는 전계 방출 표시 소자.
6. 캐소드 기판의 일면으로 라인상의 캐소드 전극들을 형성하는 단계와;

   상기 캐소드 전극의 표면에 에미터를 도포하는 단계와;

   상기 캐소드 전극에 수직인 방향으로 라인상의 절연층들을 형성하는 단계와;

   상기 절연층의 표면에 라인상의 게이트 전극들을 형성하는 단계와;

   애노드 전극 및 형광체가 제공된 애노드 기판을 상기 캐소드 기판과 일체로 밀봉시키는 단계;

   를 포함하는 전계 방출 표시 소자의 제조방법.
7. 제 6항에 있어서, 상기 캐소드 및 게이트 전극과 에미터 및 절연층을 동시에 소성하는 단계를 더욱 포함하는 전계 방출 표시 소자의 제조 방법.
8. 제 7항에 있어서, 상기 캐소드 전극들은 스크린 인쇄법에 의해 형성되는 전계 방출 표시 소자의 제조 방법.
9. 제 8항에 있어서, 상기 캐소드 전극들의 패턴이 퍼지는 것을 방지하기 위한방지막 형성 단계를 더욱 포함하는 전계 방출 표시 소자의 제조 방법.
10. 제 6항 내지 제 9항중 어느 한 항에 있어서, 상기 에미터는 캐소드 전극과 동일한 방향을 따라 라인상으로 도포되는 전계 방출 표시 소자의 제조 방법.
11. 제 6항 내지 제 9항중 어느 한 항에 있어서, 상기 에미터는 원형 또는 타원형상의 도트, 또는 사각 슬롯 형태로 도포되는 전계 방출 표시 소자의 제조 방법.