KR20030068828A - Method of making a semiconductor device having fuses for repair - Google Patents
Method of making a semiconductor device having fuses for repair Download PDFInfo
- Publication number
- KR20030068828A KR20030068828A KR1020020008473A KR20020008473A KR20030068828A KR 20030068828 A KR20030068828 A KR 20030068828A KR 1020020008473 A KR1020020008473 A KR 1020020008473A KR 20020008473 A KR20020008473 A KR 20020008473A KR 20030068828 A KR20030068828 A KR 20030068828A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- semiconductor device
- forming
- film
- peripheral region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
본 발명은 리페어용 퓨즈를 갖는 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는, 레이저에 의한 퓨즈 리페어 실시후 신뢰성 테스트시의 퓨즈 손상을 예방하기 위한 리페어용 퓨즈를 갖는 반도체 소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device having a repair fuse, and more particularly, to a method for manufacturing a semiconductor device having a repair fuse for preventing a fuse damage during a reliability test after performing a fuse repair by a laser. .
오늘날 집적회로 산업에서는 각 다이(Die)당 수백 메가비트의 저장능력을 갖는 메모리들이 제작되고 있다. 이러한 밀도를 갖는 집적회로를 제조할 때, 각 다이에 있는 수백만개의 셀(Cell)들 하나 하나가 완벽한 수율을 갖도록 형성하는 것은 불가능하다. 그러므로, 작동이 어렵거나 흠이 있는 셀들이 어레이로부터 제거되도록 하는 레이저 수리기술과 같은 퓨즈(Fuse) 기술이 사용된다. 이때 리던던트(Redundant) 동작가능한 대체 셀들은 새로이 제거된 작동 불가능한 셀에 대신하여 상기 어레이에 결합될 수 있다. 이러한 메모리 셀 퓨즈들은 일반적으로 도전성 폴리실리콘 레벨과 같은 집적회로의 낮은 레벨에서 형성된다.In today's integrated circuit industry, memories with hundreds of megabits of storage per die are being manufactured. When manufacturing integrated circuits having such a density, it is impossible to form one in millions of cells in each die with perfect yield. Therefore, fuse techniques such as laser repair techniques are used that allow difficult or defective cells to be removed from the array. Redundant operable replacement cells may then be coupled to the array in place of the newly removed inoperable cell. Such memory cell fuses are typically formed at low levels of an integrated circuit, such as at the conductive polysilicon level.
종래의 레이저 퓨즈 셀들은, 셀의 수량이 감소함에 따라 캐패시턴스 개선을 위해 캐패시터 유전막으로 탄탈륨(Ta2O5)을 적용하며, 반도체 소자의 특성확보를 위한 플레이트 전극으로는 티타늄 나이트라이드(TiN)를 적용하고 있다.Conventional laser fuse cells use tantalum (Ta 2 O 5 ) as a capacitor dielectric layer to improve capacitance as the number of cells decreases, and titanium nitride (TiN) is used as a plate electrode for the characteristics of semiconductor devices. It is applied.
그에 대한 구체적인 퓨즈 셀들의 구조가 도 1a에 도시되어 있다. 도 1a를 참조하면, 하부막질위에 질화막(10)이 스토퍼(Stopper)로써 형성되어 있고, 그 위에 캐패시터 산화막(12)이 형성되어 있다. 그리고, 셀영역(C1)에는 스토리지 노드(Storage Node, 14)가 형성된 후 플레이트 전극(16)이 형성되며, 주변영역(P1)에는 다수의 퓨즈들(18a, 18b, 18c)이 형성되고, 플레이트 전극과 퓨즈들 위에는 유전막(20)이 형성된다.The structure of specific fuse cells therefor is shown in FIG. 1A. Referring to FIG. 1A, a nitride film 10 is formed as a stopper on the lower film quality, and a capacitor oxide film 12 is formed thereon. After the storage node 14 is formed in the cell region C1, the plate electrode 16 is formed, and a plurality of fuses 18a, 18b, and 18c are formed in the peripheral region P1, and the plate is formed. The dielectric film 20 is formed on the electrodes and the fuses.
상기 주변영역(P1)의 퓨즈부위를 상세하게 보여주는 도면이 도 1b에 도시되어 있다. 서로 나란한 퓨즈들(18a, 18b, 18c)이 형성되어 있는 사이에는 가드들(22a, 22b, 24a, 24b)이 상하로 형성되어 있다.A detailed view of the fuse portion of the peripheral area P1 is illustrated in FIG. 1B. Guards 22a, 22b, 24a, and 24b are formed up and down while the fuses 18a, 18b, and 18c parallel to each other are formed.
이와 같이 구성된 종래의 반도체 소자 제조 방법에서, 주변영역(P1)에 형성되어 있는 퓨즈(18a)를 절단하고자 할 때 다음과 같은 문제가 발생된다.In the conventional semiconductor device manufacturing method configured as described above, the following problem occurs when trying to cut the fuse 18a formed in the peripheral region P1.
셀영역의 특정 셀에 작동불능으로 판정되면 그에 해당되는 다른 셀로 대체해야 하는데, 이때 그에 해당되는 퓨즈를 절단하게 된다. 퓨즈의 절단은 전류를 공급하는 방식을 이용하거나, 레이저 방식을 이용하여 실시되는데, 레이저에 의한 블로잉이 일반적으로 실시된다.If it is determined that a specific cell in the cell area is inoperative, it must be replaced with another corresponding cell, and the corresponding fuse is cut. Cutting of the fuse is performed using a method of supplying a current or using a laser method. Blowing by a laser is generally performed.
이때 그 대상이 되는 것으로 퓨즈(18a)가 결정된 경우, 해당 퓨즈(18a)에 레이저가 조사된다. 그러면, 레이저 조사영역(25) 내에 있는 티타늄 나이트라이드로 구성되어 있는 퓨즈(18a)는 산화되어 소실되는데, 하이레벨에 연결되어 있는 부분이 소실된다. 그런데, 이때 신뢰성 테스트시 상기 레이저에 의해 형성된 계면으로 수분이 침투하여 수분반응에 의해 연접된 다른 퓨즈들(18b, 18c)에 영향을 끼치게된다.At this time, when the fuse 18a is determined to be the target, a laser is irradiated to the fuse 18a. Then, the fuse 18a composed of titanium nitride in the laser irradiation area 25 is oxidized and burned out, and the part connected to the high level is lost. However, at this time, moisture penetrates into the interface formed by the laser during the reliability test, thereby affecting the other fuses 18b and 18c connected by the water reaction.
이러한 결과는 향후 반도체 소자가 최종 단계인 패키지(Package)로 가공된 상태에서, THB(Temperature Humidity Bias)/HAST(High Acceleration Stress Test) 등의 항목에 대한 신뢰성 테스트시 블로잉된 증착계면에 수분 침투로 인한 반응으로 티타늄 나이트라이드 퓨즈가 소실되어 퓨즈 데이터 변경에 의한 불량이 재현되는 것이다.This result is due to the penetration of moisture into the blown deposition interface during the reliability test of the items such as the Temperature Humidity Bias (THB) and the High Acceleration Stress Test (HAST) while the semiconductor device is processed into a final package. As a result, the titanium nitride fuse is lost, and the defect caused by the change of the fuse data is reproduced.
즉, 도 2a를 참조하면, 주변영역(P1)의 퓨즈들(18a′, 18b′, 18c′)이 모두 소실되어 있음을 볼 수 있다. 이와 같은 결과는 신뢰성 테스트시 퓨즈(18a′) 측면의 계면을 따라 수분이 침투하여 주변의 퓨즈들(18b′, 18c′)에 영향을 끼쳐 수분반응에 의해 퓨즈들(18b′, 18c′)이 산화에 의해 소실되는 것이다.That is, referring to FIG. 2A, it can be seen that the fuses 18a ', 18b', and 18c 'of the peripheral area P1 are all lost. This result indicates that the moisture penetrates along the interface of the fuse 18a 'side during the reliability test, affecting the surrounding fuses 18b' and 18c ', thereby causing the fuses 18b' and 18c 'to fail. It is lost by oxidation.
그 소실된 상태는 도 2b를 통해 더욱 명확하게 확인할 수 있다.The lost state can be seen more clearly through FIG. 2B.
전술한 바와 같이 종래의 주변영역에 형성된 퓨즈들의 레이저 블로잉시 목적하는 퓨즈는 블로잉되고, 향후 신뢰성 검사시 블로잉에 의해 드러난 계면을 따라 주변의 퓨즈가 수분에 의해 소실되는 문제점이 있다.As described above, the target fuse is blown during the laser blowing of the fuses formed in the conventional peripheral area, and there is a problem in that the fuses around are lost by moisture along the interface exposed by the blowing in the future reliability test.
이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 신뢰성 검사시 레이저 블로잉에 의해 드러난 계면을 따라 침투하는 수분에 의한 퓨즈 영역의 손상을 예방하기 위한 리페어용 퓨즈를 갖는 반도체 소자 제조 방법을 제공하는 것이다.An object of the present invention for solving such a problem is to provide a method for manufacturing a semiconductor device having a repair fuse for preventing damage to the fuse area due to moisture penetrating along the interface exposed by laser blowing during the reliability test. .
본 발명의 다른 목적은, 퓨즈의 수직방향에 대한 면적을 확장하여 신뢰성 테스트시 인접된 퓨즈간의 수분에 의한 반응경로가 확장되어 퓨즈의 소실이 예방되도록 하는 리페어용 퓨즈를 갖는 반도체 소자 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device having a repair fuse to expand the area in the vertical direction of the fuse to extend the reaction path due to moisture between adjacent fuses during the reliability test to prevent the loss of the fuse. It is.
도 1a는 종래의 퓨즈 리페어를 위한 레이저 블로잉시의 셀과 퓨즈의 상태를 보여주는 단면도이다.1A is a cross-sectional view showing a state of a cell and a fuse during laser blowing for a conventional fuse repair.
도 1b는 도 1a의 레이저 블로잉시의 퓨즈부의 상태를 보여주는 평면도이다.FIG. 1B is a plan view illustrating a state of a fuse unit in the laser blowing of FIG. 1A.
도 2a는 종래의 신뢰성 테스트시의 셀과 퓨즈의 상태를 보여주는 단면도이다.2A is a cross-sectional view showing a state of a cell and a fuse in a conventional reliability test.
도 2b는 도 2a의 신뢰성 테스트시의 퓨즈부의 소실된 상태를 보여주는 평면도이다.FIG. 2B is a plan view illustrating a lost state of the fuse unit in the reliability test of FIG. 2A.
도 3a는 본 발명의 퓨즈 리페어를 위한 레이저 블로잉시의 셀과 퓨즈의 상태를 보여주는 단면도이다.Figure 3a is a cross-sectional view showing the state of the cell and the fuse during the laser blowing for the fuse repair of the present invention.
도 3b는 도 3a의 레이저 블로잉시의 퓨즈부의 상태를 보여주는 평면도이다.FIG. 3B is a plan view illustrating a state of the fuse unit in the laser blowing of FIG. 3A.
도 4a는 본 발명의 신뢰성 테스트시의 셀 및 퓨즈부의 상태를 보여주는 단면도이다.4A is a cross-sectional view showing a state of a cell and a fuse unit in a reliability test of the present invention.
도 4b는 도 4a의 신뢰성 테스트시의 퓨즈부의 상태를 보여주는 평면도이다.4B is a plan view illustrating a state of a fuse unit in the reliability test of FIG. 4A.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
30 : 질화막32 : 산화막30 nitride film 32 oxide film
34 : 스토리지 노드36 : 플레이트34: storage node 36: plate
38a, 38b, 38c : 퓨즈40 : 유전막38a, 38b, 38c: fuse 40: dielectric film
42a, 42b, 42c, 42d : 가드43 : 레이저 블로잉 영역42a, 42b, 42c, 42d: Guard 43: laser blowing area
상기 목적을 달성하기 위한 본 발명에 의한 리페어용 퓨즈를 갖는 반도체 소자 제조 방법은, 셀영역과 주변영역을 구비하고 있는 반도체 소자의 제조 방법에 있어서, 하부막질 위에 질화막을 형성하고, 상기 질화막 위에 산화막을 형성하며, 상기 셀영역에 상기 질화막과 산화막을 관통하여 스토리지 노드를 형성한다. 그 후 상기 셀영역 및 주변영역에 막질을 증착한 후 상기 주변영역에 플레이트와 퓨즈를 형성하고, 상기 플레이트 및 퓨즈 형성후 상기 주변영역의 산화막을 식각하여 계면을 형성한 후에 전체 기판에 걸쳐서 유전막을 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device having a repair fuse according to the present invention for achieving the above object, in the method for manufacturing a semiconductor device having a cell region and a peripheral region, a nitride film is formed on a lower film quality, and an oxide film is formed on the nitride film. And a storage node through the nitride layer and the oxide layer in the cell region. After the deposition of a film in the cell region and the peripheral region, a plate and a fuse are formed in the peripheral region. After forming the plate and the fuse, an oxide film of the peripheral region is etched to form an interface. It is characterized by forming.
이때 상기 계면 형성을 위해 상기 플레이트 및 퓨즈 형성을 위한 과도식각을 실시하여 상기 산화막의 선택비를 줄이는 방법이 적용될 수 있다.In this case, a method of reducing the selectivity of the oxide layer may be applied by performing excessive etching for forming the plate and the fuse to form the interface.
이와 같은 구성에 의한 본 발명은, 퓨즈들 사이의 경로가 길게 형성되어 있으므로, 목적하는 퓨즈를 레이저 블로잉에 의해 절단하게 되면 절단에 의해 주변 퓨즈에는 영향이 미치지 않게 되며, 신뢰성 테스트시 수분 반응에 의한 퓨즈의 소실이 예방되도록 한 것이다.According to the present invention having such a configuration, the path between the fuses is formed to be long, so that when the target fuse is cut by laser blowing, the peripheral fuse is not affected by the cutting. It is to prevent the loss of the fuse.
이하, 본 발명의 실시예에 대한 설명은 첨부된 도면을 참조하여 더욱 상세하게 설명한다. 아래에 기재된 본 발명의 실시예는 본 발명의 기술적 사상을 예시적으로 설명하기 위한 것에 불과한 것으로, 본 발명의 권리범위가 여기에 한정되는 것으로 이해되어서는 안될 것이다. 아래의 실시예로부터 다양한 변형, 변경 및 수정이 가능함은 이 분야의 통상의 지식을 가진 자에게 있어서 명백한 것이다.Hereinafter, an embodiment of the present invention will be described in more detail with reference to the accompanying drawings. The embodiments of the present invention described below are merely for illustrating the technical idea of the present invention by way of example, it should not be understood that the scope of the present invention is limited thereto. Various modifications, changes and variations are possible in the following examples which will be apparent to those of ordinary skill in the art.
도 3a를 참조하면, 본 발명에 의한 실시예는 하부막질위에 질화막(30)이 스토퍼로써 형성되어 있고, 그 위에 캐패시터 산화막(32)이 형성되어 있다. 그리고, 셀영역(C2)에는 스토리지 노드(34)가 형성된 후 플레이트 전극(36)이 형성되며, 주변영역(P2)에는 다수의 퓨즈들(38a, 38b, 38c)이 형성되고, 플레이트 전극과 퓨즈들 위에는 유전막(40)이 형성된다.Referring to FIG. 3A, in the embodiment of the present invention, the nitride film 30 is formed as a stopper on the lower film quality, and the capacitor oxide film 32 is formed thereon. The plate electrode 36 is formed after the storage node 34 is formed in the cell region C2, and a plurality of fuses 38a, 38b, and 38c are formed in the peripheral region P2, and the plate electrode and the fuse are formed. The dielectric film 40 is formed on the field.
상기 주변영역(P2)의 퓨즈부위를 상세하게 보여주는 도면이 도 3b에 도시되어 있다. 서로 나란한 퓨즈들(38a, 38b, 38c)이 형성되어 있는 사이에는 가드들(42a, 42b, 44a, 44b)이 상하로 형성되어 있다.A detailed view of the fuse portion of the peripheral area P2 is illustrated in FIG. 3B. Guards 42a, 42b, 44a, and 44b are formed up and down while the fuses 38a, 38b, and 38c parallel to each other are formed.
이와 같이 구성된 본 발명에 의한 실시예는, 원하는 영역의 퓨즈(38a)를 절단하고자 레이저 블로잉을 실시하더라도 그 영향이 근접된 퓨즈(38b, 38c)에는 미치지 않게 된다.In the embodiment according to the present invention configured as described above, even if the laser blowing is performed to cut the fuse 38a in the desired area, the influence of the fuse 38b and 38c close to the influence is not reached.
구체적으로, 셀 쉬링크(Cell Shrink)에 따라 캐패시턴스 개선을 위해, 캐패시터 유전막으로 탄탈륨이 적용되며, 특성 확보를 위해 플레이트 전극으로 티타늄 나이트라이드가 적용된다. 플레이트막인 티타늄 나이트라이드로써 리페어용 퓨즈를 형성하게 되며, THB/HAST 등 신뢰성 테스트시 리페어 퓨즈가 수분에 의한 반응에 의해 소실되지 않도록 방지하기 위해 플레이트(36) 식각후 산화막(32) 식각 혹은 플레이트(36)를 과도식각 한다. 그 후 유전막(40)을 증착하므로 레이저 블로잉 후 드러날 계면으로부터 퓨즈까지의 경로(Path)를 길게 늘려 퓨즈의 소실을 막게 된다.Specifically, tantalum is applied to the capacitor dielectric layer and titanium nitride is applied to the plate electrode in order to secure the capacitance according to the cell shrink. Titanium nitride, which is a plate film, forms a repair fuse, and in order to prevent the repair fuse from being lost by a reaction due to moisture during a reliability test such as THB / HAST, the oxide film 32 is etched or plated after etching the plate 36. Overetch (36). After that, since the dielectric film 40 is deposited, a path from the interface to the fuse after the laser blowing is extended to prevent the fuse from disappearing.
즉, 퓨즈(38a)가 레이저 블로잉 대상으로 설정되면, 상기 퓨즈(38a)에 레이저가 조사되고 그에 따라 퓨즈가 산화에 의한 반응으로 하이레벨에 연결되어 있는 부분이 소실된다. 도 4b를 참조하면, 하이레벨에 연결되어 있는 퓨즈(38a′)가 소실되어 있음을 확인할 수 있다. 이때 퓨즈(38a) 주변에 형성되어 있는 다른 퓨즈들(38b, 38c)은 정상적인 상태를 유지하게 된다.That is, when the fuse 38a is set as a laser blowing object, a laser is irradiated to the fuse 38a, and accordingly, a portion where the fuse is connected to a high level in response to oxidation is lost. Referring to FIG. 4B, it can be seen that the fuse 38a 'connected to the high level is lost. At this time, the other fuses 38b and 38c formed around the fuse 38a maintain a normal state.
이후, 패키지된 상태에서 신뢰성 테스트를 실시할 때 레이저 블로잉된 퓨즈(38a)를 통해 형성된 계면을 통해 수분이 침투할 수 있다. 이때 상기 수분의 침투에 의해 주변의 퓨즈들(38b, 38c)이 영향을 받을 수 있는데, 퓨즈의 주변구조가 수분침투 경로를 길게 형성하는 계면을 가지고 있으므로 정상적인 리페어 퓨즈들(38b, 38c)은 수분반응에 의한 소실이 방지된다.Thereafter, when conducting a reliability test in a packaged state, moisture may penetrate through an interface formed through the laser blown fuse 38a. At this time, the permeation of the fuses 38b and 38c may be affected by the infiltration of moisture. Since the fuses have an interface that forms a moisture penetration path, the normal repair fuses 38b and 38c may have moisture. The loss by the reaction is prevented.
즉, 도 4a와 같이 신뢰성 테스트 이후에 레이저 블로잉된 퓨즈(38a)만이 소실된 상태로 남고, 나머지 인접된 퓨즈들(38b, 38c)은 정상적인 상태를 유지하여 제기능을 수행하는 것이다.That is, as shown in FIG. 4A, only the laser blown fuse 38a remains lost after the reliability test, and the remaining adjacent fuses 38b and 38c maintain their normal state to perform their functions.
따라서, 본 발명에 의하면, 리페어된 퓨즈에 인접하는 퓨즈로의 수분의 침투경로가 길게 형성되어서 신뢰성 테스트시 정상 리페어 퓨즈의 수분반응에 의한 소실이 방지되는 효과가 있다.Therefore, according to the present invention, the penetration path of moisture into the fuse adjacent to the repaired fuse is long, and thus the loss due to the moisture reaction of the normal repair fuse is prevented during the reliability test.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020008473A KR20030068828A (en) | 2002-02-18 | 2002-02-18 | Method of making a semiconductor device having fuses for repair |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020008473A KR20030068828A (en) | 2002-02-18 | 2002-02-18 | Method of making a semiconductor device having fuses for repair |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030068828A true KR20030068828A (en) | 2003-08-25 |
Family
ID=32221659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020008473A KR20030068828A (en) | 2002-02-18 | 2002-02-18 | Method of making a semiconductor device having fuses for repair |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030068828A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818707B1 (en) * | 2006-06-29 | 2008-04-01 | 주식회사 하이닉스반도체 | Structure and method for manufacturing semiconductor device with capacitor and fuse |
-
2002
- 2002-02-18 KR KR1020020008473A patent/KR20030068828A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818707B1 (en) * | 2006-06-29 | 2008-04-01 | 주식회사 하이닉스반도체 | Structure and method for manufacturing semiconductor device with capacitor and fuse |
| US7544543B2 (en) | 2006-06-29 | 2009-06-09 | Hynix Semiconductor Inc. | Semiconductor device with capacitor and fuse, and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000022792A (en) | Semiconductor integrated circuit device and a method for producing thereof | |
| KR100745910B1 (en) | Method for forming fuse of semiconductor device | |
| US8642399B2 (en) | Fuse of semiconductor device and method of forming the same | |
| KR101037452B1 (en) | Fuse in the semiconductor device and method for fabricating the same | |
| KR20030068828A (en) | Method of making a semiconductor device having fuses for repair | |
| KR100336952B1 (en) | Semiconductor memory device with fuse cutting performance improved | |
| KR100399062B1 (en) | Fuse structure in semiconductor device and method of fabricating the same | |
| KR100853460B1 (en) | Method for fabricating Semiconductor device | |
| US20060226508A1 (en) | Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device | |
| KR20030068826A (en) | Method of making a semiconductor device having fuses for repair | |
| KR20060011634A (en) | Semiconductor memory device for repairing error cell efficiently and method for fabricating the same | |
| KR100578224B1 (en) | Mtehod for fabricating semiconductor memory device | |
| KR100495911B1 (en) | Semiconductor device using capacitor adhesion layer for anti-fuse | |
| KR100878496B1 (en) | Semiconductor device and Method for fabricating the same | |
| JPH1126589A (en) | Manufacture of semiconductor device | |
| KR100433845B1 (en) | Method of forming repair redundancy fuse of semiconductor device without damage of semiconductor device | |
| US20110108946A1 (en) | Fuse of semiconductor device and method for forming the same | |
| KR100492902B1 (en) | Semiconductor Memory device | |
| KR20050003034A (en) | Semiconductor memory device and methord for making the same | |
| KR20070079804A (en) | Method for manufacturing of semiconductor device | |
| KR20070078216A (en) | Fuse of semiconductor device and method for forming the same | |
| KR20020024919A (en) | Method of manufacturing fuse box in semiconductor device | |
| KR20030059446A (en) | Method for fabricating fuse box in semiconductor device | |
| JPH10289955A (en) | Manufacture of semiconductor device | |
| KR20050002072A (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |