KR20030064168A - Manufacturing method of plasma display panel - Google Patents
Manufacturing method of plasma display panel Download PDFInfo
- Publication number
- KR20030064168A KR20030064168A KR1020020004673A KR20020004673A KR20030064168A KR 20030064168 A KR20030064168 A KR 20030064168A KR 1020020004673 A KR1020020004673 A KR 1020020004673A KR 20020004673 A KR20020004673 A KR 20020004673A KR 20030064168 A KR20030064168 A KR 20030064168A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric film
- electrode
- display panel
- plasma display
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
Abstract
Description
본 발명은 플라즈마 디스플레이 패널의 제조 방법에 관한 것으로서, 보다 상세하게는 유전층의 두께를 균일하게 함과 아울러 기판 위에 유전층과 전극을 동시에 형성할 수 있는 플라즈마 디스플레이 패널의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a plasma display panel, and more particularly, to a method of manufacturing a plasma display panel that can uniformly form a dielectric layer and simultaneously form a dielectric layer and an electrode on a substrate.
일반적으로 플라즈마 디스플레이 패널(PDP; Plasma Display Panel, 이하 편의상 'PDP'라 칭한다)은 기체 방전으로 생성된 진공 자외선으로 형광체를 발광시켜 소정의 영상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대박형 표시장치로 각광받고 있다.In general, a plasma display panel (hereinafter referred to as a 'PDP' for convenience) is a display device that emits a phosphor by vacuum ultraviolet rays generated by gas discharge and implements a predetermined image. It is attracting attention as the next generation thin display device.
도 8은 종래 기술에 의한 PDP의 분해 사시도로서, PDP의 후면 기판(1)에는 도면의 X축 방향을 따라 다수의 어드레스 전극(3)이 스트라이프 패턴으로 정렬되며, 어드레스 전극(3)들을 덮으면서 백색 유전층(5)이 형성된다. 그리고 백색 유전층(5) 위에 다수의 격벽(7)이 각 어드레스 전극(3) 사이에서 스트라이프 패턴으로 정렬되고, 2개의 격벽(7) 사이로 R, G, B 형광층(9)이 위치한다.FIG. 8 is an exploded perspective view of a PDP according to the prior art, in which a plurality of address electrodes 3 are arranged in a stripe pattern along the X-axis direction of the PDP rear substrate 1, covering the address electrodes 3. White dielectric layer 5 is formed. A plurality of partitions 7 are arranged in a stripe pattern between each address electrode 3 on the white dielectric layer 5, and R, G, and B fluorescent layers 9 are positioned between the two partitions 7.
상기 후면 기판(1)에 대향하는 전면 기판(11)의 내면에는 도면의 Y축 방향을 따라 다수의 투명 전극(13)과 버스 전극(15)이 스트라이프 패턴으로 정렬되고, 투명 전극(13)과 버스 전극(15)들을 덮으면서 투명 유전층(17)과 MgO 보호층(19)이 위치한다.On the inner surface of the front substrate 11 facing the rear substrate 1, a plurality of transparent electrodes 13 and bus electrodes 15 are arranged in a stripe pattern along the Y-axis direction of the drawing, and the transparent electrodes 13 and The transparent dielectric layer 17 and the MgO protective layer 19 are positioned while covering the bus electrodes 15.
이 때, 상기 투명 전극(13)은 방전 영역을 확대함과 동시에 가시광의 투과율을 높이기 위하여 넓은 표면적을 갖는 통상의 인듐 틴 옥사이드(ITO; Indium Tin Oxide)막이 사용되고, 버스 전극(15)은 도전성이 좋은 은(Ag) 페이스트로 제작되어 투명 전극(13)의 도전성을 보완한다.At this time, the transparent electrode 13 is a conventional indium tin oxide (ITO) film having a large surface area is used in order to enlarge the discharge region and increase the transmittance of visible light, the bus electrode 15 is conductive Made of good silver (Ag) paste to complement the conductivity of the transparent electrode 13.
그리고 전, 후면 기판(1, 11)은 조립후 격벽(7)에 의해 구획된 공간으로 방전 가스가 충진되며, 방전 공간을 사이로 마주하는 어느 하나의 어드레스 전극(3)과, 이 어드레스 전극(3)에 수직으로 교차하는 한쌍의 투명 전극(13)이 각각 표시 전극과 주사 전극으로 기능하여 PDP 셀을 구성하게 된다.The front and rear substrates 1 and 11 are filled with a discharge gas into a space partitioned by the partition wall 7 after assembly, and any one of the address electrodes 3 facing the discharge space therebetween, and the address electrodes 3 ), A pair of transparent electrodes 13 perpendicular to each other serve as a display electrode and a scan electrode to form a PDP cell.
상기한 구성의 PDP 가운데 백색 유전층(5)과 투명 유전층(17)을 형성하는 방법으로는 공지의 인쇄기와 스크린 마스크를 이용하여 글래스 프리트(glass frit)를인쇄하는 인쇄법과, 글래스 프리트를 필름화한 디에프알(DFR; Dry Film Resister) 라미네이팅 필름을 이용하여 이 필름을 기판 위에 코팅하는 이른바 그린 시트(green sheet) 공법이 사용되고 있다.As a method of forming the white dielectric layer 5 and the transparent dielectric layer 17 among the above-mentioned PDPs, a printing method of printing glass frit using a known printing machine and a screen mask, and film formation of the glass frit A so-called green sheet method is used in which a film is coated on a substrate using a dry film resist (DFR) laminating film.
그러나 상기 인쇄법과 그린 시트 공법 모두는 기판에 미리 형성된 전극의 두께에 의해 유전층 품질에 영향을 받게 된다. 즉, 도 9에 도시한 바와 같이 전면 기판(11)을 예로 들면, 전면 기판(11)에 형성되는 투명 유전층(17)은 특히 버스 전극(15)이 있는 부분이 버스 전극(15)이 없는 부분보다 두껍게 형성되어 대략 ±3 ㎛ 이상의 두께 산포(d)를 유발하게 된다.However, both the printing method and the green sheet method are affected by the dielectric layer quality by the thickness of the electrode pre-formed on the substrate. That is, as shown in FIG. 9, the front substrate 11 is taken as an example. In the transparent dielectric layer 17 formed on the front substrate 11, the part where the bus electrode 15 is located is particularly the part where the bus electrode 15 is not present. It is formed thicker, causing a thickness dispersion (d) of about ± 3 μm or more.
이러한 투명 유전층(17)의 두께 산포에 따라, 표면 전하를 축적하는 유전층 고유의 안정된 방전을 저해하여 전압 마진과 내전압 특성 등이 저하되고, PDP 셀 점등시, 투명 유전층(17)의 두께 산포에 의해 얼룩 무늬가 나타나는 등, PDP의 표시 품질을 크게 저하시키게 된다.In accordance with the thickness distribution of the transparent dielectric layer 17, the stable discharge inherent in the dielectric layer accumulating surface charges is inhibited, and the voltage margin and withstand voltage characteristics are lowered. When the PDP cell is turned on, the thickness distribution of the transparent dielectric layer 17 is caused. The appearance of spots, etc., greatly reduces the display quality of the PDP.
또한, 종래의 PDP 제조 방법은 기판 위에 전극을 먼저 형성하고, 전술한 인쇄법 또는 그린 시트 공법으로 유전층을 제작하며, 특히 전술한 인쇄법은 원하는 유전층 두께를 얻기 위해 여러번의 인쇄와 건조 및 소성 공정을 거쳐야 하는 등, PDP 제작 공정이 번거로워지는 단점을 안고 있다.In addition, the conventional PDP manufacturing method first forms an electrode on the substrate, and then the dielectric layer is manufactured by the printing method or the green sheet method described above. In particular, the printing method described above is performed several times in several printing, drying and firing processes to obtain a desired dielectric layer thickness. PDP production process, such as have to go through has a disadvantage.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 유전층의 두께 편차를 해소하여 안정적인 방전 특성을 구현하고, 전압 마진과 내전압 특성 확보 등, 플라즈마 디스플레이 패널의 표시 품위를 향상시킬 수 있는플라즈마 디스플레이 패널의 제조 방법을 제공하는데 있다.Accordingly, the present invention is to solve the above problems, an object of the present invention is to solve the thickness variation of the dielectric layer to implement a stable discharge characteristics, to improve the display quality of the plasma display panel, such as securing voltage margin and withstand voltage characteristics The present invention provides a method for manufacturing a plasma display panel.
본 발명의 다른 목적은 기판 위에 전극과 유전층을 동시에 형성하여 플라즈마 디스플레이 패널의 제작 공정을 단순화할 수 있는 플라즈마 디스플레이 패널의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a plasma display panel which can simplify the manufacturing process of a plasma display panel by simultaneously forming an electrode and a dielectric layer on a substrate.
도 1은 본 발명에 의한 플라즈마 디스플레이 패널의 제조 방법을 나타낸 공정 순서도.1 is a process flowchart showing a method of manufacturing a plasma display panel according to the present invention.
도 2∼도 7은 본 발명에 의한 플라즈마 디스플레이 패널의 제조 방법을 설명하기 위한 각 단계에서의 개략도.2 to 7 are schematic views at each step for explaining a method for manufacturing a plasma display panel according to the present invention.
도 8은 종래 기술에 의한 플라즈마 디스플레이 패널의 분해 사시도.8 is an exploded perspective view of a plasma display panel according to the prior art.
도 9는 도 8에 도시한 전면 기판의 부분 확대도.9 is a partially enlarged view of the front substrate shown in FIG. 8;
상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,
상, 하부 표면이 평탄한 소정 두께의 유전체 필름을 준비하는 단계와, 유전체 필름의 일면에 전극 패턴에 대응하는 다수의 전극 홈을 형성하는 단계와, 전극 홈 내부에 전극 물질을 충진하는 단계와, 전극 물질이 충진된 유전체 필름의 일면이 기판과 접촉하도록 기판 위에 유전체 필름을 적층하는 단계와, 전극 물질과 유전체 필름을 동시에 소성하여 기판 위에 전극과 유전체 필름을 고착화시키는 단계를 포함하는 플라즈마 디스플레이 패널의 제조 방법을 제공한다.Preparing a dielectric film having a predetermined thickness having a flat upper and lower surface, forming a plurality of electrode grooves corresponding to an electrode pattern on one surface of the dielectric film, filling an electrode material inside the electrode groove, and Stacking a dielectric film on the substrate such that one surface of the material-filled dielectric film is in contact with the substrate, and simultaneously firing the electrode material and the dielectric film to fix the electrode and the dielectric film on the substrate to manufacture the plasma display panel. Provide a method.
그리고 유전체 필름에 전극 홈을 형성하는 단계는 전극 패턴에 대응하는 다수의 철부를 갖는 금형을 준비하고, 금형의 철부가 유전체 필름에 대향하도록 유전체 필름 위에 금형을 배치하며, 금형을 소정의 압력으로 유전체 필름 위에 압착한 다음, 금형을 유전체 필름으로부터 분리시키는 과정으로 이루어진다.And forming an electrode groove in the dielectric film includes preparing a mold having a plurality of iron portions corresponding to the electrode pattern, placing the mold on the dielectric film so that the iron portions of the mold face the dielectric film, and placing the mold on the dielectric film at a predetermined pressure. After pressing on the film, the mold is separated from the dielectric film.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널(이하, 편의상 'PDP'라 한다)의 제조 방법을 나타낸 공정 순서도이고, 도 2∼도 8은 본 실시예에따른 PDP 제조 방법을 설명하기 위한 각 단계에서의 개략도로서, 본 발명은 특히 기판 위에 전극과 유전층을 형성하는 방법을 제공한다.1 is a flowchart illustrating a method of manufacturing a plasma display panel (hereinafter, referred to as 'PDP' for convenience) according to an embodiment of the present invention, and FIGS. 2 to 8 illustrate a method of manufacturing a PDP according to the present embodiment. As a schematic diagram at each step, the present invention particularly provides a method of forming an electrode and a dielectric layer over a substrate.
먼저, 도 2에 도시한 바와 같이 상, 하부 표면이 모두 평탄한 소정 두께의 유전체 필름(2)을 준비한다. 상기 유전체 필름(2)은 글래스 프리트(glass frit)를 여러번 적층하여 필름화한 디에프알(DFR) 라미네이팅 필름이 바람직하다.First, as illustrated in FIG. 2, a dielectric film 2 having a predetermined thickness having both upper and lower surfaces is prepared. The dielectric film 2 is preferably a DFR laminating film obtained by laminating glass frit several times.
이 때, 전면 기판에 형성되는 투명 유전층을 제작하는 경우에는 투명한 글래스 프리트로 이루어진 유전체 필름을, 후면 기판에 형성되는 백색 유전층을 제작하는 경우에는 백색의 불투명한 글래스 프리트로 이루어진 유전체 필름을 사용한다.In this case, when manufacturing a transparent dielectric layer formed on the front substrate, a dielectric film made of transparent glass frit is used, and when producing a white dielectric layer formed on the rear substrate, a dielectric film made of white opaque glass frit is used.
상기 유전체 필름(2)의 두께(T)는 원하는 유전층 두께에 따라 다소 차이가 있으나, 투명 유전층 제작을 위한 유전체 필름은 대략 60∼70 ㎛, 백색 유전층 제작을 위한 유전체 필름은 대략 20∼30 ㎛의 두께로 이루어지는 것이 바람직하다.Although the thickness T of the dielectric film 2 is somewhat different depending on the desired dielectric layer thickness, the dielectric film for preparing the transparent dielectric layer is about 60 to 70 μm and the dielectric film for producing the white dielectric layer is about 20 to 30 μm. It is preferable to consist of thickness.
그리고 도 3에 도시한 바와 같이, 유전체 필름(2)에 전극 홈을 형성하기 위한 금형(4)을 준비한다. 상기 금형(4)은 전극 패턴에 대응하는 다수의 철부(凸部)(6)를 구비하며, 상기 철부(6)는 전면 기판의 경우 버스 전극, 후면 기판의 경우 어드레스 전극의 전극 패턴에 대응하여 이와 유사한 높이, 폭, 간격을 갖도록 형성된다.And as shown in FIG. 3, the metal mold | die 4 for forming an electrode groove in the dielectric film 2 is prepared. The mold 4 has a plurality of convex portions 6 corresponding to the electrode patterns, and the convex portions 6 correspond to the electrode patterns of the bus electrodes in the front substrate and the address electrodes in the rear substrate. It is formed to have a similar height, width, and spacing.
이로서 금형(4)의 철부(6)가 유전체 필름(2)과 마주하도록 유전체 필름(2) 위에 금형(4)을 위치시키고, 소정의 압력으로 유전체 필름(2) 위에 금형(4)을 압착한 다음, 금형(4)을 제거하면, 유전체 필름(2) 표면에 금형(4)의 철부(6)와 대응하는 다수의 전극 홈(2a)이 일정하게 형성된다.Thus, the mold 4 is placed on the dielectric film 2 so that the convex portion 6 of the mold 4 faces the dielectric film 2, and the mold 4 is pressed onto the dielectric film 2 at a predetermined pressure. Next, when the mold 4 is removed, a plurality of electrode grooves 2a corresponding to the convex portions 6 of the mold 4 are constantly formed on the surface of the dielectric film 2.
이 때, 전극 홈(2a)의 깊이(t)는 다음에 설명하는 소성 단계 이후의 전극과 유전층 높이를 고려하여, 대략 10∼15 ㎛ 정도로 형성되는 것이 바람직하다.At this time, the depth t of the electrode groove 2a is preferably formed to be approximately 10 to 15 µm in consideration of the height of the electrode and the dielectric layer after the firing step described below.
다음으로, 도 4에 도시한 바와 같이 유전체 필름(2)의 전극 홈(2a) 내부에 전극 물질(8), 일례로 은(Ag) 페이스트를 일정량 주입하여 전극 홈(2a)을 전극 물질(8)로 충진시킨다. 이러한 전극 물질(8)의 주입에는 공지의 디스펜서(미도시)가 사용될 수 있으며, 전극 물질(8)을 충진한 다음, 이를 건조시킨다.Next, as shown in FIG. 4, a predetermined amount of an electrode material 8, for example, silver (Ag) paste, is injected into the electrode groove 2a of the dielectric film 2 to form the electrode groove 2a. Fill with). A well-known dispenser (not shown) may be used to inject the electrode material 8, and the electrode material 8 is filled, and then dried.
상기 유전체 필름(2)은 전술한 과정을 통해 전극 홈(2a)이 형성된 일면에 이후 전극이 될 다수의 전극 물질(8)을 구비하며, 전극 물질(8)이 형성된 유전체 필름(2)의 일면이 전면 기판 또는 후면 기판과 접촉하도록 기판 위에 유전체 필름(2)이 적층되어 전극과 유전층이 동시에 형성되도록 한다.The dielectric film 2 includes a plurality of electrode materials 8 to be electrodes later on one surface where the electrode grooves 2a are formed through the above-described process, and one surface of the dielectric film 2 on which the electrode materials 8 are formed. The dielectric film 2 is laminated on the substrate so as to contact the front substrate or the back substrate so that the electrode and the dielectric layer are formed at the same time.
즉, 도 5에 도시한 바와 같이 유전체 필름(2)이 전면 기판(10)에 부착되는 경우, 전면 기판(10)의 일면에는 패터닝된 다수의 투명 전극(12)이 미리 형성되며, 전면 기판(10)의 투명 전극(12)과 유전체 필름(2)이 접촉하도록 전면 기판(10) 위에 유전체 필름(2)을 적층시키면, 유전체 필름(2)의 전극 물질(8)은 버스 전극으로 기능하게 된다.That is, as shown in FIG. 5, when the dielectric film 2 is attached to the front substrate 10, a plurality of patterned transparent electrodes 12 are previously formed on one surface of the front substrate 10, and the front substrate ( When the dielectric film 2 is laminated on the front substrate 10 so that the transparent electrode 12 of the 10 and the dielectric film 2 come into contact with each other, the electrode material 8 of the dielectric film 2 functions as a bus electrode. .
또한, 도 6에 도시한 바와 같이 유전체 필름(2')이 후면 기판(14)에 부착되는 경우, 유전체 필름(2')의 전극 물질(8')이 후면 기판(14)의 표면과 접촉하도록 후면 기판(14) 위에 유전체 필름(2')을 적층시키면, 유전체 필름(2')의 전극 물질(8')은 어드레스 전극으로 기능하게 된다.In addition, as shown in FIG. 6, when the dielectric film 2 ′ is attached to the rear substrate 14, the electrode material 8 ′ of the dielectric film 2 ′ contacts the surface of the rear substrate 14. When the dielectric film 2 'is laminated on the back substrate 14, the electrode material 8' of the dielectric film 2 'functions as an address electrode.
마지막으로, 유전체 필름(2)이 적층된 기판을 대략 550∼580 ℃ 분위기의 소성로에 15∼20분 동안 투입하여 전극 물질(8)과 유전체 필름(2)을 동시에 소성한다. 이로서 기판 위에 전극 물질(8)과 유전체 필름(2)을 고착화시켜 전극과 유전층을 완성한다.Finally, the substrate on which the dielectric film 2 is laminated is put into a firing furnace of approximately 550 to 580 ° C. for 15 to 20 minutes to simultaneously fire the electrode material 8 and the dielectric film 2. This fixes the electrode material 8 and the dielectric film 2 on the substrate to complete the electrode and dielectric layer.
일례로 도 7에 도시한 바와 같이 전면 기판(10)에 투명 유전층(16)이 형성되는 경우, 소성후 투명 유전층(16)의 두께는 30∼35 ㎛이고, 버스 전극(18)의 두께는 5 ㎛ 내외로서, 원하는 두께를 용이하게 확보할 수 있다.For example, when the transparent dielectric layer 16 is formed on the front substrate 10 as shown in FIG. 7, the thickness of the transparent dielectric layer 16 after firing is 30 to 35 μm, and the thickness of the bus electrode 18 is 5. In and out of the micrometer, a desired thickness can be easily secured.
상기와 같이 제작되는 투명 유전층과 백색 유전층은 전극에 의한 두께 산포가 거의 없으므로 기판 전면에 걸쳐 균일한 두께로 형성되며, 표면 조도를 최소화하여 표면 균일성(uniformity)을 향상시킨다.Since the transparent dielectric layer and the white dielectric layer manufactured as described above have almost no thickness distribution by the electrode, the transparent dielectric layer and the white dielectric layer are formed to have a uniform thickness over the entire surface of the substrate, and minimize surface roughness to improve surface uniformity.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.
이와 같이 본 발명에 따르면, 전극에 의한 두께 산포가 거의 없는 균일한 두께의 유전층을 용이하게 제작할 수 있다. 따라서 유전층 내의 전하 움직임을 안정화하여 PDP 셀의 방전을 안정화시키고, 전압 마진과 내전압 특성을 향상시키는 등, PDP의 품질을 향상시킨다. 또한, 본 발명은 기판 위에 전극과 유전층을 동시에 형성함으로써 PDP 제작 공정이 단순화되는 장점을 갖는다.As described above, according to the present invention, it is possible to easily fabricate a dielectric layer having a uniform thickness with little thickness distribution by the electrode. Accordingly, the quality of the PDP is improved by stabilizing charge movement in the dielectric layer, thereby stabilizing the discharge of the PDP cell, and improving voltage margin and withstand voltage characteristics. In addition, the present invention has the advantage that the PDP fabrication process is simplified by simultaneously forming the electrode and the dielectric layer on the substrate.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0004673A KR100441517B1 (en) | 2002-01-26 | 2002-01-26 | Manufacturing method of plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0004673A KR100441517B1 (en) | 2002-01-26 | 2002-01-26 | Manufacturing method of plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030064168A true KR20030064168A (en) | 2003-07-31 |
| KR100441517B1 KR100441517B1 (en) | 2004-07-23 |
Family
ID=32219496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0004673A KR100441517B1 (en) | 2002-01-26 | 2002-01-26 | Manufacturing method of plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100441517B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749614B1 (en) * | 2005-09-07 | 2007-08-14 | 삼성에스디아이 주식회사 | Plasma display panel of Micro Discharge type |
| KR100879925B1 (en) * | 2007-01-10 | 2009-02-04 | 한국터치스크린(주) | Method for patterning transparent electrode of touch panel |
| KR100889421B1 (en) * | 2005-01-13 | 2009-03-23 | 히다찌 플라즈마 디스플레이 가부시키가이샤 | Method for manufacturing plasma display panel |
-
2002
- 2002-01-26 KR KR10-2002-0004673A patent/KR100441517B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100889421B1 (en) * | 2005-01-13 | 2009-03-23 | 히다찌 플라즈마 디스플레이 가부시키가이샤 | Method for manufacturing plasma display panel |
| KR100749614B1 (en) * | 2005-09-07 | 2007-08-14 | 삼성에스디아이 주식회사 | Plasma display panel of Micro Discharge type |
| US7656092B2 (en) | 2005-09-07 | 2010-02-02 | Samsung Sdi Co., Ltd. | Micro discharge (MD) plasma display panel (PDP) having perforated holes on both dielectric and electrode layers |
| KR100879925B1 (en) * | 2007-01-10 | 2009-02-04 | 한국터치스크린(주) | Method for patterning transparent electrode of touch panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100441517B1 (en) | 2004-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369112B2 (en) | Method for manufacturing plasma display panel | |
| KR100726648B1 (en) | Plasma display panel and method for manufacturing the same | |
| KR100441517B1 (en) | Manufacturing method of plasma display panel | |
| JP2000243298A (en) | Plasma display panel and manufacture of the same | |
| WO2003075301A1 (en) | Plasma display | |
| CN100426442C (en) | Plasma display panel and method of manufacturing the same | |
| JP2006228639A (en) | Plasma display panel | |
| KR20070010640A (en) | Plasma display panel and manufacturing method thereof | |
| KR100925093B1 (en) | Plasma display panel manufacturing method | |
| US20070085479A1 (en) | Plasma display panel (PDP) and its method of manufacture | |
| JP3667969B2 (en) | Method for manufacturing plasma display panel | |
| JPH0458436A (en) | Plasma display panel | |
| KR100578866B1 (en) | Plasma display panel and manufacturing method of the same | |
| JPS636845Y2 (en) | ||
| JPH0436923A (en) | Manufacture of plama display panel | |
| US7479050B2 (en) | Plasma display panel and method for manufacturing the same | |
| JP4259190B2 (en) | Method for manufacturing plasma display panel | |
| JP2005332599A (en) | Plasma display panel and its manufacturing method | |
| KR100477608B1 (en) | Back Plate of Plasma Display Panel and Method of Fabricating the same | |
| JP3536554B2 (en) | Method of forming partition wall of flat display panel | |
| KR100719034B1 (en) | Manufacturing Method of Plasma Display Panel | |
| JPH08293260A (en) | Plasma display panel and its manufacture | |
| KR100457619B1 (en) | Plasma display panel and the fabrication method thereof | |
| JPH11195375A (en) | Manufacture of plasma display panel | |
| KR100726641B1 (en) | Manufacturing Method of Plasma Display Panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070626 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |