KR20030061808A - 엠펙 전송 스트림을 위한 프로그램 클럭 참조 데이터의 재생 - Google Patents

엠펙 전송 스트림을 위한 프로그램 클럭 참조 데이터의 재생 Download PDF

Info

Publication number
KR20030061808A
KR20030061808A KR10-2003-7004129A KR20037004129A KR20030061808A KR 20030061808 A KR20030061808 A KR 20030061808A KR 20037004129 A KR20037004129 A KR 20037004129A KR 20030061808 A KR20030061808 A KR 20030061808A
Authority
KR
South Korea
Prior art keywords
transcoder
timing data
time
packet
input
Prior art date
Application number
KR10-2003-7004129A
Other languages
English (en)
Inventor
로버트에스.네미로프
빈센트리우
시우-와이우
Original Assignee
제너럴 인스트루먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 인스트루먼트 코포레이션 filed Critical 제너럴 인스트루먼트 코포레이션
Publication of KR20030061808A publication Critical patent/KR20030061808A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2365—Multiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23608—Remultiplexing multiplex streams, e.g. involving modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

특히 MPEG 데이터와 함께 사용되기 적합한 트랜스코더(100)의 다중 입출력 디지털 비디오 신호를 위한 정확한 시간 참조를 제공한다. 다중 스트림은 트랜스코더(100)에서 단일 마스터 시스템 시간 클럭(155)으로 동기화된다. 마스터 클럭으로부터의 타이밍 데이터는 오프셋(120,130)을 결정하기 위해 트랜스코더로 입력되는 패킷으로부터의 타이밍 데이터와 비교된다. 특히, 프로그램 클럭 참조(PCR) 필드와 같은 타이밍 데이터가 트랜스코더(122,132)로 입력되는 다양한 채널의 패킷(104)으로부터 복구된다. 그 다음, 채널 각각에 대해서, 각 출력 시간에서, 타이밍 데이터가 마스터 클럭(155)의 오프셋 및 타이밍 데이터를 기초로 트랜스코더로부터 출력되는 패킷(106)을 위해 제공된다. 특히, 조정된 타이밍 데이터는 룩어헤드 지연과 버퍼 지연을 포함하는 트랜스코더와 연관된 지연(PcrSysDly) 보다 작은 오프셋과 연관된 하드웨어 에러의 합으로서 결정된다. 연관된 하드웨어 에러는 마스터 클럭 및/또는 특정 채널을 엔코드하는 엔코더의 시스템 시간 클럭의 에러를 나타낸다.

Description

엠펙 전송 스트림을 위한 프로그램 클럭 참조 데이터의 재생{REGENERATION OF PROGRAM CLOCK REFERENCE DATA FOR MPEG TRANSPORT STREAMS}
통상, 케이블 텔레비전 네트워크 등의, 예컨대 가입자 터미널에 제공된 디지털 비디오 프로그램의 비트율을 조정하는 것은 필수적이다. 예컨대, 제1그룹 신호는 위성 전송을 매개로 헤드엔드에서 수신될 수 있다. 헤드엔드 오퍼레이터는 선택된 프로그램을 가입자에 전송할 수 있는 한편, 저장 매체 또는 국지 라이브 피드(live feed)와 같은 국지 소스로부터의 프로그램(예컨대, 상업적 또는 그 밖의 콘텐츠)을 추가할 수 있다. 한편, 전체 이용가능한 채널 대역폭 내에서 프로그램을 제공할 필요가 있다.
따라서, 특정 비트율로 사전에 압축된 비디오 비트 스트림을 재압축함으로써 사전에 압축된 비디오 비트 스트림을 다루는 통계적인 리멀티플렉서(stat remux) 또는 트랜스코더가 개발되고 있다. 유사하게, stat mux는 바람직한 비트율로 압축되지 않은 비디오 데이터를 압축함으로써 압축되지 않은 비디오 데이터를 다룬다.
이러한 시스템에 있어서, 다수의 데이터 채널은 병렬로 배열된 다수의 프로세서에 의해 처리된다. 전형적으로, 각 프로세서는 다중 데이터 채널을 수용할 수 있다. 많은 계산이 요구되는 HDTV에서와 같은 몇몇 경우에도 불구하고, 단일 채널로부터의 데이터의 부분은 다중 프로세서 사이에 할당된다.
또한, 단일-채널 트랜스코더가 다양한 적용에 사용된다.
MPEG-2 시스템과 같은 디지털 비디오 압축 시스템에 있어서, 디지털 비디오 소스는 27MHz(D1 비디오 표준)로 클럭된다. 디코더는 엔코더 및 디코더 클럭이 잠금되도록 동일한 27MHz 클럭을 생성해야 한다. 이 클럭은 시스템 시간 클럭(STC)으로 언급된다. 엔코더와 디코더 모두는 STC의 각 틱(tick) 상에서 증분되는 카운터를 갖는다. 엔코더 및 디코더 STC가 동기화 될 때, 카운터 모두는 동일 값이다.
디코더를 동기화 하기 위해서, 엔코더는 PCR(프로그램 클럭 참조)을 디코더로 보낸다. PCR은 PCR을 갖는 패킷이 엔코더를 떠나는 순간의 STC 카운터의 값이다. PCR을 갖는 패킷이 디코더에 의해 수신될 때, 디코더는 이 값을 자체의 STC 카운터 값과 비교한다. 두 값이 동일하면, 조정이 필요하지 않게 된다. 두 값이 다르면, 디코더는 리세트되거나, 자체의 STC를 스피드 업 또는 슬로우 다운시켜야 한다.
다양한 트랜스코딩 적용에 있어서, 입력 비디오 채널 각각은 트랜스코드되므로(예컨대, 디코드되고 리엔코드(re-encord)되므로), 디코더 엔코더 다중 쌍 같이 행동하는 처리가 사용된다. 따라서, 입력 STC는 각 채널에 대해 복구되어야 하고, 그 다음 신규 PCR가 리엔코드된 출력에 대해 출력되어야 한다. 하나의 가능한 해결책은 수신된 비디오 서비스 각각에 대해 하나의 국지 STC를 갖게 하는 것이다.그런데, 이는 비디오 서비스마다 위상-잠금루프(PLL)를 요구하기 때문에, 비용이 들게 된다.
따라서, 트랜스코더 내의 채널 각각으로부터의 입력 STC를 복구하고, 리엔코드된 출력에 대해 신규한 PCR을 출력하기 위한 비용 효과적이고 능률적인 시스템을 제공하는 것이 바람직하다.
시스템은 하나의 마스터 STC만을 사용하여, 마스터 STC와 다양한 서비스 또는 채널의 STC 사이의 차이를 교정하게 된다.
시스템은 소프트웨어로 실행하게 된다.
시스템은 다중 카운터에 대한 요구가 회피된다.
시스템은 마스터 STC와 입력 STC 사이의 주파수 차이를 교정하게 된다.
또한, 시스템은 디코딩 시간 스템프(DTS)와 프레즌테이션 시간 스템프(PTS)의 변화를 고려하게 된다.
트랜스코더에서의 룩어헤드 지연과 트랜스코더의 엔코더 및 엔드유저 디코더의 버퍼 지연이 또한 고려되어 진다.
본 발명은 상기 및 그 밖의 장점을 갖는 시스템을 제공한다.
본 발명은 디지털 비디오 신호의 트랜스코팅에 관한 것으로, 특히 트랜스코더의 입출력 신호를 위한 정확한 시간 참조를 제공하는 것이다.
도 1은 본 발명에 따른 트랜스코더의 블록도,
도 2는 본 발명에 따른 프로그램 클럭 참조(PCR)의 조정을 나타낸 도면,
도 3은 본 발명에 따른 PCR 교정을 수행하는 트랜스코더를 나타낸 도면이다.
본 발명은 트랜스코더의 입출력 디지털 비디오 신호를 위한 정확한 시간 참조를 제공하는 것과 연관된다.
수신된 비디오 서비스 각각에 대해 하나의 국지 STC 클럭을 사용하는 대신, 본 발명은 하나의 마스터 STC만을 사용한다. 그 다음, 마스터 STC와 서비스의 입력 STC 사이의 차이가, 예컨대 소프트웨어를 사용해서 교정된다.
유익하게는, 다중 카운터를 회피하기 위해서, 마스터 STC와 입력 PCR 사이의 오프셋이 계산된다. 그 다음, 마스터 STC와 입력 STC 사이의 주파수 차이가 계산된다. 이 주파수 차이는, 출력 PCR을 계산할 때 교정된다.
더욱이, 본 발명은 디코더가 트랜스코더의 부분이든지 또는 셋톱박스에서와 같이 독립된 엔드유저의 디코더이든지, 언제 픽쳐를 프레즌트(디스플레이) 및 디코드할 것이지를 디코더에 알려주는 PTS 및 DTS를 교정한다. 특히, DTS는 PCR을 참조한다. 예컨대, PCR이 픽쳐에 대한 DTS와 등가일 때, 그 픽쳐는 디코드된다. 트랜스코더로의 입력에서 계산된 STC가 참조된다. 비디오 프레임은, 트랜스코딩 지연에 기인하는 고정된 양에 의해 지연된다. 이 지연은, 입력 스트림의 초기 PTS/DTS의 트랜스코드된 PTS/DTS 시간까지의 시간이다. 그러므로, 초기 PTS 및 DTS는 이 지연 내에 더해짐으로써 조정되어야 한다. 그런데, PCR 및 시간 스탬프(PTS 및 DTS) 모두를 수정하는 대신, 동일한 효과를 야기하기 위해서 이 지연을 PCR로부터 감산한다.
트랜스코더로 입력되는 복수의 각 채널에 대해 조정된 타이밍 데이터를 제공하기 위한 본 발명에 따른 방법은, 채널 각각에 대해서, 각 입력 시간에 트랜스코더로 입력되는 적어도 하나의 패킷으로부터 타이밍 데이터(PcrIn)를 복구하는 단계와, 각 입력 시간에서 복구된 타이밍 데이터(PcrIn)와 트랜스코더의 마스터 시스템 시간 클럭의 타이밍 데이터(PcrInHwTag) 사이의 연관된 오프셋(PcrOffset)을 결정하는 단계를 포함한다. 더욱이, 채널 각각에 대해서, 조정된 타이밍데이터(PcrOut)는 연관된 오프셋(PcrOffset)과 각 출력 시간에서의 마스터 시스템 시간 클럭의 타이밍 데이터(PcrOutHwTag)에 따라 각 출력 시간에서 트랜스코더로부터 출력되는 적어도 하나의 패킷 내에 제공된다.
더욱이, 조정된 타이밍 데이터(PcrOut)는 트랜스코더와 연관된 지연(PcrSysDly) 보다 작은 연관된 오프셋과 연관된 하드웨어 에러(PcrHwErr)의 합에 따라서 트랜스코더로부터 출력되는 적어도 하나의 패킷 내에 제공된다.
연관된 하드웨어 에러(PcrHwErr)는 (a) 마스터 시스템 시간 클럭과 (b) 특정 채널을 엔코드하는 엔코더의 시스템 시간 클럭과 연관되고, 트랜스코더와 연관된 지연(PcrSysDly)은 룩어헤드 지연(lookahead_dly)과 버퍼 지연(buffer_dly)과 연관된다.
또한, 대응하는 장치가 개시된다.
본 발명은 트랜스코더의 입출력 디지털 비디오 신호를 위한 정확한 시간 참조를 제공하는 것과 연관된다.
이하의 두문자어와 용어가 사용된다.
DPRAM - 동적 프로그래머블 랜덤 액세스 매모리,
DTS - 디코딩 시간 스탬프,
FIFO - 선입 선출,
FPGA - 필드-프로그래머블 게이트 어레이,
MTS - MPEG 전송 스트림,
PAT - 프로그램 연관 테이블,
PCI - 주변 장치 연결 규격,
PCR - 프로그램 클럭 참조,
PID - 프로그램 식별자,
PMT - 프로그램 관리 테이블,
PTS - 프레즌테이션 시간 스탬프,
QL - 양자화 레벨,
STC - 시스템 시간 클럭,
TCI - 전송 채널 입력,
TCO - 전송 채널 출력,
TMC - 트랜스코더 멀티플렉서 코어,
TSP - 텔레비전 서비스 제공자.
1. 시간 스탬프 및 PCR 계산
도 1은 본 발명에 따른 트랜스코더의 블록도이다.
본 발명에 따라서, 트랜스코더(100)는 하나의 마스터 시스템 클럭(155)을 사용해서, 이하와 같이 PCR 교정을 위한 계산을 만든다. 이는 전송 스트림 각각에대한 PLL의 요구를 회피시킨다.
트랜스코더(100)는 하나 이상의 전송 스트림을 수신하여, 부착 기능부(105)에서 패킷 각각에 태그 "PcrInHwTag" 또는 PCR 입력 하드웨어 태그를 부착한다. 이 태그는, 패킷이 트랜스코더로 입력되는 시간에서 마스터 STC(155)의 클럭 데이터를 나타낸다. demux(110)에서, 하나의 MPEG 전송 스트림이 서비스 각각에 대해 출력된다. 첫 번째 서비스가 기능부(120 및 122)에서 처리되고, 최종의 N번째 서비스가 기능부(130 및 132)에서 처리된다. 서비스 각각은, 일반적으로 n번째 서비스로 언급된다. 여기서, n=1,...,N이다.
특히, 기능부(120)에서, 첫 번째 서비스의 PCR과 마스터 클럭(155)의 PCR 사이의 오프셋이 결정된다. 유사하게, 기능부(130)에서, N번째 서비스의 PCR과 마스터 클럭(155)의 PCR 사이의 오프셋이 결정된다. PCR이 프레즌트될 때, 상기 처리가 적용된다. 일반적으로, PCR은 패킷마다 제공되지 않지만, 예컨대 100ms 마다, 프레임 마다 제공되거나, 규칙 또는 불규칙적인 간격으로 제공될 수 있다. MPEG와 함께, PCR 사이의 시간이 100ms 보다 크지 않을 수 있다.
서비스로부터의 데이터는 각 트랜스코드 기능부(122,...,132)에서 트랜스코드된다.
n번째까지의 서비스 각각이 유사하게 다루어진다.
트랜스코드된 비디오는 remux(140)에서 리멀티플렉스되고, 출력 PCR 값, PcrOut이 PCR이 프레즌트되는 이들 패킷에 대해 기능부(145)에서 계산된다.
기능부(145)는, 모두, 차례로 마스터 클럭(155)에 응답하는 출력 전송틱(150)과 PCR 출력 하드웨어 태그, PcrOutHwTag(160)에 응답한다. 이 태그는, 패킷이 트랜스코더로부터 출력되는 시간에서의 마스터 STC(155)의 클럭 데이터를 나타낸다.
입력 패킷(104)이 도달할 때, 기능부(105)는 전송 시간 스탬프, PcrInHwTag를 패킷에 부착한다. PcrInHwTag는 마스터 시스템 시간 클럭 MasterSTC(155)로부터 래치된다. 트랜스코더(100)는 트랜스코더 기능부(122,...,132)에서 비디오의 레이트를 감소시키고, remux(140)에서 전송 스트림을 리패킷화(repacketize)한다.
Tq주기(양자화 시간 주기)에서, 트랜스코더(122,...,132) 각각은, 예컨대 PCI버스를 매개로 기능부(145)에 할당된 다수의 패킷을 보낸다. 몇몇 이들 패킷은 PCR을 위한 플레이스홀더(placeholder)를 포함한다. 플레이스홀더는, 연관된 채널에 대한 PCR 레이트에서 트랜스코더(122,...,132)에 의해 삽입된다.
기능부(145)는, 본 발명에 따라 조정된 PCR 필드를 갖는 헤더(103)를 포함하는 출력 패킷(106) 예와 같은 출력 패킷을 제공한다.
기능부(145)는 전송 틱 기능부(150)에 의해 생성된 전송 틱을 수신한다. 기능부(145)는, PCR 플레이스홀더가 현재 패킷 내에 프레즌트되면, PCR을 계산하고, 이를 PCR 슬롯 내에 삽입한다. 전송 패킷(106)은 적합한 출력을 매개로 기능부(145)에서 출력된다. 이 전송 패킷은 버퍼되고, 고정된 수의 전송 틱을 나중에 판독할 수 있다.
1.1 입력 클럭 복구
하나의 마스터 27MHz 시스템 시간 클럭, MasterSTC(155)는 모든 채널에 대해사용된다. PCR과 함께 패킷(104)이 도달할 때, 다중 채널 때문에 MasterSTC(155)는 이 PCR값으로 세트될 수 없다. 대신, 채널 각각에 대해서, MasterSTC의 현재 값이 래치(160)에서 래치되고, 차이, PcrOffset이 이하와 같이 계산된다.
PcrOffset=PcrIn-PcrInHwTag,
여기서, PcrIn은, 예컨대 패킷(104) 예의 헤더(102)에 나타낸 바와 같이, 전송 헤더 내의 PCR값이다. 그 밖의 헤더 정보는 나타내지 않는다.
PcrInHwTag는 PCR 하드웨어 태그이고, 이는 PcrIn과 함께 패킷(104)이 도달하는 시간에서의 자유 시동 MasterSTC(155)의 카운트이다.
모든 채널 클럭 및 STC(155)가 정확히 27MHz인 것으로 가정되면, 채널 각각에 대한 그 순간의 시스템 시간 클럭은;
STC=MasterSTC+PcrOffset이다.
출력 전송 틱 시간에서의 STC는;
STC=PcrOutHwTag+PcrOffset이다.
여기서, PcrOutHwTag는 출력 전송 틱 시간에서의 MasterSTC이다.
그런데, 상기 시나리오는 실제 경험되는 채널 클럭 및 마스터 클럭의 하드웨어 에러를 고려하지 않는다. 이하의 "PCR Jitter" 섹션을 보자. 특히, 27MHz 클럭은, 예컨대 30ppm에 의해 오프될 수 있다. 본 발명에 따라서, PCR 하드웨어 에러(PcrHwErr)에 대한 STC에 대해 이하의 조정이 만들어진다.
STC=PcrOutHwTag+PcrOffset+PcrHwErr (1)
PcrHwErr은 트랜스코더 상의 27MHz 하드웨어 카운터와 비디오 소스 27MHzPCR 카운터 사이의 작은 차이에 기인하는 PcrOutHwTag의 추정된 에러이다. 본 발명에 따른 프로그램 클럭 참조(PCR)의 조정을 나타내는 도 2를 참조하자.
마스터 STC가 27MHz 클럭과 같은 클럭으로부터 유도되는 것을 주지하자. 소프트웨어가 27MHz 클럭을 생성하는 것이 가능하지만, 이 클럭은 차례로 수정 발진기와 같은 하드웨어에 의해 생성된 프로세서 클럭으로부터 유도된다. 그러므로, 용어 하드웨어 에러 등은 이러한 경우를 포함하는 것을 의미한다. 다음의 표현은,트랜스코더(100)로부터의 패킷의 출력 시간인 Tout에서의 PcrHwErr을 가리킨다. Tin은 PCR과 함께의 패킷의 트랜스코더(100)로의 입력 시간이다. PcrHwErrout=α Tout *(Tout-Tin(n)).
여기서, Tin(n)은 가장 최근의 PcrIn 시간이다. "n"은 연관된 채널로부터 연속적으로 복구된 PCR값의 인덱스이다. 또한,
α Tout=CntErrTin(n)/(Tin(n)-Tin(n-1))
CntErrTin(n)=PcrOffsetTin(n)-PcrOffsetTin(n-1).
CntErr는 카운트 에러로 언급된다.
트랜스코더(100)가 demux(110)에서 입력 스트림 각각을 디패킷화하는 것을 주지하자.
섹션1.4에 기재된 통과(passthrough) 패킷을 제외하고, 몇몇 패킷 헤드 정보 및 전체 패이로드(payload)가 세이브됨에도 불구하고, 입력 패킷은 더 이상 존재하지 않는다. 신규 패킷은 데이터 엔코더(328)의 출력에서 생성된다.
언급된 바와 같이, 트랜스코더와 소스 27MHz 클럭이 잠금되었다면, CntErrTin(n)는 제로이다.
CntErrTin(n)을 위해 치환하면,
α Tout을 위해 치환하면,
PcrInHwTag 및 PcrOutHwTag값은 시간(T)를 추적하는데 사용될 수 있는데, 이 경우 PcrHwErr(Tout)은 대안적으로 다음과 같이 표현된다:
예가 도 2에 나타내 진다. PcrOffset1가 시간 Tin1(210)에서 나타내지고, PcrOffset2와 CntErrT2가 시간 Tin2(220)에서 나타내지며, 시간 Tout1(230)이 나타내 지고, PcrOffset3 및 CntErrT3가 시간 Tin3(240)에서 나타내 진다. Tin1, Tin2,...은 제1, 제2,...패킷의 입력으로 언급된다. Tout1은 제1패킷의 출력 시간이다.
PcrHwCnt는 마스터 클럭의 카운터이고, PcrIn은 입력 패킷으로부터 복구된 입력 PCR값이다.
PcrHwErr이 시간에 따라 크기가 증가하고, 입력 시간 각각에서 제로로 리세트된다. 기본적으로, PCR 패킷이 입력 PCR 패킷이 도달하는 동일 시간에 출력되면, PcrOffset의 초기 계산 후 하드웨어 드리프트가 없게 되므로, PcrHwErr은 제로가 된다. 그런데, 입력 PCR 패킷과 출력 PCR 패킷 사이에 지연이 있으면, PcrHwErr은 이하 기재된 기울기(α)에 의해 주어진 비율로 증가된다.
PcrHwErr(Tout1)=α *(Tout1-Tin2),
여기서,α=(PcrOffsetTin2-PcrOffsetTin1)/(Tin2-Tin1).
기본적으로, 경사α는 라인 A-B'에 대한 라인 A-B의 경사이다. 라인 B'-C는 라인 B'-C'에 대해 동일 경사를 갖는 것으로 가정되는데, 상대 경사가 입력 시간 간격 사이에서 매우 작게 변화되므로, 이는 양호한 가설이다.
따라서, Tout1에서, 2개의 가장 최근의 패킷의 PcrOffset값의 변화가 상대 경사(α)를 달성하는데 사용된다. 그 다음, 현재 출력 패킷의 시간, 예컨대 PcrHwErr(Tout1)에서의 PcrHwErr가 상대 경사(α)와 현재 출력 패킷(Tout1)의 시간과 가장 최근의 입력 패킷(Tin2)(또는 가장 최근 이외의 그밖의 이전의 입력 패킷) 사이의 시간 간격을 기초로 결정된다.
이는 이하와 같이 표현된다.
이 식은 Tout 및 Tin 대신 PcrInHwTag 및 PcrOutHwTag를 각각 사용함으로써,이하와 같이 달리 표현될 수 있다.
여기서,이다.
마스터 STC(155)와 함께 일어날 수 있는 카운터 순환(counter wraparound)을 고려해야 하는 것을 주의하자. 즉, 마스터 STC의 카운트는 고정된 수의 비트에 의해 표현되므로, 최대값은 제한된다. 카운터가 이 최대값에 도달할 때, 제로에서 카운팅을 다시 시작한다.
옵션으로서,α는 마지막 N PcrIn 시간에 걸쳐서 평균된다. 또한, 이 경우, 예컨대 재귀적 필터(recursive filter)를 사용하는 가중된 평균이 사용될 수 있다.
1.1.1 실행 조정
보여지는 기술은, 패킷이 트랜스코더로 입력됨에 따라서 분석되는 것으로 가정된다. 실제, 패킷은 MTS 버퍼에 저장되고, 트랜스코딩하는 프레임 사이에서 주기적으로 분석된다. 그러므로, 가장 최근의 PCR은 출력 PCR이 교정되어야 하는 시간에서 사용할 수 없을 수 있다. 그러므로, 전송 demux 동안 처리된 가장 최근의 PcrOffset과α가 PCR 교정을 위해 사용된다.
1.2. PCR, DTS, PTS
모두 3개의 필드, PCR, DTS 및, PTS를 변경하는 대신, PCR만 DTS 및 PTS 변화를 고려하기 위해 조정될 수 있다.
트랜스코더는 디코더 및 엔코더로서 모델화 된다. 시간 내의 한 점을 표현하는 도 3을 보자. 도 3은 본 발명에 따라 PCR 교정을 수행하는 트랜스코더를 나타낸다. 다시, 디코더가 패킷을 패이로드 내로 디패킷화하므로, 출력 패킷은 입력 패킷과 견고하게 연관될 수 없다. 패킷만이 통과 채널에 대해 완전하게 유지되는데, 여기서 PCR 교정이 차동적으로 수행된다(섹션 1.4를 보자.).
엔코더(300)는 압축되지 않은 소스 비디오 데이터를, 예컨대 스튜디오, 라이브 피드 또는, 위성 분배지점 등에서 엔코드하여, 압축된 데이터 스트림을 트랜스코더(320)로 제공한다. 트랜스코더(320)는, 감소된 비트율을 갖는 신규한 압축 데이터 스트림을 엔드유저 디코더(380)에 제공하기 위해서, 디코딩 및 리엔코딩 오퍼레이션을 수행한다. 엔드유저 디코더(380)는, 예컨대 케이블 또는 위성 텔레비전 네트워크와 같은 광대역 통신 네트워크 내의 표시 셋톱박스일 수 있다. 디코더(380)는 수신된 데이터를 디코드하고 압축 해제해서, 디스플레이를 위해 적합한 포맷 내에 제공한다.
엔코더(300)는 데이터 엔코딩 기능부(302)와 FIFO 버퍼(304)를 포함한다. 트랜스코더(320)는 디코더 FIFO(322)와, 데이터 디코더(324), 예컨대 6개의 프레임을 저장하는 트랜스코더 지연 버퍼/룩어헤드 지연(326), 데이터 엔코더(328) 및, 엔코더 FIFO(330)을 포함한다. 디코더(380)는 디코더 FIFO(382)와 데이터 디코더(384)를 포함한다.
트랜스코더(320)의 디코더(324)와 엔코더(328)는, 기본적으로 소정 타입의 트랜스코딩이 사용될 수 있는 표시 기능부이다. 예컨대, 몇몇 트랜스코더는 전체디코딩 및 리엔코딩을 사용하는데, 이에 의해 계산이 비교적 집약적이 된다. 그 밖의 트랜스코더는 리엔코딩을 수반하는 부분적인 디코딩을 사용한다. 예컨대, 동작 벡터와 같은 다양한 정보가, 엔코딩 동안 동작 평가의 요구를 회피하기 위해서 재사용될 수 있는데, 이는 트랜스코더에서의 계산을 감소시킨다. 부가적으로, 통과 모드가, 이하 섹션 1.4에 기재된 바와 같이 본 발명에 따라 사용될 수 있다. 더욱이, 트랜스코더가 다양한 시간에서 다양한 모드로 동작되거나, 다양한 채널에 대해서 동작될 수 있다.
룩어헤드 지연은 DTS1으로부터 STC2로 연장되고, (버퍼(330 및 382)를 통한 지연을 포함하는) 버퍼 지연은 STC2로부터 DTS2로 연장된다. 버퍼 지연은, 예컨대 0.5sec일 수 있지만, 다양한 시스템에 대해서 변화될 수 있다. 그러므로, 전체 또는 패킷 지연은 룩어헤드 및 버퍼 지연을 포함한다(예컨대, 6개의 프레임+0.5sec).
STC1은 초기 엔코드 시간에서 참조된다. DTS1은 트랜스코더(320)에 매립된 디코더(324)에 대한 디코드 타임 스탬프이다. STC2는 트랜스코더-엔코드 시간에서 참조된다. DTS2는 목적 디코더(380)에 대한 디코드 시간 스탬프이다.
트랜스코더-엔코드 시간(STC2)에서, 계산된 STC(이전에 기재된 바와 같이)는 STC1과 등가이다. STC1은 DTS1에 대한 클럭킹이다. PCR에 대해 계산된 STC를 사용하면, DTS2는 이하와 같이 계산되어야 한다.
DTS2=DTS1+PcrSysDly (2)
여기서, PcrSysDly=(lookahead_dly+buffer_dly)이고; 도면 내에 나타낸 실제 트랜스코더 디코드 시간은 lookahead_dly을 포함하는 것을 주지하자. "Sys"는"system"을 나타내고, "Dly"는 "delay"를 나타낸다.
초기 DTS 및 PTS가 사용되면, STC는 STC와 DTS 사이의 동일 상대 시간을 유지하기 위해서 변경되어야 한다. 트랜스코더-엔코드 시간(STC2)에서,
DTS2-STC=CONSTANT (3)
DTS1이 PES 헤더 내의 DTS2 대신 사용되면, 이는 (식 (2)로부터) DTS2로부터 PcrSysDLy를 감산하는 것과 등가이다. 식(3)의 CONSTANAT를 동일하게 유지하기 위해서, PcrSysDly는 STC로부터 감산되어야 한다. 특히, 픽쳐 "A"의 엔코딩을 시작하는 시간에서 식(3)은 참이다. 그 시간(STC)에서, 픽쳐(A-n)의 DTS는 DTS2이다. 'n'은 버퍼/지연 블록 내의 몇몇 고정된 수의 픽쳐이다. A의 엔코드 시작과 DTS2 사이의 시간은 CONSTANT이다. 소정 픽쳐의 엔코드 시작 시간에서 이는 참이다. 30Hz 프레임율에서 엔코드 시작 시간 사이의 차이는 (27MHz 단위로) 900,900이고, 연속적인 DTS값 사이의 시간에 대해서 동일하게 참이다.
STCnew=STC-PcrSysDly
PCR이 래치된 시간에서,
PcrOut=STCnew=STC-PcrSysDly이다.
그러므로, 식(1)을 비디오 채널 각각에 대해 치환하면, 출력 PCR은 이하의 공식에 의해 생성된다.
PcrOut=PcrOutHwTag+PcrOffset+PcrHwErr-PcrSysDly.
1.3 PCR 지터
PCR을 위한 MPEG-2 표준은:
27MHz 클럭은 27MHz+/-810Hz(30ppm)이어야 하고;
27MHz 주파수 슬루 레이트(Frequency Slew Rate)<75x10-3Hz/sec이고;
PCR 허용 오차(네트워크 지터를 포함하지 않음) +/-500ns이다.
트랜스코더 PCR 교정은 이하의 지터 에러를 갖는다:
PcrInHWTag, 입력되는 PCR 패킷이 수신되는 순간에 27MHz 하드웨어 카운터의 값은 하나의 27MHz 사이클에 의해 오프될 수 있다.
PcrHwErr은, PCR 사이의 주파수 슬루가 100ms*75x10-3Hz/sec=75x10-4사이클이므로, 라운딩을 제외하고 정확하다. PcrHwErr은 가장 가까운 27MHz 틱으로 라운드되어, 1/2을 27MHz 사이클 에러로 준다.
트랜스코더에 의해 야기되는 최대 PCR 지터는 1.5 27MHz 사이클 또는 56ns이다(1.5/(27x106)sec.).
1.4. 통과 PCR 교정
통과 모드가 본 발명에 따라 사용될 수 있는데, 여기서 채널의 전송 패킷은 트랜스코더의 입력 및 출력 사이에서 완전하게 유지되고, 트랜스코드되지 않는다. 그런데, 통과 패킷은, 트랜스코더에 의해 트랜스코드된 이들 이외의 채널과의 동시성을 유지시키기 위해, 그 밖의 서비스/채널을 매치시키기 위해서 지연된다.
더욱이, 패킷 지터가, 분리 전송 스트림으로부터의 패킷이 시간에서 오버랩될 때 일어날 수 있다.
PCR은 이 패킷에 대한 PcrHwInTag와 이 패킷이 보내진 시간에서의PcrHwOutag 사이의 차이를 취함으로써 교정된다. 이 차이는 고정된 상수, TcdrPassDly(트랜스코더 통과 지연)와 비교되고, 이들 사이의 불일치는 출력 PCR 스탬프, PCR를 조정함으로써 교정되어진다. TcdrPassDly는 트랜스코더(320)의 입력과 출력 사이의 공칭 시간 지연을 나타낸다. 또한, 이 시간은, 일반적으로 DTS2-DTS1에 대응한다. PCR은 이하와 같이 교정된다.
PCR=PcrIn-TcdrPassDly+(PcrHwOutTag-PcrHwInTag).
따라서, 본 발명이 트랜스코더의 다중 입출력 신호를 위한 정확한 시간 참조를 제공하는 것으로 보여질 수 있다. 채널 각각을 트랜스코더의 마스터 클럭으로 조정함으로써, 효과적인 설계를 달성할 수 있다. 특히, 채널의 입력 패킷으로부터의 정보에 기초한 채널의 출력 패킷을 위해, 조정된 타이밍 데이터가 제공된다. 이 정보는 패킷 입력 시간에서 PCR 데이터와 마스터 클럭 사이의 오프셋과, 마스터 클럭 및/또는 채널 엔코더의 시스템 클럭의 하드웨어 에러 및, 룩어헤드 지연 및 버퍼 지연을 포함하는 트랜스코더와 연관된 지연을 포함한다.
본 발명이 다양한 바람직한 실시형태와 연관해서 기재되었음에도 불구하고, 다양한 변경 및 적응이 청구항에서 설명된 본 발명의 범위로부터 벗어남이 없이 만들어질 수 있다.
예컨대, 본 발명은 비디오 데이터의 트랜스코딩에 대해 논의 하고 있지만, 오디오 데이터와 같은 다른 타입의 데이터의 트랜스코딩에 적용할 수 있다. 특히, 고정된 비율(비디오 데이터에 대해서와 같이 변화하는 비율이 아닌)를 지원하는 현재의 오디오 표준에 대해서, 보다 높은 고정된 비율로부터 보다 낮은 고정된 비율로의 트랜스코딩이 수행될 수 있다.

Claims (18)

  1. 채널 각각에 대해서, 각 입력 시간에서 트랜스코더로 입력되는 적어도 하나의 패킷으로부터의 타이밍 데이터(PcrIn)를 복구하고, 각 입력 시간에서 복구된 타이밍 데이터(PcrIn)와 트랜스코더의 마스터 시스템 시간 클럭의 타이밍 데이터(PcrInHwTag) 사이의 연관된 오프셋(PcrOffset)을 결정하는 단계와,
    채널 각각에 대해서, 연관된 오프셋(PcrOffset)과 각 출력 시간에서의 마스터 시스템 시간 클럭의 타이밍 데이터(PcrOutHwTag)에 따라 각 출력 시간에서 트랜스코더로부터 출력되는 적어도 하나의 패킷내에 조정된 타이밍 데이터(PcrOut)를 제공하는 단계를 구비하여 이루어지는 것을 특징으로 하는 트랜스코더로 입력되는 복수의 각 채널에 대해 조정된 타이밍 데이터를 제공하기 위한 방법.
  2. 제1항에 있어서, 복구된 타이밍 데이터가 프로그램 클럭 참조(PCR) 필드를 구비하여 이루어지는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 마스터 시스템 시간 클럭의 타이밍 데이터가 그에 기초한 카운트를 구비하여 이루어지는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 적어도 하나의 특정 채널에 대해서, 복구된 타이밍 데이터는 특정 채널을 엔코드하는 시스템 시간 클럭에 기초한 카운트를 구비하여 이루어지는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 적어도 하나의 특정 채널 각각에 대해서, 조정된 타이밍 데이터(PcrOut)는 (a) 마스터 시스템 시간 클럭과 (b) 특정 채널을 엔코드한 엔코더의 시스템 시간 클럭과 연관된 하드웨어 에러(PcrHwErr)에 따라서 트랜스코더로부터 출력된 적어도 하나의 패킷 내에 더 구비되는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 하드웨어 에러(PcrHwErr)는 적어도 하나의 마스터 시스템 시간 클럭과 엔코더의 시스템 시간 클럭의 주파수 드리프트와 연관된 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 하드웨어 에러(PcrHwErr)가, 트랜스코더로 이전에 입력된 적어도 2개의 패킷과 연관된 하드웨어 에러의 변화율과, (a) 트랜스코더로부터 출력된 적어도 하나의 패킷의 출력 시간과 (b) 2개의 이전의 입력 패킷 중 나중의 하나의 입력 시간 사이의 시간 간격에 기초해서 트랜스코더로부터 출력되는 적어도 하나의 패킷에 대해 결정되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 적어도 하나의 특정 채널에 대해서, 조정된 타이밍 데이터(PcrOut)가 룩어헤드 지연(lookahead_dly)과 버퍼 지연(buffer_dly)을 포함하는 트랜스코더와 연관된 지연(PcrSysDly)에 따라 트랜스코더로부터 출력되는 적어도 하나의 패킷 내에 더 구비되는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 조정된 타이밍 데이터(PcrOut)가, 트랜스코더와 연관된 지연(PcrSysDly) 보다 작은 연관된 오프셋과 연관된 하드웨어 에러(PcrHwErr)의 합에 따라 트랜스코더로부터 출력되는 적어도 하나의 패킷 내에 더 구비되고,
    연관된 하드웨어 에러(PcrHwErr)가 (a) 마스터 시스템 시간 클럭과, (b) 특정 채널을 엔코드하는 엔코더의 시스템 시간 클럭과 연관된 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 룩어헤드 지연(lookahead_dly)이 트랜스코더의 디코더와 엔코더 시간 사이의 차이에 기초하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 디코드 시간이 디코드 시간 스탬프에 기초한 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 엔코드 시간이 마스터 시스템 시간 클럭에 기초한 것을 특징으로 하는 방법.
  13. 제8항에 있어서, 버퍼 지연(buffer_dly)이 트랜스코더에서 적어도 하나의 패킷의 엔코드 시간과 대응하는 이어지는 디코드 시간 사이의 차이에 기초한 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 엔코드 시간이 마스터 시스템 시간 클럭에 기초한 것을 특징으로 하는 방법.
  15. 제13항에 있어서, 디코드 시간이 디코드 시간 스템프에 기초한 것을 특징으로 하는 방법.
  16. 제1항에 있어서, 적어도 하나의 특정 채널에 대해서, 적어도 하나의 패킷이 트랜스코드되지 않고 트랜스코더를 통과하고,
    트랜스코더에 의해 트랜스코드된 채널 중 그 밖의 하나와의 특정 채널의 동시성을 유지하기 위해서, 트랜스코더의 지연에 따라서 트랜스코더로부터 통과된 패킷의 출력을 지연하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 방법.
  17. 제1항에 있어서, 마스터 시스템 시간 클럭의 타이밍 데이터가 트랜스코더로 입력되는 적어도 하나의 패킷에 부착되는 한편, 적어도 하나의 패킷이 채널의 멀티플렉스 내에 있게 되고,
    채널이 연관된 오프셋(PcrOffset)의 결정에 앞서 디멀티플렉스되는 것을 특징으로 하는 방법.
  18. 채널 각각에 대해서, 각 입력 시간에 트랜스코더로 입력되는 적어도 하나의 패킷으로부터 타이밍 데이터(PcrIn)를 복구하고, 각 입력 시간에서 복구된 타이밍 데이터(PcrIn)와 트랜스코더의 마스터 시스템 시간 클럭의 타이밍 데이터(PcrInHwTag) 사이의 연관된 오프셋(PcrOffset)을 결정하기 위한 수단과,
    채널 각각에 대해서, 연관된 오프셋(PcrOffset)과 각 출력 시간에서 마스터 시스템 시간 클럭의 타이밍 데이터(PcrOutHwTag)에 따라 각 출력 시간에 트랜스코더로부터 출력되는 적어도 하나의 패킷 내에 조정된 타이밍 데이터(PcrOut)를 제공하기 위한 수단을 구비하여 구성되는 것을 특징으로 하는 트랜스코더로 입력되는 복수의 각 채널에 대해 조정된 타이밍 데이터를 제공하기 위한 장치.
KR10-2003-7004129A 2000-09-22 2001-08-31 엠펙 전송 스트림을 위한 프로그램 클럭 참조 데이터의 재생 KR20030061808A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/667,734 2000-09-22
US09/667,734 US6724825B1 (en) 2000-09-22 2000-09-22 Regeneration of program clock reference data for MPEG transport streams
PCT/US2001/027191 WO2002025952A2 (en) 2000-09-22 2001-08-31 Regeneration of program clock reference data for mpeg transport streams

Publications (1)

Publication Number Publication Date
KR20030061808A true KR20030061808A (ko) 2003-07-22

Family

ID=24679412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7004129A KR20030061808A (ko) 2000-09-22 2001-08-31 엠펙 전송 스트림을 위한 프로그램 클럭 참조 데이터의 재생

Country Status (11)

Country Link
US (1) US6724825B1 (ko)
EP (1) EP1323312B1 (ko)
KR (1) KR20030061808A (ko)
CN (1) CN1212737C (ko)
AT (1) ATE279073T1 (ko)
AU (1) AU8699001A (ko)
CA (1) CA2421788C (ko)
DE (1) DE60106286T2 (ko)
MX (1) MXPA03002418A (ko)
TW (1) TW533739B (ko)
WO (1) WO2002025952A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656948B2 (en) 2004-02-14 2010-02-02 Samsung Electronics Co., Ltd. Transcoding system and method for maintaining timing parameters before and after performing transcoding process

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791234B1 (ko) * 2000-02-23 2008-01-03 코닌클리케 필립스 일렉트로닉스 엔.브이. 다중화 신호를 처리하기 위한 방법, 송신기 및, 송신 시스템
US6724825B1 (en) 2000-09-22 2004-04-20 General Instrument Corporation Regeneration of program clock reference data for MPEG transport streams
US6847656B1 (en) * 2000-09-25 2005-01-25 General Instrument Corporation Statistical remultiplexing with bandwidth allocation among different transcoding channels
ATE343262T1 (de) * 2000-12-21 2006-11-15 Cit Alcatel Verbesserungsverfahren für eine programmtaktreferenz einer in vielfachzugriffsverfahren und burst-modus abeitende abwärts verbindung in einem integriertem mehrstrahlsatelliten kommunikationssystem
US7023883B1 (en) * 2000-12-27 2006-04-04 Cisco Technology, Inc. Method for providing a network timing reference clock in ethernet-connected VOIP equipment
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US7194556B2 (en) * 2001-03-30 2007-03-20 Intel Corporation Method and apparatus for high accuracy distributed time synchronization using processor tick counters
US7173947B1 (en) * 2001-11-28 2007-02-06 Cisco Technology, Inc. Methods and apparatus to evaluate statistical remultiplexer performance
GB2386275B (en) * 2002-03-05 2004-03-17 Motorola Inc Scalable video transmissions
US7298741B2 (en) * 2003-02-27 2007-11-20 Sharp Laboratories Of America, Inc. Robust MPEG-2 multiplexing system and method using an adjustable time stamp
JP2004289295A (ja) * 2003-03-19 2004-10-14 Fujitsu Ltd データ処理システム、データ処理装置及びデータ処理方法
EP1615448A1 (en) 2004-07-09 2006-01-11 Sony Deutschland GmbH Method for synchronizing video signals
KR101263522B1 (ko) * 2004-09-02 2013-05-13 소니 주식회사 콘텐츠 수신 장치, 비디오 오디오 출력 타이밍 제어 방법및 콘텐츠 제공 시스템
US20060095940A1 (en) * 2004-11-03 2006-05-04 Yearwood Bradley N Method and apparatus for distributing digital stream data to a user terminal
US7649874B2 (en) * 2005-03-10 2010-01-19 Qualcomm Incorporated Methods and apparatus for providing power efficient time management for mobile media
JP4991129B2 (ja) * 2005-07-19 2012-08-01 Ｎｅｃディスプレイソリューションズ株式会社 映像音声再生装置および映像音声再生方法
US8068541B2 (en) * 2006-01-30 2011-11-29 Jan Harding Thomsen Systems and methods for transcoding bit streams
US20070177519A1 (en) * 2006-01-30 2007-08-02 Thomsen Jan H Systems and methods for transcoding bit streams
US7548543B2 (en) * 2006-05-19 2009-06-16 Scientific-Atlanta, Inc. Generation of valid program clock reference time stamps for duplicate transport stream packets
US7702056B2 (en) 2006-10-26 2010-04-20 Toshiba America Electronic Components, Inc. Time base corrector
JP4607856B2 (ja) * 2006-12-26 2011-01-05 富士通株式会社 符号化復号システム及び符号化復号方法
US20080205389A1 (en) * 2007-02-26 2008-08-28 Microsoft Corporation Selection of transrate and transcode processes by host computer
US8165199B2 (en) * 2007-10-18 2012-04-24 Texas Instruments Incorporated Method and apparatus for on-chip voltage controlled oscillator function
US20100278236A1 (en) * 2008-01-17 2010-11-04 Hua Yang Reduced video flicker
CN101247527B (zh) * 2008-03-21 2010-04-21 华为技术有限公司 时钟恢复的方法及装置
JP2009290768A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 映像処理装置および映像処理方法
US7899089B2 (en) * 2008-07-09 2011-03-01 Ericsson Television, Inc. Constant bit rate padding of MPEG transport streams
EP2311260B1 (en) 2008-07-09 2014-12-24 Ericsson Television Inc. Constant bit rate padding of mpeg transport streams
US8526506B1 (en) 2008-08-15 2013-09-03 Ipera Technology, Inc. System and method for transcoding with quality enhancement
KR100972792B1 (ko) * 2008-11-04 2010-07-29 한국전자통신연구원 스테레오스코픽 영상을 동기화하는 장치 및 방법과 이를 이용한 스테레오스코픽 영상 제공 장치 및 방법
US20120036277A1 (en) * 2009-03-16 2012-02-09 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Modified Stream Synchronization
CA2824751A1 (en) 2009-09-26 2011-03-31 Disternet Technology Inc. System and method for micro-cloud computing
US8458362B2 (en) 2010-09-30 2013-06-04 Comcast Cable Communications, Llc Delivering content in multiple formats
US8514329B2 (en) 2011-05-31 2013-08-20 Motorola Mobility Llc Jitter estimation for MPEG receivers
US20130083859A1 (en) * 2011-10-04 2013-04-04 General Instrument Corporation Method to match input and output timestamps in a video encoder and advertisement inserter
US9380327B2 (en) * 2011-12-15 2016-06-28 Comcast Cable Communications, Llc System and method for synchronizing timing across multiple streams
CN103577456B (zh) 2012-07-31 2016-12-21 国际商业机器公司 用于处理时序数据的方法和装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216503A (en) 1991-12-24 1993-06-01 General Instrument Corporation Statistical multiplexer for a multichannel image compression system
JPH0837662A (ja) 1994-07-22 1996-02-06 Hitachi Ltd 画像符号化復号化装置
US5623312A (en) 1994-12-22 1997-04-22 Lucent Technologies Inc. Compressed-domain bit rate reduction system
DE69608185T2 (de) 1995-02-22 2000-12-21 Koninkl Philips Electronics Nv System zur simultanen übertragung mehrerer videoprogramme über einen übertragungskanal
US5694170A (en) 1995-04-06 1997-12-02 International Business Machines Corporation Video compression using multiple computing agents
JP4223571B2 (ja) 1995-05-02 2009-02-12 ソニー株式会社 画像符号化方法及び装置
US5920572A (en) 1995-06-30 1999-07-06 Divicom Inc. Transport stream decoder/demultiplexer for hierarchically organized audio-video streams
US5650860A (en) 1995-12-26 1997-07-22 C-Cube Microsystems, Inc. Adaptive quantization
US5835493A (en) 1996-01-02 1998-11-10 Divicom, Inc. MPEG transport stream remultiplexer
US5905732A (en) 1996-08-27 1999-05-18 Zenith Electronics Corporation PCR restamper
US5917830A (en) * 1996-10-18 1999-06-29 General Instrument Corporation Splicing compressed packetized digital video streams
EP0851656A1 (en) 1996-12-23 1998-07-01 HE HOLDINGS, INC. dba HUGHES ELECTRONICS System and method for high resolution video compression by tiling
US5949490A (en) 1997-07-08 1999-09-07 Tektronix, Inc. Distributing video buffer rate control over a parallel compression architecture
US6356567B2 (en) * 1997-09-26 2002-03-12 International Business Machines Corporation Embedded clock recovery and difference filtering for an MPEG-2 compliant transport stream
US6111896A (en) 1998-01-14 2000-08-29 Skystream Corporation Remultiplexer for video program bearing transport streams with program clock reference time stamp adjustment
WO2000021302A1 (en) 1998-10-02 2000-04-13 General Instrument Corporation Method and apparatus for providing rate control in a video encoder
EP1089482A4 (en) * 1999-04-16 2005-11-02 Sony Corp METHOD AND DEVICE FOR MESSAGE TRANSMISSION AND RECORDING MEDIUM
JP2001251616A (ja) * 2000-03-02 2001-09-14 Media Glue Corp 多重化音響・動画圧縮符号化信号変換方法、装置および変換プログラムを記録した媒体
US6724825B1 (en) 2000-09-22 2004-04-20 General Instrument Corporation Regeneration of program clock reference data for MPEG transport streams
US7068719B2 (en) * 2001-06-01 2006-06-27 General Instrument Corporation Splicing of digital video transport streams

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656948B2 (en) 2004-02-14 2010-02-02 Samsung Electronics Co., Ltd. Transcoding system and method for maintaining timing parameters before and after performing transcoding process

Also Published As

Publication number Publication date
CA2421788A1 (en) 2002-03-28
WO2002025952A3 (en) 2002-07-04
US6724825B1 (en) 2004-04-20
CA2421788C (en) 2011-05-03
DE60106286D1 (de) 2004-11-11
MXPA03002418A (es) 2004-02-12
AU8699001A (en) 2002-04-02
EP1323312A2 (en) 2003-07-02
EP1323312B1 (en) 2004-10-06
TW533739B (en) 2003-05-21
WO2002025952A2 (en) 2002-03-28
CN1212737C (zh) 2005-07-27
ATE279073T1 (de) 2004-10-15
DE60106286T2 (de) 2005-10-13
CN1476726A (zh) 2004-02-18

Similar Documents

Publication Publication Date Title
EP1323312B1 (en) Regeneration of program clock reference data for mpeg transport streams
TW519834B (en) Method and apparatus for determining a transmission bit rate in a statistical multiplexer
US7656948B2 (en) Transcoding system and method for maintaining timing parameters before and after performing transcoding process
US8437389B2 (en) Statistical remultiplexing of compressed video segments
RU2117411C1 (ru) Устройство для уплотнения видеосигнала и устройство для синхронизации
US6847656B1 (en) Statistical remultiplexing with bandwidth allocation among different transcoding channels
US6275536B1 (en) Implementation architectures of a multi-channel MPEG video transcoder using multiple programmable processors
US6993081B1 (en) Seamless splicing/spot-insertion for MPEG-2 digital video/audio stream
EP1942594B1 (en) Method and apparatus for statistically multiplexing services
JP4303775B2 (ja) 非同期コード化システムにおける適応性ビットレート制御のための方法および装置
US20060034375A1 (en) Data compression unit control for alignment of output signal
KR19980026747A (ko) MPEG-2 운송비트열 재다중화기의 PCR 수정장치(PCR corrector of MPEG-2 transport stream remultiplexer)
US20210337247A1 (en) System for presentation time stamp recovery from a transcoder
Reid An MPEG-2 digital decoder design: A practical approach with emphasis on elementary stream data flows
Chen Transcoder Buffer Dynamics and Regenerating Timestamps
Chen Examples of Video Transport Multiplexer
Chen Video Buffer Management and MPEG Video Buffer Verifier

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid