KR20030058576A - Method of forming device isolation film of semiconductor device - Google Patents

Method of forming device isolation film of semiconductor device Download PDF

Info

Publication number
KR20030058576A
KR20030058576A KR1020010089090A KR20010089090A KR20030058576A KR 20030058576 A KR20030058576 A KR 20030058576A KR 1020010089090 A KR1020010089090 A KR 1020010089090A KR 20010089090 A KR20010089090 A KR 20010089090A KR 20030058576 A KR20030058576 A KR 20030058576A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
oxide film
forming
film
Prior art date
Application number
KR1020010089090A
Other languages
Korean (ko)
Inventor
조흥재
임관용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010089090A priority Critical patent/KR20030058576A/en
Publication of KR20030058576A publication Critical patent/KR20030058576A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE: A method for fabricating an isolation layer of a semiconductor device is provided to reduce stress by compensating for the damage caused by a trench etch process while performing a D2 annealing process and by rounding the corner portion of a trench. CONSTITUTION: A pad oxide layer and a pad nitride layer are sequentially formed on a semiconductor substrate(100). The pad nitride layer on an isolation layer formation region, all of the pad oxide layer and the semiconductor substrate in the isolation layer formation region are etched to form the trench by a predetermined depth. An annealing process is performed at a deuterium atmosphere to make the upper and lower portions of the trench round. A predetermined thickness of an oxide layer(500) is formed on the semiconductor substrate in the trench. A gap-fill oxide layer is formed on the front surface of the semiconductor substrate. The gap-fill oxide layer is planarized to expose the pad nitride layer. The pad nitride layer is eliminated.

Description

반도체 소자의 소자 분리막 형성 방법{METHOD OF FORMING DEVICE ISOLATION FILM OF SEMICONDUCTOR DEVICE}Method of forming a device isolation layer of a semiconductor device {METHOD OF FORMING DEVICE ISOLATION FILM OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 특히, STI(ahallow trench isolation) 구조에서 D2어닐링을 수행하여 STI의 상부 및 하부코너 부분의 스트레스를 감소시키는 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a field oxide film of a semiconductor device, and more particularly, to a method of forming an isolation layer for reducing stress in upper and lower corner portions of an STI by performing D 2 annealing in an shallow trench isolation (STI) structure.

종래의 STI 공정은 LOCOS 공정에 비하여 높은 집적도의 반도체 소자를 제조할 수 있는 반면, 트렌치의 상부 및 하부 코너 부분에 높은 스트레스가 형성되고, 반도체 기판을 소정의 깊이까지 식각해야 하므로 이러한 식각 공정에 의하여 반도체 기판이 손상을 입을 수 있으며, 반도체 기판과 STI의 계면 특성이 좋지 못하다는 문제점이 있었다. 이러한 문제점을 해결하기 위하여 트렌치를 형성한 후 H2분위기에서 어닐링 공정을 수행하여 트렌치의 상부 및 하부 코너 부분을 라운딩하여 하여 스트레스를 감소시키고, 트렌치 표면을 일정 두께 산화시킴으로써 손상된 시판을 복구하고 계면 특성을 향상하는 방법이 제안되었다. 그러나 H2분위기에서 어닐링하는 경우, Si/SiO2계면에 있는 댕글링 본드(dangling bond)들을 패시베이션하게 되는데, 이렇게 결합된 H2는 그 결합 에너지가 낮아서 후속 공정의 높은 온도에 의하여 결합이 쉽게 끊어지는 문제점으로 인하여 모든 공정이 종료된 후 마지막에 H2분위기에서 어닐링을 수행하게 되는데, 이 경우 계면 특성은 향상시키지 못한다는 문제점이 있다.The conventional STI process can manufacture a semiconductor device with a higher degree of integration than the LOCOS process, whereas high stress is formed in the upper and lower corner portions of the trench, and the semiconductor substrate must be etched to a predetermined depth. The semiconductor substrate may be damaged, and there is a problem in that the interface characteristics between the semiconductor substrate and the STI are not good. In order to solve this problem, after forming the trench, the annealing process is performed in H 2 atmosphere to round the upper and lower corner portions of the trench to reduce stress. A way to improve it has been proposed. However, when annealing in an H 2 atmosphere, the dangling bonds at the Si / SiO 2 interface are passivated. Thus, the bonded H 2 has a low bonding energy and is easily broken by a high temperature of a subsequent process. Due to the problem, the annealing is performed at the end of the H 2 atmosphere after all processes are finished. In this case, there is a problem in that the interface property is not improved.

도 1a 내지 도 1c는 종래의 필드 산화막 형성 방법을 설명하기 위한 단면도이다. 도 1a 내지 도 1c를 참조하면, 반도체 기판(10)의 상부에 버퍼 산화막(미도시), 질화막(미도시)을 순차적으로 형성한다. 필드 산화막을 형성하고자 하는 영역 상부의 질화막 및 버퍼 산화막을 식각하여 반도체 기판(10)을 노출시키는 질화막패턴(30) 및 버퍼 산화막 패턴(20)을 형성한다. 다음에는 질화막 패턴(35) 및 버퍼 산화막 패턴(20)을 마스크로 하여 필드 산화막을 형성하고자 하는 영역의 반도체 기판(10)을 소정 깊이까지 식각하여 트렌치(40)를 형성한다. 그 다음에 반도체 기판(10)의 전면에 일정한 두께의 갭-필 산화막(50)을 형성한 후 질화막 패턴(35)이 노출되도록 갭-필 산화막(50)을 연마한다. 다음에는 질화막 패턴(30) 및 버퍼 산화막 패턴(20)을 제거하여 필드 산화막(60)을 형성한다.1A to 1C are cross-sectional views for explaining a conventional method for forming a field oxide film. 1A to 1C, a buffer oxide film (not shown) and a nitride film (not shown) are sequentially formed on the semiconductor substrate 10. The nitride film and the buffer oxide film over the region where the field oxide film is to be formed are etched to form the nitride film pattern 30 and the buffer oxide film pattern 20 exposing the semiconductor substrate 10. Next, the trench 40 is formed by etching the semiconductor substrate 10 in the region where the field oxide film is to be formed to a predetermined depth by using the nitride film pattern 35 and the buffer oxide film pattern 20 as a mask. Thereafter, a gap-fill oxide film 50 having a predetermined thickness is formed on the entire surface of the semiconductor substrate 10, and the gap-fill oxide film 50 is polished to expose the nitride film pattern 35. Next, the nitride layer pattern 30 and the buffer oxide layer pattern 20 are removed to form the field oxide layer 60.

본 발명은 이러한 문제를 해결하기 위해 D2어닐링을 수행하여 트렌치 식각 후에 식각에 의한 손상을 보상하고 트렌치의 코너 부분을 라운드 처리함으로써 스트레스를 감소시키는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것을 그 목적으로 한다.The present invention is to provide a method for forming a device isolation layer of a semiconductor device to reduce the stress by performing a D 2 annealing to compensate for the damage caused by etching after the trench etching and rounding the corners of the trench to solve this problem. It is done.

도 1a 내지 도 1c는 종래의 필드 산화막 형성 방법을 설명하기 위한 단면도들.1A to 1C are cross-sectional views illustrating a conventional method of forming a field oxide film.

도 2a 내지 도 2f는 본 발명에 따른 필드 산화막 형성 방법에 의해 제조된 반도체 소자를 도시한 단면도들.2A to 2F are cross-sectional views showing semiconductor devices manufactured by the field oxide film forming method according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10, 100 : 반도체 기판20, 200 : 패드 산화막10, 100: semiconductor substrate 20, 200: pad oxide film

30, 300 : 패드 질화막40, 400 : 트렌치30, 300: pad nitride film 40, 400: trench

500 : 산화막50, 600 : 갭-필 산화막500: oxide film 50, 600: gap-fill oxide film

60, 650 : 필드 산화막60, 650: field oxide film

본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 소자 분리막을 형성하고자 하는 영역 상부의 상기 패드 질화막, 패드 산화막 전체 및 상기 소자 분리막을 형성하고자 하는 영역의 반도체 기판을 소정 깊이까지 식각하여 트렌치를 형성하는 단계와, 중수소 분위기에서 어닐링을 수행하여 상기 트렌치의 상부 및 하부 코너를 라운딩하는 단계와, 상기 트렌치 내부의 반도체 기판 표면에 소정 두께의 산화막을 형성하는 단계와, 상기 반도체 기판의 전면에 갭-필 산화막을 형성하는단계와, 상기 갭-필 산화막을 평탄화하여 상기 패드 질화막을 노출시키는 단계 및 상기 패드 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.The method of forming a device isolation film of a semiconductor device according to the present invention includes sequentially forming a pad oxide film and a pad nitride film on an upper surface of the semiconductor substrate, and forming the pad nitride film, the entire pad oxide film, and the device isolation film over the region where the device isolation film is to be formed. Etching the semiconductor substrate in a region to be formed to a predetermined depth to form a trench; performing annealing in a deuterium atmosphere to round the upper and lower corners of the trench; Forming an oxide film, forming a gap-fill oxide film on the entire surface of the semiconductor substrate, planarizing the gap-fill oxide film to expose the pad nitride film, and removing the pad nitride film. It is characterized by.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 2a 내지 도 2f는 본 발명에 따른 소자 분리막 형성 방법의 일 실시예에 의해 제조된 반도체 소자를 도시한 단면도이다. 도 2a 및 도 2f를 참조하면, 반도체 기판(100)의 상부에 패드 산화막(미도시) 및 질화막(미도시)을 순차적으로 형성하고 소자 분리막을 형성하고자 하는 영역 상부의 질화막, 패드 산화막을 식각하여 반도체 기판(100)을 노출시키는 패드 산화막 패턴(200) 및 질화막 패턴(300)을 형성한 후 패드 산화막 패턴(200) 및 질화막 패턴(300)을 마스크로 하여 소자 분리막을 형성하고자 하는 영역의 반도체 기판(100)을 소정 깊이까지 식각하여 트렌치(400)를 형성한다(도 2a 참조).2A to 2F are cross-sectional views illustrating a semiconductor device manufactured by an embodiment of a device isolation film formation method according to the present invention. 2A and 2F, a pad oxide film (not shown) and a nitride film (not shown) are sequentially formed on the semiconductor substrate 100, and the nitride film and the pad oxide film over the region where the device isolation film is to be formed are etched. After forming the pad oxide film pattern 200 and the nitride film pattern 300 exposing the semiconductor substrate 100, the semiconductor substrate in the region where the device isolation film is to be formed using the pad oxide film pattern 200 and the nitride film pattern 300 as a mask. 100 is etched to a predetermined depth to form trench 400 (see FIG. 2A).

그 다음에는, 중수소 분위기에서 어닐링을 수행하여 트렌치(400)의 상부 및 하부 코너를 라운딩한다. 여기서 상기 어닐링 공정은 약 800 내지 1100℃의 온도에서 수행하는 것이 바람직하다. 이러한 어닐링 공정에 의하여 상부 및 하부 코너가 라운딩된 트렌치(450)가 형성된다(도 2b 참조).Annealing is then performed in the deuterium atmosphere to round the upper and lower corners of the trench 400. Here, the annealing process is preferably performed at a temperature of about 800 to 1100 ℃. This annealing process forms a trench 450 with rounded upper and lower corners (see FIG. 2B).

다음에는, 산화 및 어닐링 공정에 의하여 트렌치(450) 내부의 반도체 기판 표면 상부에 산화막(500)을 형성한다(도 2c 참조). 여기서 산화막(500)의 두께는 약 100Å이하로 형성하며, 어닐링 공정은 약 700℃이하에서 수행하는 것이 바람직하다. 또한 산화 공정은 H2O 또는 D2O 분위기에서 수행되는 습식 산화 공정인 것이 바람직하다.Next, an oxide film 500 is formed on the surface of the semiconductor substrate inside the trench 450 by an oxidation and annealing process (see FIG. 2C). In this case, the thickness of the oxide film 500 is about 100 kPa or less, and the annealing process is preferably performed at about 700 ° C or less. In addition, the oxidation process is preferably a wet oxidation process carried out in H 2 O or D 2 O atmosphere.

반도체 기판의 전면에 갭-필막(600)을 형성하고 평탄화하여 질화막 패턴(300)을 노출시킨다(도 2d 및 도 2e 참조). 여기서 갭-필막(600)은 절연막인 산화막인 것이 바람직하다. 그 다음에는, 질화막 패턴(300) 및 패드 산화막 패턴(200) 을 제거하여 본 발명에 따른 소자 분리막(650)을 완성한다(도 2f 참조).A gap-fill film 600 is formed on the entire surface of the semiconductor substrate and planarized to expose the nitride film pattern 300 (see FIGS. 2D and 2E). Here, the gap-fill film 600 is preferably an oxide film which is an insulating film. Next, the nitride film pattern 300 and the pad oxide film pattern 200 are removed to complete the device isolation film 650 according to the present invention (see FIG. 2F).

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 D2어닐링을 수행하여 트렌치 식각 후에 식각에 의한 손상을 보상하고 트렌치의 코너 부분을 라운드 처리함으로써 스트레스를 감소시키는 특징이 있다.As described above, the method of forming a device isolation layer of the semiconductor device according to the present invention is characterized by reducing stress by performing D 2 annealing to compensate for damage due to etching after the trench etching and rounding corner portions of the trench.

Claims (5)

반도체 소자의 소자 분리막 형성 방법에 있어서,In the device isolation film forming method of a semiconductor device, 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate; 소자 분리막을 형성하고자 하는 영역 상부의 상기 패드 질화막, 패드 산화막 전체 및 상기 소자 분리막을 형성하고자 하는 영역의 반도체 기판을 소정 깊이까지 식각하여 트렌치를 형성하는 단계;Etching the pad nitride layer, the entire pad oxide layer, and the semiconductor substrate in the region where the device isolation layer is to be formed to a predetermined depth to form a trench; 중수소 분위기에서 어닐링을 수행하여 상기 트렌치의 상부 및 하부 코너를 라운딩하는 단계;Performing annealing in a deuterium atmosphere to round the upper and lower corners of the trench; 상기 트렌치 내부의 반도체 기판 표면에 소정 두께의 산화막을 형성하는 단계;Forming an oxide film having a predetermined thickness on a surface of the semiconductor substrate in the trench; 상기 반도체 기판의 전면에 갭-필 산화막을 형성하는 단계;Forming a gap-fill oxide film on the entire surface of the semiconductor substrate; 상기 갭-필 산화막을 평탄화하여 상기 패드 질화막을 노출시키는 단계; 및Planarizing the gap-fill oxide film to expose the pad nitride film; And 상기 패드 질화막을 제거하는 단계Removing the pad nitride film 를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Device isolation film forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 트렌치의 상부 및 하부 코너를 라운딩하는 단계는 800 내지 1100℃의 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Rounding the upper and lower corners of the trench is a device isolation film forming method of the semiconductor device, characterized in that performed at a temperature of 800 to 1100 ℃. 제 1 항에 있어서,The method of claim 1, 상기 산화막은 그 두께가 100Å이하인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The oxide film has a thickness of less than 100 GPa element isolation film forming method of a semiconductor device. 제 1 항 또는 제 3 항 중 어느 하나에 있어서,The method according to any one of claims 1 to 3, 상기 트렌치 내부의 반도체 기판 표면에 소정 두께의 산화막을 형성하는 단계는 습식 산화 공정인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Forming an oxide film having a predetermined thickness on the surface of the semiconductor substrate in the trench is a wet oxidation process. 제 4 항에 있어서,The method of claim 4, wherein 상기 습식 산화 공정은 H2O 또는 D2O 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Wherein the wet oxidation process is performed in an H 2 O or D 2 O atmosphere.
KR1020010089090A 2001-12-31 2001-12-31 Method of forming device isolation film of semiconductor device KR20030058576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089090A KR20030058576A (en) 2001-12-31 2001-12-31 Method of forming device isolation film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089090A KR20030058576A (en) 2001-12-31 2001-12-31 Method of forming device isolation film of semiconductor device

Publications (1)

Publication Number Publication Date
KR20030058576A true KR20030058576A (en) 2003-07-07

Family

ID=32216477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089090A KR20030058576A (en) 2001-12-31 2001-12-31 Method of forming device isolation film of semiconductor device

Country Status (1)

Country Link
KR (1) KR20030058576A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868643B1 (en) * 2007-07-20 2008-11-12 주식회사 동부하이텍 Image sensor and method for manufacturing thereof
US10818558B2 (en) 2015-04-24 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having trench and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868643B1 (en) * 2007-07-20 2008-11-12 주식회사 동부하이텍 Image sensor and method for manufacturing thereof
US10818558B2 (en) 2015-04-24 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having trench and manufacturing method thereof
US11551979B2 (en) 2015-04-24 2023-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor structure

Similar Documents

Publication Publication Date Title
US6740933B2 (en) Semiconductor device having trench isolation structure and method of fabricating the same
KR100315441B1 (en) Shallow trench manufacturing method for isolating semiconductor devices
KR20010064324A (en) Method for forming isolation layer of semiconductor device using trench technology
US20040048442A1 (en) Method of forming shallow trench isolation in a semiconductor substrate
KR100895825B1 (en) Method for forming isolation layer in semiconductor device
KR20030058576A (en) Method of forming device isolation film of semiconductor device
KR100703836B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100325609B1 (en) Shallow trench isolation manufacturing method
KR100235972B1 (en) Method of forming a device isolation film of semiconductor device
KR100285579B1 (en) Method for forming trench
KR100344765B1 (en) Method for isolating semiconductor devices
KR100779398B1 (en) Method of forming a device isolation film in a semiconductor device
US6255191B1 (en) Method of fabricating an isolation structure in an integrated circuit
KR100801733B1 (en) Method of fabricating the trench isolation layer having side oxides with a different thickness
KR100782789B1 (en) Method for fabricating semiconductor device
KR100703841B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100511896B1 (en) Method of manufacturing soi substrate
KR100801724B1 (en) Method for forming isolation of semiconductor device
KR100511903B1 (en) Method of manufacturing SOI substrate
KR100579962B1 (en) Method For Manufacturing Semiconductor Devices
KR20050012584A (en) Method for forming isolation layer of semiconductor device
KR100681212B1 (en) Method for forming trench type isolation layer in semiconductor device
KR20060066390A (en) Method of forming a isolation layer in a semiconductor device
KR20040000678A (en) Method for forming isolation layer of semiconductor device
KR19990004577A (en) Device isolation insulating film formation method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination