KR20030055668A - 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치및 그 방법 - Google Patents

멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치및 그 방법 Download PDF

Info

Publication number
KR20030055668A
KR20030055668A KR1020010085713A KR20010085713A KR20030055668A KR 20030055668 A KR20030055668 A KR 20030055668A KR 1020010085713 A KR1020010085713 A KR 1020010085713A KR 20010085713 A KR20010085713 A KR 20010085713A KR 20030055668 A KR20030055668 A KR 20030055668A
Authority
KR
South Korea
Prior art keywords
unit
data
service
register
output
Prior art date
Application number
KR1020010085713A
Other languages
English (en)
Inventor
정승욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010085713A priority Critical patent/KR20030055668A/ko
Priority to CNB021598452A priority patent/CN1287304C/zh
Priority to US10/329,403 priority patent/US20030126329A1/en
Publication of KR20030055668A publication Critical patent/KR20030055668A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Abstract

본 발명은 멀티 서비스 시스템에서 각 기능을 제공하는 하드웨어의 위치와 종류에 관계없이 효율적인 처리가 가능하게 된 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치 및 그 방법을 제공하기 위한 것으로, 이러한 장치는, 버퍼를 구비하여 해당 버퍼의 데이터 입력핀들에의 입력신호에 따라 자신의 아이디를 설정하도록 된 서비스 유니트부와; 서비스 유니트에 연결되는 신호선 및 데이터선을 제공하여 주제어 유니트부가 신호선을 통해 서비스 유니트부를 제어하도록 하고 데이터선을 통해 복수개의 서비스 유니트들을 구분하기 위한 아이디 데이터를 전달받을 수 있도록 하는 인터페이스부와; 서비스 유니트마다 복수개의 저장 영역을 할당하여 저장 영역의 설정값에 따라 서비스 유니트의 아이디 데이터 출력을 제어하며 아이디 데이터를 전달받아 저장하였다가 설정된 조건의 성립시에는 각 저장 영역을 초기화하게 되는 주제어 유니트부를 포함하여 이루어지며, 저렴하고 안정적인 하드웨어를 용이하게 개발할 수 있고 각 유니트 설계시 오류를 고려하지 않아도 되며 재사용성이 높은 소프트웨어의 개발이 가능하게 된다.

Description

멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치 및 그 방법 {Apparatus and method for handling hardware ID of units in multi service system}
본 발명은 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리에 관한 것으로, 보다 상세하게는 멀티 서비스 시스템에서 각 기능을 제공하는 하드웨어(이하, 유니트:Unit)의 위치(이하, 슬롯:Slot)와 종류에 관계없이 효율적인 처리가 가능하도록 하기 위한 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치 및 그 방법에 관한 것이다.
일반적으로 멀티 서비스 시스템은 한 시스템에서 여러 서비스를 제공하는 시스템이다. 이러한 멀티 서비스 시스템에서 슬롯은 한 기능을 제공하는 하드웨어가 위치할 수 있는 시스템의 서비스 위치가 되며, 유니트는 한 서비스를 제공하는 하드웨어의 최소 단위가 된다.
종래의 멀티 서비스 시스템은 한 슬롯에 여러 종류의 서비스 유니트를 사용하기 위하여 유니트를 제어하는데 사용되는 CPU(Central Processing Unit)의 컨트롤 버스를 사용하였으며, 각 서비스 유니트는 고유한 아이디(ID, 또는 Identification)를 제공하기 위해 각 유니트에 PGA(Programmable Gate Array)와 같은 디바이스를 사용하였다.
도1은 종래기술에 따른 멀티 서비스 시스템의 서비스 유니트 구성 및 시스템 버스 구조로 보인다.
도1에 따르면, 시스템 전체를 제어하는 주제어 유니트(110)에서 모든 슬롯(120)의 유니트를 제어하기 위하여 사용하는 어드레스 버스(Address Bus), 및데이터 버스(132)(Data Bus), 컨트롤 신호(133)를 사용하여 각 유니트의 고유한 아이디를 읽어오도록 되어 있다. 여기서 컨트롤 신호(133)에는 읽기/쓰기(R/W), 데이터 승인(Data Acknowledge), 어드레스 스트로브(Address Strobe) 등이 포함된다.
각 유니트의 내부에는 개발자가 설계 가능한 PGA(121)가 구비되며, PGA(121) 내부 레지스터에 해당하는 유니트 아이디 값을 만들어 두어 소프트웨어가 이 레지스터 값을 읽어 가도록 설계한다. 이 PGA(121)는 유니트 내부의 다른 디바이스의 제어를 위해 사용되는 경우도 있지만, 유니트의 아이디 값을 제공하기 위한 용도로만 사용되는 경우도 있다.
소프트웨어는 이러한 유니트 아이디 값을 각 슬롯(120)의 유니트로부터 읽어 들여 해당 유니트를 제어하게 된다.
도2에 따르면, 각 유니트의 레지스터는 주제어 유니트(110)의 CPU와 직접 또는 간접적으로 연결되어져 주제어 유니트(110) 내부 또는 각 슬롯(120)의 서비스 유니트의 디바이스를 제어하는 방법과 동일하게 동작하게 된다.
소프트웨어는 각 슬롯(120)에 위치한 서비스 유니트를 제어하기 위하여 시스템의 슬롯(120)마다 다른 주소를 사용하여 실장된 유니트의 레지스터를 읽어 해당 유니트의 종류를 먼저 파악한다.
이때 주제어 유니트(110)는 해당 슬롯(120)의 레지스터에 해당하는 주소를 어드레스 버스(131)로 출력한다. CPU는 정확한 동작을 위하여 어드레스 스트로브(AS) 신호를 함께 출력한다.
모든 슬롯(120)의 유니트들은 주제어 유니트(110)로부터 출력된 이 주소를수신하여 주제어 유니트(110)에서 자신을 제거하고자 하는지 판단한다.
만약 자신을 제어하는 것이라고 판단되면, 주제어 유니트(110)가 출력한 주소에 해당하는 데이터를 데이터 버스(132)로 출력한다. 여기서 정확한 데이터의 전달을 위해 데이터 전송 승인(DTACK, 또는 Data Transfer Acknowledge) 신호를 함께 출력한다.
데이터 전송 승인(DTACK) 신호를 수신한 주제어 유니트(110)는 데이터 버스(132)에 정상적인 데이터가 출력되고 있음을 판단할 수 있게 되고, 이때 데이터 버스(132)로부터 데이터를 입력받게 된다. 이렇게 입력받은 데이터는 이 동작을 요청한 소프트웨어로 전달되게 된다.
이처럼 주제어 유니트(110)는 각 슬롯(120)의 유니트 종류를 파악하기 위하여 각 유니트의 특정 주소를 읽어야 한다. 각 유니트를 개발하는 담당자들은 기 설명한 바와 같은 동작이 제대로 수행되도록 하기 위하여 주제어 유니트(110)로부터 출력되는 신호의 동작과 타이밍에 대하여 숙지하고 유니트를 개발하여야 한다. 신호의 타이밍이란 주제어 유니트(110)에서 몇 초 후 컨트롤 신호(133)를 내보내고 몇 초 동안 유효한 주소 또는 데이터를 유지하거나 유지하여야 하는지 등에 대한 시간정보로써, 시스템마다 다른 특성을 갖게 된다.
그러나 이상 설명한 종래기술은 시스템 구성, 하드웨어 개발 및 소프트웨어 개발에 있어서 다음과 같은 문제점이 있다.
첫째, 시스템 구성상 어드레스 및 데이터 버스를 통하여 직접 제어하지 않는 유니트들은 주제어 유니트가 그 아이디 값을 읽을 수 없으므로 해당 유니트들을 인식하기가 불가능하다.
둘째, 유니트의 기능상 PGA와 같은 디바이스를 사용하지 않아도 되는 유니트일지라도 유니트 아이디를 주제어 유니트에게 제공하기 위해서는 PGA가 요구되므로, 부가적인 디바이스를 사용하게 되어 개발 단가가 높아지게 된다.
셋째, 각 유니트 개발자는 주제어 유니트의 CPU 동작 및 타이밍에 대하여 숙지하고 해당 유니트를 개발하여야만 하는 불편이 있다. 이런 요구를 따르지 않을 경우에는 소프트웨어에서 유니트 아이디조차 읽을 수 없는 오류가 발생하게 되고, 개발 시간이 낭비되는 결과가 뒤따른다.
넷째, 각 슬롯에 위치한 레지스터를 소프트웨어에서 읽어야 하므로, 소프트웨어는 시스템이 변경될 때마마 달라지는 슬롯 주소, 슬롯 개수, 유니트 주소, 유니트 종류 등으로 인하여 이전 시스템과 동일한 디바이스를 제어하더라도 많은 부분이 수정되어야 하는 소프트웨어를 개발할 수 밖에 없다. 즉, 소프트웨어의 재사용성을 높이기 위한 구조로 개발하는데 어려움이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 멀티 서비스 시스템에서 각 기능을 제공하는 하드웨어의 위치와 종류에 관계없이 효율적인 처리가 가능하게 된 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치 및 그 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치는, 버퍼를 구비하여 해당 버퍼의 데이터 입력핀들에의 입력신호에 따라 자신의 아이디를 설정하도록 된 서비스 유니트부와; 상기 서비스 유니트에 연결되는 신호선 및 데이터선을 제공하여 주제어 유니트부가 상기 신호선을 통해 상기 서비스 유니트부를 제어하도록 하고 상기 데이터선을 통해 복수개의 서비스 유니트들을 구분하기 위한 아이디 데이터를 전달받을 수 있도록 하는 인터페이스부와; 상기 서비스 유니트마다 복수개의 저장 영역을 할당하여 상기 저장 영역의 설정값에 따라 상기 서비스 유니트의 아이디 데이터 출력을 제어하며 상기 아이디 데이터를 전달받아 저장하였다가 설정된 조건의 성립시에는 상기 각 저장 영역을 초기화하게 되는 주제어 유니트부를 포함하는 것을 그 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 방법은, 주제어 유니트부가 특정 위치의 서비스 유니트부에 대해 출력 제어신호 레지스터의 값을 변화시켜 해당 서비스 유니트부의 아이디 데이터 출력을 인에이블 설정시키는 단계와; 상기 출력 제어신호 레지스터값이 인에이블된 위치의 서비스 유니트부의 버퍼를 인에이블시켜 아이디 데이터 출력이 이루어지도록 하는 단계와; 상기 주제어 유니트부가 상기 서비스 유니트부에서 출력된 아이디 데이터를 설정된 데이터 레지스터에 저장하여 구동된 소프트웨어가 상기 데이터 레지스터의 값을 읽어 상기 서비스 유니트부의 아이디를 인지할 수 있도록 하는 단계를 포함하는 것을 그 특징으로 한다.
도1은 종래기술에 따른 멀티 서비스 시스템의 서비스 유니트 구성 및 시스템 버스 구조도.
도2는 종래기술에 따른 멀티 서비스 시스템의 하드웨어 처리 방법의 흐름도.
도3은 본 발명의 실시예에 따른 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치의 블록도.
도4는 본 발명의 실시예에 따른 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 방법의 순서도.
도5는 본 발명의 실시예에 따른 각 레지스터의 사용 상태 예시도.
* 도면의 주요 부분에 대한 부호의 설명 *
310 : 주제어 유니트311 : PGA
312 : CPU313, 314 : 레지스터
320 : 슬롯321 : 버퍼
331 : 데이터 출력 컨트롤 신호332 : 데이터 버스
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도3은 본 발명의 실시예에 따른 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치의 블록도이고, 도4는 본 발명의 실시예에 따른 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 방법의 순서도이며, 도5는 본 발명의 실시예에 따른 각 레지스터의 사용 예시도이다.
본 실시예는 한 시스템에서 여러 종류의 서비스를 동시에 제공할 수 있는 멀티 서비스 시스템 개발이 용이하게 되도록 하드웨어에서 각 슬롯의 유니트들에 PGA가 삭제될 수 있도록 하여 안정적이고, 저렴하게 시스템과 하드웨어를 구성할 수 있게 함으로써 재사용성이 높은 소프트웨어 코드를 개발할 수 있게 한 것이다.
도3에 따르면, 본 실시예의 처리 장치는 시스템 인터페이스부, 유니트가 위치하는 슬롯(320), 주제어 유니트(310)로 이루어진다.
시스템 인터페이스부는 각 슬롯(320)마다 연결되는 하나의 데이터 출력 컨트롤 신호(331), 임의의 자연수 x에 대하여 x-비트의 데이터 버스(332)로 구성된다. 데이터 출력 컨트롤 신호(331)는 각 슬롯(320)마다 하나씩 연결되어 주제어 유니트(310)가 해당 슬롯(320)내의 각 유니트를 제어할 수 있도록 한다. 데이터 버스(332)는 시스템에서 사용할 유니트의 종류 개수에 따라 그 신호 개수가 결정된다. 여기서는 8비트인 경우를 예시하였다. 만약 8비트를 사용할 경우라면, 0~255까지의 256가지 유니트를 구분할 수 있게 된다. 하지만 모든 데이터 비트가 '0'과 '1'인 경우를 제외하고 모두 254(1~254) 가지의 유니트를 한 슬롯(320)에서 구분할 수 있도록 하는 것이 바람직하다.
각 유니트에는 내부에 단방향 또는 양방향 버퍼(321)를 하나 사용한다. 이러한 버퍼(321)는 244, 254 등의 일반적인 로직 디바이스 계열 버퍼로 구현될 수 있는 것으로, 일반적으로 입력 데이터와 출력 데이터가 8비트로 구성되어 있으며, 출력 데이터가 출력 인에이블 단자인 OE(Output Enable)의 입력신호에 따라 제어되어진다.
각 유니트는 이 디바이스의 데이터 입력 핀들을 구동전위(VCC) 및 접지전위(Ground)에 직접 연결하여 유니트의 고유한 아이디를 설정한다. 주제어 유니트(310)의 데이터 출력 컨트롤 신호(331)를 이용하여 각 유니트의 OE 신호를 제어할 수 있도록 하고, 이때 버퍼(321)로부터 출력되는 데이터가 데이터 버스(332)를 통하여 주제어 유니트(310)로 입력되도록 한다.
주제어 유니트(310)는 내부에 CPU(312)(312)와 PGA(311)(311)를 구비하고 있으며, 레지스터를 유니트 아이디 데이터 출력제어 신호 레지스터(331)와 유니트 아이디 데이터 레지스터(332)로 구분하여 사용한다.
유니트 아이디 데이터 출력제어 신호 레지스터(331)는 각 슬롯(320)마다 하나씩 연결되며, 유니트 내부 버퍼(321)의 OE단자로의 입력신호를 제어한다. 이 레지스터(331)의 비트들은 동시에 단 한 비트만 인에이블 되도록 하며, 유니트 아이디 데이터 레지스터(332)가 소프트웨어로부터 읽혀진 이후에 모든 비트가 디스에이블 되도록 한다.
유니트 아이디 데이터 레지스터(332)는 각 슬롯(320)에서 출력되는 유니트 아이디 데이터가 데이터 버스(332)를 통해 저장되는 레지스터이다. 이 레지스터(332)가 읽혀진 후에는 각 레지스터(331)(332)가 초기값(모든 비트가 '1' 또는 '0'으로 설정됨)으로 자동 설정되도록 한다.
이어서 상기 구성에 따른 하드웨어 처리 장치에 적용될 수 있는 처리 방법을 설명한다.
도4 및 도5에 따르면, 주제어 유니트(310)에 구동되는 소프트웨어는 특정 슬롯(320)의 유니트 종류를 알아내기 위해서 자신의 유니트(즉, 주제어 유니트) 내부에 있는 유니트 아이디 데이터 출력제어 신호 레지스터(331)에서 해당 슬롯(320)의 비트를 인에이블 시킨다. 예를 들어 슬롯1(320) 위치의 비트를 '0'으로 세팅하는 등의 동작이다. 도5는 슬롯1(320)의 비트가 인에이블된 경우를 보인 것이다(S410).
그러면 유니트 아이디 데이터 출력제어 신호 레지스터(331)의 값으로부터 인에이블된 비트의 값이 해당 슬롯(320) 위치의 유니트 내부 아이디를 가진 버퍼(321)의 OE신호를 인에이블 시킨다(S420).
버퍼(321)의 OE신호가 인에이블되면, 해당 슬롯(320)에 위치한 유니트는 아이디 데이터를 데이터 버스(332)로 출력시킨다(S430).
출력된 유니트 아이디 데이터는 주제어 유니트(310)의 유니트 아이디 데이터 레지스터(332)에 저장된다(S440).
소프트웨어가 유니트 아이디 데이터 레지스터(332)를 읽어 해당 유니트의 아이디 값을 알아낼 수 있게 된다(S450).
더불어 본 실시예는 공유하고 있는 하나의 데이터 버스(332)로 동시에 단 한 슬롯(320) 위치의 유니트만 아이디 데이터를 출력할 수 있도록 하기 위하여 다음과 같은 기능을 추가로 구현한다.
첫째, 한 슬롯(320) 위치의 유니트 아이디를 읽기 위하여 주제어유니트(310)의 유니트 아이디 데이터 출력제어 신호 레지스터(331) 중 한 비트를 인에이블시키면, 이 비트가 디스에이블되기 이전에는 이 레지스터(331)에 다른 값을 쓸 수 없도록 한다.
즉, 현재 인에이블시킨 슬롯(320) 위치의 유니트 아이디가 주제어 유니트(310)의 유니트 아이디 데이터 레지스터(332)에 저장되면, 소프트웨어가 그것을 읽어가기 이전에는 다른 슬롯(320) 위치의 유니트가 서로 다른 아이디 데이터를 데이터 버스(332)로 출력할 수 없도록 한 것이다. 만약, 동시에 두 슬롯(320) 위치의 유니트가 서로 다른 아이디 값을 출력하면, 아이디 값은 정상적인 데이터로 인정될 수 없는 상태가 되기 때문이다.
둘째, 소프트웨어에서 주제어 유니트(310)의 유니트 아이디 데이터 레지스터(332)를 읽고 나면, 그로부터 일정시간이 경과된 후에는 자동으로 주제어 유니트(310)의 유니트 아이디 데이터 출력제어 신호 레지스터(331)와 유니트 아이디 데이터 레지스터(332)를 초기값으로 자동 변경한다. 도4 및 도5는 레지스터(313)(314)의 초기값이 '1'로 설정된 경우를 보인 것이다.
기 설명한 바와 같이 한 슬롯(320) 위치의 유니트 아이디를 읽는 동안에는 다른 슬롯(320) 위치의 유니트 아이디를 읽지 못하도록 하였으므로, 한번 유니트 아이디를 읽고 나면 레지스터(313)(314)의 상태를 초기상태로 만들어 주어야 다른 슬롯(320) 위치의 유니트 아이디를 읽을 수 있는 상태가 되기 때문이다.
이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.
본 발명의 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치 및 그 방법에 따르면 다음과 같은 효과가 있다.
첫째, 저렴한 단방향/양방향 버퍼를 사용하여 유니트의 아이디를 구성하므로 저렴하고 안정적인 하드웨어 개발을 용이하게 개발할 수 있다.
둘째, 종래기술에 비해 주제어 유니트의 프로세서 동작과 무관하게 각 슬롯 위치의 유니트 아이디를 읽을 수 있게 되므로, 각 유니트 설계시 오류를 고려하지 않아도 되며 유니트 아이디를 정확하게 읽을 수 있다는 신뢰한 상태에서 소프트웨어를 개발할 수 있다.
셋째, 유니트 아이디의 판단은 각 슬롯의 주소나 유니트의 레지스터 주소와 무관하고 단지 주제어 유니트의 특정 주소 레지스터에 국한되므로, 주제어 유니트의 레지스터 구성을 일관되게 사용함으로써 재사용성이 높은 소프트웨어의 개발이 가능하게 된다.
넷째, 주제어 유니트의 일관성 있는 유니트 아이디 관리가 가능하게 되어 수백 종류의 유니트에 고유한 아이디를 부여하여 개발할 수 있고, 소프트웨어 역시 고유한 하드웨어 구성에 따른 소프트웨어 개발이 가능해질 수 있으므로 서로 다른 시스템에서 한 종류의 유니트를 공유하여 사용할 경우에 효과적으로 적용시킬 수 있다.
다섯째, 종래의 방법과는 달리, 본 발명을 적용하여 어드레스와 데이터 버스로 제어되지 않는 유니트들에도 시스템을 용이하게 설계, 구현 및 관리할 수 있게된다.

Claims (6)

  1. 버퍼를 구비하여 해당 버퍼의 데이터 입력핀들에의 입력신호에 따라 자신의 아이디를 설정하도록 된 서비스 유니트부와;
    상기 서비스 유니트에 연결되는 신호선 및 데이터선을 제공하여 주제어 유니트부가 상기 신호선을 통해 상기 서비스 유니트부를 제어하도록 하고 상기 데이터선을 통해 복수개의 서비스 유니트들을 구분하기 위한 아이디 데이터를 전달받을 수 있도록 하는 인터페이스부와;
    상기 서비스 유니트마다 복수개의 저장 영역을 할당하여 상기 저장 영역의 설정값에 따라 상기 서비스 유니트의 아이디 데이터 출력을 제어하며 상기 아이디 데이터를 전달받아 저장하였다가 설정된 조건의 성립시에는 상기 각 저장 영역을 초기화하게 되는 주제어 유니트부를 포함하는 것을 특징으로 하는 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치.
  2. 제 1항에 있어서, 상기 인터페이스부는,
    각 서비스 유니트부내 버퍼의 특정 단자에 연결되어 상기 특정된 단자로 상기 주제어 유니트의 제어신호를 전달하여 해당 서비스 유니트의 아이디 데이터 출력이 제어되도록 하기 위한 데이터 출력 컨트롤 신호와;
    시스템에서 사용할 유니트의 종류에 따라 신호 개수가 결정되도록 된 임의 비트의 데이터 버스를 포함하여 이루어지는 것을 특징으로 하는 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치.
  3. 제 1항에 있어서, 상기 주제어 유니트부는,
    상기 저장 영역을 레지스터로 구현하여 출력 제어신호 레지스터와 데이터 레지스터로 구분하며, 상기 출력 제어신호 레지스터의 값으로 복수개의 서비스 유니트 중에서 아이디 데이터를 출력할 서비스 유니트가 지정되도록 하며, 상기 서비스 유니트에서 출력되는 아이디 데이터가 상기 데이터 레지스터에 저장되어지도록 된 것을 특징으로 하는 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치.
  4. 주제어 유니트부가 특정 위치의 서비스 유니트부에 대해 출력 제어신호 레지스터의 값을 변화시켜 해당 서비스 유니트부의 아이디 데이터 출력을 인에이블 설정시키는 단계와;
    상기 출력 제어신호 레지스터값이 인에이블된 위치의 서비스 유니트부의 버퍼를 인에이블시켜 아이디 데이터 출력이 이루어지도록 하는 단계와;
    상기 주제어 유니트부가 상기 서비스 유니트부에서 출력된 아이디 데이터를 설정된 데이터 레지스터에 저장하여 구동된 소프트웨어가 상기 데이터 레지스터의 값을 읽어 상기 서비스 유니트부의 아이디를 인지할 수 있도록 하는 단계를 포함하는 것을 특징으로 하는 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 방법.
  5. 제 4항에 있어서,
    상기 데이터 레지스터의 값이 읽혀진 후, 자동으로 상기 주제어 유니트부가 상기 출력 제어신호 레지스터와 상기 데이터 레지스터를 설정된 값으로 초기화시켜 차후에 다른 위치의 서비스 유니트의 아이디를 읽을 수 있도록 하는 것을 특징으로 하는 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 방법.
  6. 제 4항에 있어서,
    한 슬롯 위치의 서비스 유니트부의 아이디를 읽기 위해 주제어 유니트부가 출력 제어신호 레지스터 중 한 비트를 인에이블시키면, 상기 인에이블된 비트가 디스에이블 되기 이전에는 상기 출력 제어신호 레지스터에 다른 값을 쓸 수 없도록 하는 것을 특징으로 하는 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 방법.
KR1020010085713A 2001-12-27 2001-12-27 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치및 그 방법 KR20030055668A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010085713A KR20030055668A (ko) 2001-12-27 2001-12-27 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치및 그 방법
CNB021598452A CN1287304C (zh) 2001-12-27 2002-12-27 一种控制多服务系统的服务控制单元的方法和设备
US10/329,403 US20030126329A1 (en) 2001-12-27 2002-12-27 Apparatus and method for controlling a service control unit of a multi-service system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085713A KR20030055668A (ko) 2001-12-27 2001-12-27 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치및 그 방법

Publications (1)

Publication Number Publication Date
KR20030055668A true KR20030055668A (ko) 2003-07-04

Family

ID=19717652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085713A KR20030055668A (ko) 2001-12-27 2001-12-27 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치및 그 방법

Country Status (3)

Country Link
US (1) US20030126329A1 (ko)
KR (1) KR20030055668A (ko)
CN (1) CN1287304C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050222049A1 (en) * 2004-03-31 2005-10-06 Robinson Cynthia B Combination of dehydroepiandrosterone or dehydroepiandrosterone-sulfate with a glucocorticosteroid for treatment of asthma, chronic obstructive pulmonary disease or allergic rhinitis

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327121A (en) * 1990-11-09 1994-07-05 Hewlett-Packard Company Three line communications method and apparatus
US5768627A (en) * 1995-12-15 1998-06-16 On Spec Electronic, Inc. External parallel-port device using a timer to measure and adjust data transfer rate
US5925940A (en) * 1996-04-01 1999-07-20 P.V. Security, Inc. Vehicle antitheft system controlling parking brake
JP3519954B2 (ja) * 1998-07-30 2004-04-19 富士通株式会社 チップイネーブル信号生成回路及びメモリ装置
US6289371B1 (en) * 1998-09-30 2001-09-11 Hewlett-Packard Company Network scan server support method using a web browser

Also Published As

Publication number Publication date
CN1432937A (zh) 2003-07-30
US20030126329A1 (en) 2003-07-03
CN1287304C (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
US4556953A (en) Interchangeable interface circuitry arrangements for use with a data processing system
JP4083987B2 (ja) 多重レベル接続識別を備えた通信システム
US5542055A (en) System for counting the number of peripheral buses in each hierarch connected to primary bus for creating map of peripheral buses to locate peripheral devices
KR100290944B1 (ko) 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법
US20030074505A1 (en) Serial device daisy chaining method and apparatus
US5420987A (en) Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
US7043568B1 (en) Configuration selection for USB device controller
US6427198B1 (en) Method, system, and program for determining system configuration
US6442628B1 (en) Method and system for automatically determining maximum data throughput over a bus
US4661905A (en) Bus-control mechanism
EP0595960A1 (en) Computer workstation expansion chassis
US5341480A (en) Method and apparatus for providing a two conductor serial bus
JP2004362585A (ja) カード識別の互換性
US6748515B1 (en) Programmable vendor identification circuitry and associated method
US6105080A (en) Host adapter DMA controller with automated host reply capability
US6148384A (en) Decoupled serial memory access with passkey protected memory areas
US7054983B2 (en) USB-HUB device and its control method
US4670855A (en) Interchangeable interface circuit structure
US5724604A (en) Data processing system for accessing an external device and method therefor
US5928338A (en) Method for providing temporary registers in a local bus device by reusing configuration bits otherwise unused after system reset
JPH1055331A (ja) プログラム可能な読み出し／書き込みアクセス信号とその方法
JPS63116258A (ja) デ−タ処理システム
KR910001788B1 (ko) 다중 프로세서 시스템용 메세지 전송 인터럽팅 장치 및 이의 실행방법
US5640594A (en) Method and system for assigning peripheral device addresses
KR20030055668A (ko) 멀티 서비스 시스템의 단위별 하드웨어 아이디 처리 장치및 그 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid