KR20030052636A - Method of fabricating capacitor in semiconductor device - Google Patents

Method of fabricating capacitor in semiconductor device Download PDF

Info

Publication number
KR20030052636A
KR20030052636A KR1020010082656A KR20010082656A KR20030052636A KR 20030052636 A KR20030052636 A KR 20030052636A KR 1020010082656 A KR1020010082656 A KR 1020010082656A KR 20010082656 A KR20010082656 A KR 20010082656A KR 20030052636 A KR20030052636 A KR 20030052636A
Authority
KR
South Korea
Prior art keywords
semiconductor device
capacitor
thin film
manufacturing
sto
Prior art date
Application number
KR1020010082656A
Other languages
Korean (ko)
Other versions
KR100799117B1 (en
Inventor
최은석
염승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010082656A priority Critical patent/KR100799117B1/en
Publication of KR20030052636A publication Critical patent/KR20030052636A/en
Application granted granted Critical
Publication of KR100799117B1 publication Critical patent/KR100799117B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2

Abstract

PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to be capable of obtaining high dielectric constant and low leakage current by using a compound thin film of STO(Strontium Titanate Oxide) and Ta2O5. CONSTITUTION: A lower electrode is formed on a semiconductor substrate. An oxide thin film containing strontium, tantalum and titanium is formed on the lower electrode. A compound thin film consisting of STO(Strontium Titanate Oxide) and Ta2O5 is formed by annealing the oxide thin film containing strontium, tantalum and titanium. Then, an upper electrode is formed on the compound thin film of STO and Ta2O5.

Description

반도체 소자의 캐패시터 제조방법{Method of fabricating capacitor in semiconductor device}Method of fabricating capacitor in semiconductor device

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로 특히, 고유전율을 갖는 STO 와 Ta2O5의 혼합박막을 이용한 캐패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor using a mixed thin film of STO and Ta 2 O 5 having a high dielectric constant.

반도체 메모리 소자에 있어서 그 집적도는 계속 증가하고 있는 추세이며 기가(giga) 비트급의 메모리 소자에 대한 연구도 활발히 이루어지고 있으며 256Mb 급 메모리는 점차로 상용화 되어가고 있다.In the semiconductor memory device, the degree of integration continues to increase, and research on giga bit memory devices is being actively conducted, and 256Mb memory is gradually commercialized.

이와 같이 메모리 소자의 집적도가 높아짐에 따라 단위 셀의 면적도 점점 작아지게 되었는데 단위 셀을 구성하는 캐패시터의 면적도 더불어 감소하고 있다. 하지만 정보를 저장해야 하는 메모리 소자로서 캐패시터는 메모리 소자의 안정적인 동작이 보장되도록 일정정도 이상의 전하량을 저장할 수 있어야 한다.As the integration degree of the memory device increases, the area of the unit cell becomes smaller and smaller, and the area of the capacitor constituting the unit cell is also decreasing. However, as a memory device that needs to store information, a capacitor must be able to store a certain amount of charge to ensure stable operation of the memory device.

미세화되는 캐패시터에서 종래와 같은 저장능력을 확보하기 위해서 캐패시터의 단면적을 증가시키거나 유전물질을 새로운 물질로 대체하려는 방법이 제안되고있다. 현재 고집적 메모리 소자에 사용되는 ONO(Oxide Nitride Oxide) 캐패시터는 그 유전상수가 작아 고집적화에 한계가 있으며 유전상수가 큰 물질을 이용하여 캐패시터를 제조하려는 노력이 계속되고 있다.In order to secure storage capacity as in the conventional miniaturized capacitor, a method of increasing the cross-sectional area of the capacitor or replacing the dielectric material with a new material has been proposed. Currently, ONO (Oxide Nitride Oxide) capacitors used in high-density memory devices have a low dielectric constant and are limited in high integration, and efforts are being made to manufacture capacitors using materials having high dielectric constants.

현재 고집적 반도체 소자의 유전물질로 연구되고 있는 것은 Ta2O5와 STO(Strontium Titanate), BST(Barium Strontium Titanate) 등이며 이중에서 Ta2O5는 실용화 단계에 접어들었다.Currently, the dielectric materials of the highly integrated semiconductor devices are Ta 2 O 5 , STO (Strontium Titanate), and BST (Barium Strontium Titanate). Among them, Ta 2 O 5 has entered the commercialization stage.

STO나 BST는 Ta2O5 에 비해 유전상수가 5배 이상 크기 때문에 좁은 캐패시터 면적에서도 많은 양의 전하를 저장할 수 있으나 그 제조공정이 매우 까다롭고 또한 누설전류가 크기 때문에 실용화에 많은 어려움이 따르고 있다.STO and BST can store a large amount of charge even in a narrow capacitor area because the dielectric constant is five times larger than Ta 2 O5, but the manufacturing process is very difficult and the leakage current is large, which makes it difficult to put to practical use.

STO 또는 BST 유전체를 화학기상증착법(Cemical Vapor Deposition)을 이용하여 제조할 때, 스트론튬(Sr)원료와 바륨(Ba) 원료를 단독으로 사용할 경우에는 Ta2O5유전체를 형성하기 위한 탄탈륨 원료인 Ta(OEt)5 에 비해서 CVD법에 사용하기가 어렵기 때문에 STO, BST 박막을 CVD방법 또는 단원자 증착법(Atomic Layer Deposition)으로 증착하기 어려운 문제가 있었다.When STO or BST dielectrics are manufactured by Chemical Vapor Deposition, Ta is a tantalum raw material for forming Ta 2 O 5 dielectric when strontium (Sr) and barium (Ba) materials are used alone. Compared with (OEt) 5, the STO and BST thin films are difficult to be deposited by the CVD method or the atomic layer deposition method because they are more difficult to use in the CVD method.

따라서, 고유전율의 특성을 가지면서 CVD법 또는 ALD법 등을 용이하게 적용할 수 있는 유전체의 개발이 필요하게 되었다.Therefore, there is a need for the development of a dielectric having a high dielectric constant and easily applying a CVD method or an ALD method.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, STO와 Ta2O5의 혼합박막을 이용하여 CVD법 또는 ALD법 적용이 용이하며 고유전율과 낮은 누설전류 특성을 갖는 캐패시터 제조방법을 제공함을 그 목적으로 한다.The present invention is to solve the above-mentioned problems, it is easy to apply the CVD method or ALD method using a mixed thin film of STO and Ta 2 O 5 and to provide a method of manufacturing a capacitor having a high dielectric constant and low leakage current characteristics For that purpose.

상기한 목적을 달성하기 위한 본 발명은, 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 스트론튬, 탄탈륨 및 티타늄이 함유된 산화물박막을 형성하는 단계; 상기 스트론튬, 탄탈륨 및 티타늄이 함유된 산화물박막을 열처리하여 STO Ta2O5의 혼합박막을 형성하는 단계; 및 상기 STO Ta2O5의 혼합박막 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.The present invention for achieving the above object, forming a lower electrode on the substrate; Forming an oxide thin film containing strontium, tantalum and titanium on the lower electrode; Heat-treating the oxide thin film containing strontium, tantalum, and titanium to form a mixed thin film of STO Ta 2 O 5 ; And forming an upper electrode on the mixed thin film of STO Ta 2 O 5 .

본 발명은 STO와 Ta2O5의 혼합박막을 CVD법, ALD법 또는 PEALD (Plasma Enhanced ALD)법으로 형성하는 것으로, 이러한 혼합박막은 STO 보다는 유전율이 낮지만 Ta2O5보다는 유전율이 높으며 CVD 법등을 적용하기가 용이한 성질을 갖고 있다.The present invention is to form a mixed thin film of STO and Ta 2 O 5 by CVD method, ALD method or PEALD (Plasma Enhanced ALD) method, the mixed thin film has a lower dielectric constant than STO but higher dielectric constant than Ta 2 O 5 and CVD It is easy to apply the law.

STO와 Ta2O5의 혼합 박막을 CVD법 등으로 형성하기 위해서는 Sr과 Ta가 한 분자내에 포함되어 있는 원료와 Ti 원료를 원료상태에서 혼합하여 사용하거나 또는 두 원료를 각각 사용하여 CVD법, ALD법 또는 PEALD법을 통해 혼합박막내의 Sr과 Ti의 원자비가 1:1이 되도록 조절하고 적절한 조건에서 열처리 함으로써 형성된다.In order to form a mixed thin film of STO and Ta 2 O 5 by CVD, etc., a raw material containing Sr and Ta in one molecule and a Ti raw material are mixed in the raw state or CVD method and ALD using two raw materials, respectively. It is formed by controlling the atomic ratio of Sr and Ti in the mixed thin film to be 1: 1 by the method or the PEALD method and performing heat treatment under appropriate conditions.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the technical idea of the present invention.

본 발명의 일실시예에 따른 STO와 Ta2O5의 혼합박막을 형성하는 방법으로는 CVD법 또는 ALD법 또는 PEALD법이 있는데 이러한 방법에 사용되는 원료에 대해 설명한다.A method of forming a mixed thin film of STO and Ta 2 O 5 according to an embodiment of the present invention includes a CVD method, an ALD method or a PEALD method.

먼저, 스트론튬(Sr)과 탄탈륨(Ta)의 원료로는 스트론튬과 탄탈륨이 한 분자에 포함되어 있는 Sr[Ta(OEt)6]2, Sr[Ta(i-OPr)6]2, Sr[Ta(OEt)5(OetOMe)]2등의 원료를 사용하거나 또는 이들 중에서 두가지 이상을 혼합하여 사용할 수도 있다. 이 원료들내의 스트론튬(Sr)과 탄탈륨(Ta)의 원자비는 1:2 이다.First, as raw materials for strontium (Sr) and tantalum (Ta), Sr [Ta (OEt) 6 ] 2 containing Strontium and tantalum in one molecule, Sr [Ta (i-OPr) 6 ] 2 , and Sr [Ta (OEt) 5 (OetOMe)] 2 may be used, or two or more thereof may be mixed and used. The atomic ratio of strontium (Sr) and tantalum (Ta) in these raw materials is 1: 2.

티타늄(Ti)의 원료로는 Ti(OEt)4, Ti(I-OPr)4, Ti(OCH3)4, Ti(n-OBu)4, Ti(I-OPr)2(dmp)2등과 같은 alkoxide계통의 원료를 사용하거나 또는 이들 중에서 두가지 이상을 혼합하여 사용한다.The raw materials of titanium (Ti) are Ti (OEt) 4 , Ti (I-OPr) 4 , Ti (OCH 3 ) 4 , Ti (n-OBu) 4 , Ti (I-OPr) 2 (dmp) 2, and the like. Use alkoxide-based raw materials or mix two or more of them.

전술한 스트론튬과 탄탈륨을 포함하는 하나 이상의 원료와 티타늄을 포함하는 하나 이상의 원료를 혼합하여 STO와 Ta2O5의 혼합박막을 제조할 때, 혼합박막내의 Sr에 대한 Ti의 원자비가 동일하도록 제조공정을 진행하고, 바람직하게는 Sr에 대한 Ti의 원자비가 0.7 ∼ 1.3 이 되도록 제조공정을 수행한다.When the mixed thin film of STO and Ta 2 O 5 is prepared by mixing at least one raw material including strontium and tantalum and one or more raw materials including titanium, the manufacturing process such that the atomic ratio of Ti to Sr in the mixed thin film is the same. Is carried out, and preferably, the manufacturing process is performed such that the atomic ratio of Ti to Sr is 0.7 to 1.3.

STO와 Ta2O5의 혼합박막내의 Sr과 Ti의 원자비를 1:1 (바람직하게는 Sr에 대한 Ti의 원자비가 0.7 ∼ 1.3) 로 하기 위한 방법으로는 여러가지가 있을 수 있다.There may be various methods for setting the atomic ratio of Sr and Ti in the mixed thin film of STO and Ta 2 O 5 to 1: 1 (preferably, the atomic ratio of Ti to Sr is 0.7 to 1.3).

우선, Sr과 Ta가 한 분자내에 포함되어 있는 원료와 Ti 원료를 원료상태에서 적절한 비율로 혼합하여 Sr과 Ti의 원자비를 1:1 (바람직하게는 Sr에 대한 Ti의 원자비가 0.7 ∼ 1.3)이 되도록 CVD법, ALD법, PEALD법을 이용하여 STO와 Ta2O5의 혼합박막을 제조하는 방법이 있을 수 있다.First, a raw material containing Sr and Ta in one molecule and a Ti raw material are mixed in an appropriate ratio in the raw material state so that the atomic ratio of Sr and Ti is 1: 1 (preferably, the atomic ratio of Ti to Sr is 0.7 to 1.3). There may be a method for producing a mixed thin film of STO and Ta 2 O 5 by using the CVD method, ALD method, PEALD method.

Sr과 Ta가 한 분자내에 포함되어 있는 원료와 Ti 원료를 각각 따로 사용하여 CVD법을 이용하는 경우에는, 반응기로 주입되는 각각의 원료 비율을 조절하여 STO와 Ta2O5의 혼합박막내의 Sr과 Ti의 원자비를 1:1 (바람직하게는 Sr에 대한 Ti의 원자비가 0.7 ∼ 1.3) 로 하는 방법이 있을 수 있다.In the case of using the CVD method by using a raw material containing Ti and Sr and Ta separately from each other, the ratio of each raw material injected into the reactor is adjusted to control the ratio of Sr and Ta in the mixed thin film of STO and Ta 2 O 5 . There may be a method in which the atomic ratio of is 1: 1 (preferably, the atomic ratio of Ti to Sr is 0.7 to 1.3).

Sr과 Ta가 한 분자내에 포함되어 있는 원료와 Ti 원료를 각각 따로 사용하여 ALD법, PEALD법을 이용하는 경우에는, 두 원료의 주입회수 비율을 조절하여 STO와 Ta2O5의 혼합박막내의 Sr과 Ti의 원자비를 1:1 (바람직하게는 Sr에 대한 Ti의 원자비가 0.7 ∼ 1.3)로 하는 방법이 있을 수 있다.In the case of using the ALD method and the PEALD method by using a raw material containing Sr and Ta in one molecule and a Ti raw material separately, Sr and Ta in the mixed thin film of STO and Ta 2 O 5 are controlled by adjusting the injection recovery ratio of the two raw materials. There may be a method in which the atomic ratio of Ti is 1: 1 (preferably, the atomic ratio of Ti to Sr is 0.7 to 1.3).

전술한 방법등으로 STO와 Ta2O5의 혼합박막내의 원자비를 조절하여 하부전극상에 STO와 Ta2O5의 혼합박막을 증착한 후, 열처리를 수행하여 STO와 Ta2O5의 혼합박막내의 원자들이 재배열되도록 하면 낮은 온도에서 결정화가 되는 STO와 Ta2O5의 상이 SrTaO7의 상보다 먼저 생기게 됨으로써 STO와 Ta2O5의 혼합박막을 얻을 수 있다.After controlling the atomic ratio in the mixed thin film of STO and Ta 2 O 5 by the method described above, depositing the mixed thin film of STO and Ta 2 O 5 on the lower electrode, and then heat treatment is performed to mix the STO and Ta 2 O 5 When the atoms in the thin film are rearranged, the STO and Ta 2 O 5 phases, which are crystallized at a low temperature, are formed before the SrTaO 7 phases, thereby obtaining a mixed thin film of STO and Ta 2 O 5 .

CVD법을 이용하여 STO와 Ta2O5의 혼합박막내의 Sr과 Ti의 원자비가 1:1 (바람직하게는 Sr에 대한 Ti의 원자비가 0.7 ∼ 1.3)인 STO와 Ta2O5의 혼합 박막을 형성하는 경우에, 증착온도는 상온에서 800℃ 사이의 온도조건이 바람직하며 증착압력은 1mTorr 에서 상압(760 Torr)의 범위를 갖는다.By CVD Sr and Ti in the atomic ratio 1 in the mixed thin film of the STO and Ta 2 O 5: 1 (preferably of Ti atoms to Sr ratio is 0.7 to 1.3) of STO and mixed thin film of Ta 2 O 5 In the case of forming, the deposition temperature is preferably a temperature condition between 800 ℃ at room temperature and the deposition pressure ranges from 1 mTorr to atmospheric pressure (760 Torr).

또한, 반응가스로는 O2, O3, N2O, N2O2, H2O, H2O2, NH3중 어느 한가지 또는 이들의 혼합가스를 사용할 수 있으며 이러한 반응가스와 N2, He, Ne, Ar, Kr, Xe 등의 불활성 가스를 함께 사용할 수도 있다. 또한 전술한 반응가스와 불활성 가스는 플라즈마의 상태로 사용할 수도 있다.In addition, as the reaction gas, any one of O 2 , O 3 , N 2 O, N 2 O 2 , H 2 O, H 2 O 2 , NH 3 , or a mixed gas thereof may be used. , Inert gases such as Ne, Ar, Kr, and Xe may be used together. In addition, the reaction gas and the inert gas described above may be used in a plasma state.

ALD법 또는 PEALD법으로 STO와 Ta2O5의 혼합 박막내의 Sr과 Ti의 원자비가 1:1 (바람직하게는 Sr에 대한 Ti의 원자비가 0.7 ∼ 1.3)인 STO와 Ta2O5의 혼합 박막을 형성하는 경우에도 증착온도는 상온에서 800℃ 사이의 온도조건이 바람직하며 증착압력은 1mTorr 에서 상압(760 Torr)의 범위를 갖는다.ALD method or PEALD method as STO and Ta 2 O 5 Sr atomic ratio of Ti in the mixture thin film: 1 (preferably of Ti atoms to Sr ratio is 0.7 to 1.3) of STO and Ta 2 O 5 blend films Even when forming the deposition temperature is preferably a temperature condition between room temperature and 800 ℃ and the deposition pressure ranges from 1mTorr to atmospheric pressure (760 Torr).

또한, 반응가스로는 O2, O3, N2O, N2O2, H2O, H2O2, NH3중 어느 한가지 또는 이들의 혼합가스를 사용할 수 있으며 이러한 반응가스와 N2, He, Ne, Ar, Kr, Xe 등의 불활성 가스를 함께 사용할 수도 있다. 또한 전술한 반응가스와 불활성 가스는 플라즈마의 상태로 사용할 수도 있다.In addition, as the reaction gas, any one of O 2 , O 3 , N 2 O, N 2 O 2 , H 2 O, H 2 O 2 , NH 3 , or a mixed gas thereof may be used. , Inert gases such as Ne, Ar, Kr, and Xe may be used together. In addition, the reaction gas and the inert gas described above may be used in a plasma state.

전술한 바와 같은 방법으로 STO와 Ta2O5의 혼합 박막을 형성하고 이를 열처리하는 방법에 대해 설명한다.A method of forming a mixed thin film of STO and Ta 2 O 5 and heat-treating the same by the above-described method will be described.

열처리 공정은 O2, O3, N2, N2O 가스들 중 어느 한가지 또는 이들의 혼합가스분위기에서 수행될 수 있으며 N2, He, Ne, Ar, Kr, Xe 등의 불활성 가스를 함께 사용하여 열처리 할 수도 있다.The heat treatment process may be performed in any one of O 2 , O 3 , N 2 , N 2 O gases, or a mixed gas atmosphere thereof, and may be used together with an inert gas such as N 2 , He, Ne, Ar, Kr, and Xe. It can also be heat treated.

열처리 공정은 퍼니스(Furnace) 또는 RTP(Rapid Thermal Processing)를 이용하여 수행될 수 있으며 100 ∼ 1000℃ 의 온도범위에서 5초 ∼ 2시간 동안 수행하며 이와 같은 열처리 공정을 수행하기 이전에 O2플라즈마 처리나 N2O 플라즈마 처리를 수행할 수도 있다.The heat treatment process may be performed using a furnace or rapid thermal processing (RTP), and may be performed for 5 seconds to 2 hours in a temperature range of 100 to 1000 ° C. and before treatment with O 2 plasma. Or N 2 O plasma treatment.

전술한 바와 같은 방법으로 제조된 STO와 Ta2O5의 혼합 박막을 유전체로 사용하여 반도체 소자의 캐패시터를 제조하는 경우에 상부전극 또는 하부전극 재료로는 폴리실리콘, TiN, Ru, RuOx, Pt, Ir, IrOx 등을 이용할 수 있다. x는 화학결합시의 조성비를 나타낸다.In the case of manufacturing a capacitor of a semiconductor device using a mixed thin film of STO and Ta 2 O 5 prepared as described above as a dielectric, as the upper electrode or the lower electrode material, polysilicon, TiN, Ru, RuOx, Pt, Ir, IrOx, etc. can be used. x represents the composition ratio at the time of chemical bonding.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.

본 발명을 반도체 소자의 캐패시터 제조공정에 적용하게 되면 CVD법 또는 ALD법 등의 적용이 용이한 고유전율을 갖는 유전체를 제조할 수 있어 메모리 소자의 고집적화를 가능하게 할 수 있다.When the present invention is applied to a capacitor manufacturing process of a semiconductor device, it is possible to manufacture a dielectric having a high dielectric constant that can be easily applied to the CVD method or the ALD method, etc., thereby enabling high integration of the memory device.

Claims (15)

기판상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate; 상기 하부전극상에 스트론튬, 탄탈륨 및 티타늄이 함유된 산화물박막을 형성하는 단계;Forming an oxide thin film containing strontium, tantalum and titanium on the lower electrode; 상기 스트론튬, 탄탈륨 및 티타늄이 함유된 산화물박막을 열처리하여 STO Ta2O5의 혼합박막을 형성하는 단계; 및Heat-treating the oxide thin film containing strontium, tantalum, and titanium to form a mixed thin film of STO Ta 2 O 5 ; And 상기 STO Ta2O5의 혼합박막 상에 상부전극을 형성하는 단계Forming an upper electrode on the mixed thin film of STO Ta 2 O 5 ; 를 포함하는 반도체 소자의 캐패시터 제조방법.Capacitor manufacturing method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 산화물박막을 형성하는 단계에서In the step of forming the oxide thin film 스트론튬에 대한 티타늄의 원자비는 0.7 ∼ 1.3 인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.A method of manufacturing a capacitor for a semiconductor device, wherein the atomic ratio of titanium to strontium is 0.7 to 1.3. 제1항에 있어서,The method of claim 1, 상기 산화물박막을 형성하는 단계는Forming the oxide thin film 스트론튬 및 탄탈륨이 함유된 제1 산화물원료와 티타늄이 함유된 제2 산화물원료를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.A method for manufacturing a capacitor of a semiconductor device, comprising using a first oxide raw material containing strontium and tantalum and a second oxide raw material containing titanium. 제3항에 있어서,The method of claim 3, 제1 산화물원료로는 Sr[Ta(OEt)6]2, Sr[Ta(i-OPr)6]2, Sr[Ta(OEt)5(OetOMe)]2를 사용하거나 또는 이들 중에서 두 가지 이상을 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.As the first oxide raw material, Sr [Ta (OEt) 6 ] 2 , Sr [Ta (i-OPr) 6 ] 2 , Sr [Ta (OEt) 5 (OetOMe)] 2 , or two or more thereof may be used. A method for manufacturing a capacitor of a semiconductor device, characterized in that used for mixing. 제3항에 있어서,The method of claim 3, 제2 산화물원료로서 alkoxide 계통인 Ti(OEt)4, Ti(I-OPr)4, Ti(OCH3)4, Ti(n-OBu)4, Ti(I-OPr)2(dmp)2를 사용하거나 또는 이들의 혼합물을 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.As the second oxide material, alkoxide-based Ti (OEt) 4 , Ti (I-OPr) 4 , Ti (OCH 3 ) 4 , Ti (n-OBu) 4 , Ti (I-OPr) 2 (dmp) 2 were used. Or a mixture thereof, the method for producing a capacitor of a semiconductor device. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 화학기상증착법 또는 단원자증착법 또는 플라즈마 단원자증착법을 이용하여 스트론튬, 탄탈륨 및 티타늄이 함유된 산화물박막을 형성하는 것을 특징으로 하는반도체 소자의 캐패시터 제조방법.A method for manufacturing a capacitor of a semiconductor device, comprising forming an oxide thin film containing strontium, tantalum, and titanium by chemical vapor deposition, monoatomic deposition, or plasma monoatomic deposition. 제6항에 있어서,The method of claim 6, 증착온도는 상온에서 800℃ 사이의 범위인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The deposition temperature is a capacitor manufacturing method of a semiconductor device, characterized in that the range between 800 ℃ at room temperature. 제6항에 있어서,The method of claim 6, 증착압력은 1 mTorr 에서 760 Torr 인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The deposition pressure is a capacitor manufacturing method of a semiconductor device, characterized in that 1 mTorr to 760 Torr. 제6항에 있어서,The method of claim 6, 반응가스로서 O2, O3, N2O, N2O2, H2O, H2O2, NH3중 어느 한가지 또는 이들의 혼합가스를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.Method for manufacturing a capacitor of a semiconductor device, characterized in that any one of O 2 , O 3 , N 2 O, N 2 O 2 , H 2 O, H 2 O 2 , NH 3 or a mixed gas thereof is used as the reaction gas. . 제9항에 있어서,The method of claim 9, 불활성가스인 N2, He, Ne, Ar, Kr, Xe 중 어느하나 또는 이들의 혼합가스를 함께 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.A method for manufacturing a capacitor of a semiconductor device, characterized in that any one of N 2, He, Ne, Ar, Kr, Xe, or a mixed gas thereof, which is an inert gas, is used together. 제10항에 있어서,The method of claim 10, 상기 반응가스와 상기 불활성가스를 플라즈마상태로 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.And using said reaction gas and said inert gas in a plasma state. 제1항에 있어서,The method of claim 1, 상기 스트론튬, 탄탈륨 및 티타늄이 함유된 산화물박막을 열처리하여 STO와 Ta2O5의 혼합박막을 형성하는 단계에서In the step of forming a mixed thin film of STO and Ta 2 O 5 by heat-treating the oxide thin film containing strontium, tantalum and titanium 열처리 공정은 퍼니스(Furnace) 또는 RTP(Rapid Thermal Processing)를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The heat treatment process is a manufacturing method of a capacitor of a semiconductor device, characterized in that using a furnace (Furnace) or Rapid Thermal Processing (RTP). 제12항에 있어서,The method of claim 12, 상기 열처리 공정은 100 ∼ 1000℃ 의 온도범위에서 5초 ∼ 2시간 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The heat treatment process is a capacitor manufacturing method of a semiconductor device, characterized in that performed for 5 seconds to 2 hours in the temperature range of 100 ~ 1000 ℃. 제12항에 있어서,The method of claim 12, 상기 열처리 공정은 O2, O3, N2, N2O 가스들 중 어느 한가지 또는 이들의 혼합가스 분위기에서 수행되거나 N2, He, Ne, Ar, Kr, Xe 가스를 함께 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The heat treatment process is carried out in any one of O 2 , O 3 , N 2 , N 2 O gas or a mixed gas atmosphere or using N 2 , He, Ne, Ar, Kr, Xe gas together A capacitor manufacturing method of a semiconductor device. 제12항에 있어서,The method of claim 12, 상기 열처리 공정을 수행하기 이전에 O2플라즈마 처리나 N2O 플라즈마 처리를 하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device further comprising the step of performing an O 2 plasma treatment or N 2 O plasma treatment before performing the heat treatment process.
KR1020010082656A 2001-12-21 2001-12-21 Method of fabricating capacitor in semiconductor device KR100799117B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010082656A KR100799117B1 (en) 2001-12-21 2001-12-21 Method of fabricating capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010082656A KR100799117B1 (en) 2001-12-21 2001-12-21 Method of fabricating capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20030052636A true KR20030052636A (en) 2003-06-27
KR100799117B1 KR100799117B1 (en) 2008-01-29

Family

ID=29577393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082656A KR100799117B1 (en) 2001-12-21 2001-12-21 Method of fabricating capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100799117B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197289A (en) * 1997-09-18 1999-04-09 Fujitsu Ltd Thin-film chip capacitor and its manufacture
DE19911150C1 (en) * 1999-03-12 2000-04-20 Siemens Ag Microelectronic structure, especially semiconductor memory, production comprising physically etching a conductive layer from a substrate such that removed material is transferred onto a layer structure side wall
KR20010018256A (en) * 1999-08-18 2001-03-05 윤종용 Fabrication Method of Ferroelectric Capacitor for Hydrogen Endurance

Also Published As

Publication number Publication date
KR100799117B1 (en) 2008-01-29

Similar Documents

Publication Publication Date Title
US6297539B1 (en) Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US6580111B2 (en) Metal-insulator-metal capacitor
KR100415538B1 (en) Capacitor with double dielectric layer and method for fabricating the same
KR100629023B1 (en) Titanium containing dielectric films and methods of forming same
US6204203B1 (en) Post deposition treatment of dielectric films for interface control
US6924968B2 (en) Haze-free BST films
JP2001527282A (en) Method for selectively depositing bismuth-based ferroelectric films
JP2001237399A (en) Method of manufacturing capacitor of semiconductor device
KR100497142B1 (en) Method of manufacturing a capacitor in a semiconductor device
US6645805B2 (en) Method for forming dielectric film of capacitor
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR101060740B1 (en) Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same
US6573150B1 (en) Integration of CVD tantalum oxide with titanium nitride and tantalum nitride to form MIM capacitors
US6531372B2 (en) Method of manufacturing capacitor of semiconductor device using an amorphous TaON
KR100431740B1 (en) Semiconductor with High-k dielectric layer and Method for fabricating the same
KR100799117B1 (en) Method of fabricating capacitor in semiconductor device
KR100388203B1 (en) Method for manufactruing capacitor in semiconductor device
KR100559136B1 (en) Semiconductor capacitor and manufacutring method therefor
KR20120068567A (en) Method for preparing multi-component thin film
JPH11330415A (en) Dielectric thin film and method for forming the same
KR20050002027A (en) Capacitor with double dielectric layer and method for fabricating the same
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee