KR20030050672A - 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법 - Google Patents
원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법 Download PDFInfo
- Publication number
- KR20030050672A KR20030050672A KR1020010081175A KR20010081175A KR20030050672A KR 20030050672 A KR20030050672 A KR 20030050672A KR 1020010081175 A KR1020010081175 A KR 1020010081175A KR 20010081175 A KR20010081175 A KR 20010081175A KR 20030050672 A KR20030050672 A KR 20030050672A
- Authority
- KR
- South Korea
- Prior art keywords
- titanium nitride
- tin
- forming
- film
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000000231 atomic layer deposition Methods 0.000 title claims abstract description 35
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 title 1
- 238000001465 metallisation Methods 0.000 title 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 119
- 239000007789 gas Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000012495 reaction gas Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 21
- 238000010926 purge Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 239000010937 tungsten Substances 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000006227 byproduct Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 229910003074 TiCl4 Inorganic materials 0.000 abstract 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 abstract 2
- 239000010408 film Substances 0.000 description 33
- 230000004888 barrier function Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000012790 adhesive layer Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Composite Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택저항을 감소시키는데 적합한 금속배선의 형성 방법 및 금속배선의 배리어막으로 이용되는 티타늄나이트라이드막의 원자층증착법을 제공하기 위한 것으로, 본 발명의 티타늄나이트라이드의 형성 방법은 기판을 원자층증착챔버내에 로딩시키는 단계, 및 상기 증착챔버내로 티타늄나이트라이드 소스와 반응가스를 교대로 공급하여 상기 기판상에 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 원자층 증착법을 이용한 티타늄나이트라이드의 형성 방법에 관한 것이다.
최근에 0.13㎛급 소자에서 텅스텐비트라인(Tungsten Bit Line) 채용시 WF6에 의한 실리콘기판의 어택을 방지하고, 후속 열공정 진행시 텅스텐(W) 확산에 의한 콘택 저항을 감소시키기 위한 배리어막으로서 티타늄나이트라이드(TiN)를 적용하고 있다.
DRAM 공정에서 비트라인이 캐패시터 상부에 위치하는 CUB(Capacitor under Bit Line) 구조를 가질 경우, 후속 캐패시터 공정의 열공정을 진행하면서 비트라인콘택(Bit Line Contact)은 콘택저항 및 누설(Leakage)이 증가하는 열화(Degration) 현상이 발생하였다.
이러한 문제점을 해결하기 위해 티타늄과 티타늄나이트라이드의 순서로 적층된 Ti/TiN을 증착 및 열처리하여 실리사이드화(Silicidation)하는 공정을 진행한 후, 티타늄나이트라이드(TiN)를 재증착하는 방법이 제안되었다.
여기서, 티타늄나이트라이드(TiN)를 접착층(Glue Layer)이라고 부른다.
이러한 티타늄나이트라이드(TiN) 접착층은 후속 화학기상증착법(Chemical Vapor Deposition; CVD)에 의한 텅스텐 증착시 소스가스인 육불화텅스텐(WF6)에 의해 실리콘기판이 어택받는 것을 방지함과 동시에 후속 열공정에서 텅스텐과 실리콘기판의 실리콘 반응하는 것을 방지하는 배리어(barrier)이다.
그러나, 소자가 미세화되면서 콘택의 크기가 감소함에 따라 접착층의 증착 방식에 따라 콘택 체인(chain) 저항이 증가하고, 균일도(Uniformity)가 열화되는 특성이 나타나는 문제점이 발생된다.
도 1a는 종래기술의 제1예에 따른 비트라인을 도시한 도면이다.
도 1a을 참조하면, 실리콘기판(11)에 고농도 p형 불순물을 이온주입하여 p+소스/드레인(12a)을 형성한 후, 실리콘기판(11)상에 층간절연막(Inter Layer Deposition; ILD)(13)을 증착하고, 층간절연막(13)을 선택적으로 식각하여 p+소스/드레인(12a)의 표면 일부를 노출시키는 콘택홀을 형성한다.
다음으로, 콘택홀을 포함한 층간절연막(13)상에 Ti(14)과 TiN(15a)의 배리어메탈을 차례로 증착한 후, 열처리를 실시하여 Ti(14)과 p+소스/드레인(12a)내 실리콘원자의 반응을 유도하여 티타늄실리사이드(16)를 형성한다.
다음으로, TiN(15a)상에 TiN(15b)을 화학기상증착법(CVD) 또는 스퍼터링법(Sputter)을 이용하여 재증착하는데, 특히 스퍼터링법은 IMP(Ionized Metal Plasma)법을 이용하되, 소스로 TiCl4계 소스를 이용한다.
다음으로, TiN(15b)상에 육불화텅스텐(WF6)을 소스가스로 한 화학기상증착법으로 콘택홀을 채울때까지 층간절연막(13)상에 텅스텐막(18)을 증착한다.
도 1b는 도 1a에 따른 콘택저항을 도시한 도면이다.
도 1a에 도시된 바와 같이, 0.15㎛의 콘택에서 p+콘택 저항이 증가되고, 균일도가 열화됨을 알 수 있다.
따라서, TiCl4계 CVD-TiN과 IMP-TiN은 0.15㎛ 이하의 콘택 CD(Critical Dimension)를 갖는 소자에서는 적용이 불가능하다.
도 2a는 종래기술의 제2예에 따른 비트라인을 도시한 도면이다.
도 2a을 참조하면, 실리콘기판(11)에 고농도 n형 불순물을 이온주입하여 n+소스/드레인(12b)을 형성한 후, 실리콘기판(11)상에 층간절연막(ILD)(13)을 증착하고, 층간절연막(13)을 선택적으로 식각하여 n+소스/드레인(12b)의 표면 일부를 노출시키는 콘택홀을 형성한다.
다음으로, 콘택홀을 포함한 층간절연막(13)상에 Ti(14)과 TiN(15a)의 배리어메탈을 차례로 증착한 후, 열처리를 실시하여 Ti(14)과 n+소스/드레인(12b)내 실리콘원자의 반응을 유도하여 티타늄실리사이드(16)를 형성한다.
다음으로, TiN(15a)상에 TiN(15b)을 화학기상증착법(CVD) 또는 스퍼터링법(Sputter)을 이용하여 재증착하는데, 특히 스퍼터링법은 IMP법을 이용하되, 소스로 TiCl4계 소스를 이용한다.
다음으로, TiN(15b)상에 육불화텅스텐(WF6)을 소스가스로 한 화학기상증착법으로 콘택홀을 채울때까지 층간절연막(13)상에 텅스텐막(18)을 증착한다.
도 2b는 도 2a에 따른 콘택저항을 도시한 도면으로서, 도 1b의 p+콘택과는 다르게 n+콘택에서는 콘택저항이 낮으며, 균일도 또한 양호하다.
도 1b 및 도 2b에 도시된 결과에 의하면, 0.15㎛ 이하의 콘택에서 p+콘택저항이 증가됨에 따라 균일도가 열화됨을 알 수 있다.
따라서, TiCl4CVD TiN과 IMP TiN은 0.15㎛ 이하의 콘택 CD를 갖는 소자에서는 사용이 불가능하다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 콘택저항을 감소시키는데 적합한 금속배선의 형성 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 금속배선의 배리어막으로 이용되는 티타늄나이트라이드막의 원자층증착법을 제공하는데 있다.
도 1a는 종래기술의 제1예에 따른 비트라인을 도시한 도면,
도 1b는 도 1a에 따른 콘택저항을 도시한 도면,
도 2a는 종래기술의 제2예에 따른 비트라인을 도시한 도면,
도 2b는 도 2a에 따른 콘택저항을 도시한 도면,
도 3은 본 발명의 실시예에 따른 티타늄나이트라이드막의 원자층증착법을 도시한 타이밍도,
도 4a 내지 도 4b는 도 3에 따른 티타늄나이트라이드막을 이용한 금속배선의 제조 방법을 도시한 공정 단면도,
도 5는 TiCl4-CVD TiN(200Å), IMP TiN(200Å), ALD TiN(200Å)을 접착층으로 사용한 경우의 p+콘택저항을 비교한 도면,
도 6은 TiCl4-CVD TiN(200Å), IMP TiN(200Å), ALD TiN(200Å)을 접착층으로 사용한 경우의 p+콘택저항변화를 비교한 도면.
상기의 목적을 달성하기 위한 본 발명의 티타늄나이트라이드막의 형성 방법은 기판을 원자층증착챔버내에 로딩시키는 단계, 및 상기 증착챔버내로 티타늄나이트라이드 소스와 반응가스를 교대로 공급하여 상기 기판상에 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
그리고, 본 발명의 금속배선의 형성 방법은 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 반도체기판의 표면을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 포함한 상기 층간절연막상에 원자층증착법에 의한 티타늄나이트라이드막을 형성하는 단계, 및 상기 콘택홀을 채울때까지 상기 층간절연막상에 금속막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
통상적으로 원자층 증착법(Atomic Layer Deposition; ALD)은 반응소스를 챔버 내로 순차적으로 주입하고 제거하는 방식으로 반도체 기판상에 복수의 단원자층을 순차적으로 증착하는 방법이다.
이러한 원자층증착법(ALD)은 화학기상증착법(CVD)처럼 화학반응을 이용하는 증착법이지만 각각의 가스가 챔버 내에서 혼합되지 않고 한개씩 펄스로 흘려진다는 점에서 화학기상증착법(CVD)과 구별된다.
예컨대, A와 B 가스를 사용하는 경우, 먼저 A가스만을주입한다. 이 때, A가스 분자가 화학흡착(Chemical absorption)된다. 챔버에 잔류한 A가스는 아르곤이나 질소와 같은 비활성가스로 퍼지한다. 이후 B가스만을 주입하면, A가스와와 B가스 사이의 반응은 화학흡착된 A가스가 있는 표면에서만 일어나 단원자층 박막이 증착된다. 이때문에 어떠한 몰포로지(Morphology)를 가진 표면이라 해도 100%의 단차피복성(Step coverage)을 획득할 수 있는 것으로 알려져 있다. A가스 및 B가스의 반응 후 챔버에 잔존하는 B가스 및 반응부산물을 퍼지시킨다. A 또는 B 가스를 유입시켜 원자층 증착을 반복함으로써 박막의 두께를 원자층 단위로 조절할 수 있게 된다.
다시 말하면, 원자층 증착법에 의한 박막의 두께는 증착공정의 반복횟수와 밀접한 관계가 있다.
도 3은 본 발명의 실시예에 따른 원자층 증착법을 이용한 TiN의 형성 방법을 도시한 공정 흐름도이다.
먼저, TiN이 증착될 기판을 증착챔버내에 로딩한 후, TiN 소스가스공급기로부터 TiN 소스공급관을 통해 TiN 소스를 증착챔버내로 T1시간동안 유입시킨다. 여기서, T1시간은 TiN 소스가 기판상에 화학적으로 흡착하여 원자층을 형성하는데 충분한 시간이다.
한편, TiN 소스의 원활한 흐름을 위하여 아르곤(Ar)과 같은 운반(carrier) 가스를 하여 TiN 소스와 함께 혼합하여 증착챔버내로 유입시킬 수 있다.
상술한 T1시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 TiN 소스인 TiCl4를 3sccm∼150sccm의 유량으로 0.1초∼1초동안 유입시키며, TiCl4이 흡착될 기판은 300℃∼600℃를 유지한다.
T1시간동안 TiN 소스를 공급한 후, TiN 소스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T2시간동안 공급하여 기판위에 화학적으로 흡착하지 않고 증착챔버내에 남아 있는 TiN 소스를 배기가스관을 통해 제거한다.
이때, T2시간은 미반응 TiN 소스를 제거하기에 충분한 시간이면 되는데, 0.1초∼1초가 바람직하고, 퍼지가스로는 Ar, N2, He를 이용한다. 이때, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
한편, 퍼지가스외에 펌핑(pumping)에 의해 미반응 TiN 소스를 제거할 수도 있다.
T2시간동안 미반응 TiN 소스를 퍼지시킨 후, 반응가스공급기로부터 반응가스공급관을 통해 NH3를 증착챔버내로 T3시간동안 유입시킨다. 여기서, T3시간은 NH3가 기판상에 화학적으로 흡착된 TiN 소스와 반응하는데 충분한 시간이다.
이때, 기판에 흡착된 TiCl4와 반응가스인 NH3이 반응하여 기판상에 순수한 TiN 원자층 박막을 형성시킨다.
상술한 T3시간동안의 공정조건은, 1torr∼10torr의 압력을 유지하는 증착챔버내에 반응가스인 NH3를 100sccm∼3000sccm의 유량으로 0.1초∼1초동안 유입시키며, TiCl4이 흡착된 기판은 300℃∼600℃를 계속 유지한다.
T3시간동안 NH3를 공급한 후, 반응가스공급관에 연결된 밸브를 잠그고 퍼지가스공급관에 연결된 밸브를 열어 퍼지가스공급기로부터 퍼지가스를 증착챔버내로 T4시간동안 공급하여 TiCl4와 NH3의 반응부산물을 배기가스관을 통해 제거한다.
이때, T4시간은 반응부산물을 제거하기에 충분한 시간이면 되는데, 0.1초∼1초가 바람직하고, 퍼지가스로는 Ar, N2, He를 이용한다. 이때, 퍼지가스는 100sccm∼3000sccm의 유량으로 유입된다.
이와 같이, TiN 소스 공급 단계, 퍼지가스 공급 단계, 반응가스(NH3) 공급 단계, 퍼지가스 공급 단계로 이루어진 하나의 사이클을 거치면서 일정한 두께의 TiN이 증착된다.
이 사이클을 반복하면 TiN의 두께가 비례적으로 증가하기 때문에 사이클의 반복을 통하여 원하는 두께의 TiN 박막을 기판상에 증착할 수 있다. 이때, 하나의 사이클당 증착되는 TiN 박막의 두께는 증착챔버내로 유입되는 TiN 소스, 반응가스 및 퍼지가스의 공급 유량과 공급 시간에 따라 결정된다.
본 발명의 실시예에 따라 TiN을 증착하면 TiN의 균일도(Uniformity)와 등포도(conformality) 특성이 향상되고, 이에 따라 TiN을 금속배선막으로 사용할 경우 금속배선의 신뢰성이 증대된다.
도 4a 내지 도 4b는 도 3에 따른 TiN 박막을 이용한 금속배선을 도시한 도면으로서, 특히 비트라인을 도시하고 있다.
도 4a에 도시된 바와 같이, 실리콘기판(21)에 고농도 p형 불순물을 이온주입하여 p+소스/드레인(22)을 형성한 후, 실리콘기판(21)상에 층간절연막(ILD)(23)을 증착하고, 층간절연막(23)을 선택적으로 식각하여 p+소스/드레인(22)의 표면 일부를 노출시키는 콘택홀을 형성한다.
다음으로, 콘택홀을 포함한 층간절연막(23)상에 Ti(24)과 TiN(25a)의 배리어메탈을 차례로 증착하는데, TiN(25a)은 원자층증착법(ALD)을 통해 증착한다.
이때, Ti(24)의 두께는 30Å∼200Å이다. TiN(25a)는 후속 재증착된 TiN(25b)의 두께를 포함하여 100Å∼300Å이다.
다음으로, 열처리를 실시하여 Ti(24)과 p+소스/드레인(22)내 실리콘원자의 반응을 유도하여 티타늄실리사이드(26)를 형성한 후, TiN(25a)상에 TiN(25b)을 원자층증착법(ALD)으로 재증착한다.
이때, 티타늄실리사이드(26)을 형성하기 위한 열처리는 급속열처리(Rapid Thermal Process; RTP)나 노(Furnace) 열처리 방식을 이용하는데, 600℃∼950℃에서 10초∼1시간동안 실시하고, N2, Ar 또는 NH3분위기에서 이루어진다.
도 4b에 도시된 바와 같이, TiN(25b)상에 육불화텅스텐(WF6)을 소스가스로 한 화학기상증착법(CVD)으로 콘택홀을 채울때까지 층간절연막(23)상에텅스텐막(CVD-W, 27)을 증착한다.
일반적으로 메탈과 실리콘 접합에서의 콘택저항()은 다음과 같이 나타낼 수 있다.
여기서, H는 상수이고, B는 배리어메탈의 두께, N은 도펀트 농도를 나타낸다.
수학식1에 의하면, 콘택저항()에 영향을 주는 가장 커다란 인자는 도펀트 농도임을 알 수 있다.
한편, 캐패시터 공정전에 비트라인을 형성하는 공정의 경우에는 비트라인콘택 계면에서 도펀트 농도를 증가시키기 위해 콘택홀 형성후에 도펀트를 추가로 이온주입하는 공정을 채택하고 있다.
전술한 추가 이온주입 공정을 채택하더라도 측정되는 콘택저항측정치(RC)는 다음과 같이 표현된다.
여기서, A는 실리사이드와 실리콘기판의 콘택 면적을 의미한다.
상술한 수학식1 및 수학식2에 의하면, 콘택저항을 결정하는 요소는 크게 불순물의 농도, 콘택 면적, 배리어이다.
본 발명에서는 불순물의 농도 및 콘택 면적에 따른 콘택저항 특성보다는 배리어에 따른 콘택저항 감소를 구현한 것으로, 배리어메탈인 Ti/TiN(24/25a)을 증착한 후에 실리사이드반응(Silicidation)을 진행하게 되는데 이때 실리사이드반응이 이루어지는 도중에 티타늄실리사이드(26)가 자연산화막을 제거하는 효과를 가져 콘택저항을 낮출 수 있다.
그리고, 실리사이드반응후 TiN(25b)를 원자층증착법으로 재증착하고, 화학기상증착법(CVD)으로 비트라인인 텅스텐막(28)을 증착하게 되는데 소스가스로는 WF6-SiH4-H2이 사용된다.
그러나, 텅스텐을 증착할 동안 육불화텅스텐(WF6)에 의해 HF가 생성되고, 이러한 HF에 의해 실리콘기판이 어택받으며, HF에 의한 어택은 TiN의 배리어 역할 정도에 따라서 그 정도의 차이가 나며, 그것에 따라서 콘태저항은 차이가 난다.
또한, 콘택저항은 후속 열처리에 따라 영향을 받게 되는데 열처리에 따라 화학기상증착법(CVD)으로 증착된 텅스텐막(28)과 실리콘기판(21)이 반응하여 WSix가 형성되고, WSix는 콘택저항을 증가시키는 원인으로 작용하게 된다.
따라서, 배리어막인 TiN(25a,25b)이 콘택저항을 결정하는 중요한 요소가 되는데, 도 4에서는 Ti/TiN의 배리어 형성시 TiN(24, 25a/25b)을 원자층증착법으로 증착하므로써 단차피복성이 우수하고 보다 조밀한 막질을 가진 TiN을 제공한다.
이와 같이 원자층증착법에 의한 TiN 접착층(27)은 배리어 두께를 얇게 하여도 우수한 배리어 특성을 보이기 때문에 후속 비트라인을 위한 텅스텐막(28)의 두께를 감소시켜 공정 집적도 측면에서 보다 넓은 공정 윈도우(Process Window)를 확보 할 수 있다.
도 5는 0.25㎛ 및 0.17㎛에서의 TiCl4-CVD TiN(200Å), IMP TiN(200Å), ALD TiN(200Å)을 접착층으로 사용한 경우의 p+콘택저항을 비교한 도면이다.
도 5를 참조하면, 콘택홀의 선폭이 0.17㎛인 경우, CVD TiN(2257±274Ω/콘택면적), IMP TiN(1890±195±Ω/콘택면적), ALD TiN(1549±80Ω/콘택면적)을 나타내고 있는바, ALD 방식으로 증착된 TiN을 이용한 경우의 콘택저항이 CVD TiN 및 IMP TiN을 이용한 경우의 콘택저항보다 현저히 낮음을 알 수 있다.
도 6은 0.15㎛∼0.25㎛까지의 TiCl4-CVD TiN(200Å), IMP TiN(200Å), ALD TiN(200Å)을 접착층으로 사용한 경우의 p+콘택저항변화를 비교한 도면이다.
도 6을 참조하면, TiCl4-CVD TiN(200Å) 및 IMP TiN(200Å)보다 ALD TiN(200Å)을 접착층으로 사용한 경우의 p+콘택저항변화가 균일함을 알 수 있다.
결국, 도 5 및 도 6에 따라 ALD TiN은 CVD TiN 및 IMP TiN보다 뛰어난 배리어 특성을 가지고 있음을 알 수 있다.
결국, 텅스텐을 이용하는 비트라인 형성시, 배리어로서 ALD 방식으로 증착된 TiN을 이용하는 경우는 보다 작은 콘택홀에서 낮은 콘택 저항을 확보할 수 있으며,이로 인해 추가 이온주입공정을 실시하지 않아도 요구되는 콘택저항을 얻을 수 있다.
상술한 본 발명은 텅스텐 비트라인에만 국한되지 않고, 티타늄나이트라이드 (TiN)를 배리어로 이용하는 모든 반도체소자의 제조 공정에 적용 가능하다.
예컨대, 금속배선공정에서 금속배선으로 알루미늄, 구리를 포함한 금속막을 이용하는 경우, 캐패시터 제조 공정에서 스토리지노드와 스토리지노드콘택간 배리어로 이용하는 경우, 캐패시터 제조 공정에서 상부전극과 플레이트라인간 배리어로 이용하는 경우 등에 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 비트라인 형성시 TiN 접착층을 원자층증착법으로 형성하므로써 콘택저항을 감소시키고 콘택저항의 균일도를 개선킬 수 있는 효과가 있다.
또한, 추가 이온주입없이 원하는 콘택저항을 얻을 수 있어 공정을 단순화시킬 수 있는 효과가 있다.
또한, 얇은 두께의 TiN 접착층으로도 배리어 특성이 우수하므로 텅스텐비트라인의 두께를 감소시킬 수 있어 비트라인의 캐패시턴스를 감소시킬 수 있고, 후속공정에서 비트라인간 절연막의 갭필(Gapfill)이 용이하여 공정의 집적도를 향상시킬 수 있는 효과가 있다.
Claims (9)
- 기판을 원자층증착챔버내에 로딩시키는 단계; 및상기 증착챔버내로 티타늄나이트라이드 소스와 반응가스를 교대로 공급하여 상기 기판상에 티타늄나이트라이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 티타늄나이트라이드막의 형성 방법.
- 제1항에 있어서,상기 티타늄나이트라이드소스는 TiCl4인 것을 특징으로 하는 티타늄나이트라이드막의 형성 방법.
- 제1항에 있어서,상기 반응가스는 NH3인 것을 특징으로 하는 티타늄나이트라이드막의 형성 방법.
- 제1항에 있어서,상기 티타늄나이트라이드막을 형성하는 단계는,300℃∼600℃ 온도를 유지하는 기판이 로딩된 1torr∼10torr의 압력을 유지하는 상기 증착챔버내에 3sccm∼150sccm 유량의 TiCl4와 100sccm∼3000sccm 유량의 NH3를 0.1초∼1초동안 유입시키는 것을 특징으로 하는 티타늄나이트라이드막의 형성 방법.
- 제1항에 있어서,상기 티타늄나이트라이드 소스와 반응가스를 교대로 공급하는 단계는,상기 증착챔버내에 상기 티타늄나이트라이드 소스를 공급하는 단계;상기 증착챔버내에 잔류하는 미반응 티타늄나이트라이드 소스를 퍼지시키기 위한 퍼지가스를 공급하는 단계;상기 증착챔버내에 상기 반응가스를 공급하는 단계; 및상기 티타늄나이트라이드 소스와 상기 반응가스의 반응후 발생된 반응부산물을 퍼지시키기 위한 상기 퍼지가스를 다시 공급하는 단계를 포함하여 이루어짐을 특징으로 하는 티타늄나이트라이드막의 형성 방법.
- 반도체기판상에 층간절연막을 형성하는 단계;상기 층간절연막을 선택적으로 식각하여 상기 반도체기판의 표면을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀을 포함한 상기 층간절연막상에 원자층증착법에 의한 티타늄나이트라이드막을 형성하는 단계; 및상기 콘택홀을 채울때까지 상기 층간절연막상에 금속막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속배선의 제조 방법.
- 제6항에 있어서,상기 콘택홀을 형성한 후,상기 콘택홀을 포함한 상기 층간절연막상에 티타늄을 증착하는 단계를 더 포함함을 특징으로 하는 금속배선의 제조 방법.
- 제6항에 있어서,상기 티타늄나이트라이드막은 100Å∼300Å의 두께로 형성되는 것을 특징으로 하는 금속배선의 제조 방법.
- 제6항에 있어서,상기 금속막은 화학기상증착법에 의한 텅스텐막인 것을 특징으로 하는 금속배선의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081175A KR20030050672A (ko) | 2001-12-19 | 2001-12-19 | 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081175A KR20030050672A (ko) | 2001-12-19 | 2001-12-19 | 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030050672A true KR20030050672A (ko) | 2003-06-25 |
Family
ID=29576379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010081175A KR20030050672A (ko) | 2001-12-19 | 2001-12-19 | 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030050672A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199831A (ja) * | 1996-11-22 | 1998-07-31 | Trikon Equip Ltd | 障壁層を形成する方法 |
| KR19990030575A (ko) * | 1997-10-01 | 1999-05-06 | 윤종용 | 반도체 장치의 제조 방법 및 그의 제조 장치 |
| KR20010097163A (ko) * | 2000-04-20 | 2001-11-08 | 윤종용 | 원자층 증착방법을 이용한 장벽 금속막의 제조방법 |
| US6391785B1 (en) * | 1999-08-24 | 2002-05-21 | Interuniversitair Microelektronica Centrum (Imec) | Method for bottomless deposition of barrier layers in integrated circuit metallization schemes |
-
2001
- 2001-12-19 KR KR1020010081175A patent/KR20030050672A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199831A (ja) * | 1996-11-22 | 1998-07-31 | Trikon Equip Ltd | 障壁層を形成する方法 |
| KR19990030575A (ko) * | 1997-10-01 | 1999-05-06 | 윤종용 | 반도체 장치의 제조 방법 및 그의 제조 장치 |
| US6391785B1 (en) * | 1999-08-24 | 2002-05-21 | Interuniversitair Microelektronica Centrum (Imec) | Method for bottomless deposition of barrier layers in integrated circuit metallization schemes |
| KR20010097163A (ko) * | 2000-04-20 | 2001-11-08 | 윤종용 | 원자층 증착방법을 이용한 장벽 금속막의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274603B1 (ko) | 반도체장치의제조방법및그의제조장치 | |
| US7521379B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| US6399491B2 (en) | Method of manufacturing a barrier metal layer using atomic layer deposition | |
| KR100298970B1 (ko) | 실리콘 집적 회로 제조 방법 | |
| US7144806B1 (en) | ALD of tantalum using a hydride reducing agent | |
| EP1920456B1 (en) | Method of fabricating low resistance titanium nitride films | |
| US7955972B2 (en) | Methods for growing low-resistivity tungsten for high aspect ratio and small features | |
| US7411254B2 (en) | Semiconductor substrate | |
| US7358188B2 (en) | Method of forming conductive metal silicides by reaction of metal with silicon | |
| KR100519376B1 (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
| KR100530431B1 (ko) | 반도체장치형성프로세스 | |
| US7060609B2 (en) | Method of manufacturing a semiconductor device | |
| US7122474B2 (en) | Method for forming barrier metal of semiconductor device | |
| KR100510473B1 (ko) | 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법 | |
| KR100467369B1 (ko) | 수소배리어막 및 그를 구비한 반도체장치의 제조 방법 | |
| KR19980033334A (ko) | 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법 | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| KR100551073B1 (ko) | 펄스식 화학기상증착 방식을 이용한 박막 형성 방법 | |
| US7186646B2 (en) | Semiconductor devices and methods of forming a barrier metal in semiconductor devices | |
| KR20030050672A (ko) | 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100513810B1 (ko) | 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법 | |
| KR101621473B1 (ko) | 텅스텐 함유 박막 형성 방법 | |
| KR100431743B1 (ko) | 원자층증착법을 이용한 티타늄나이트라이드막 형성 방법및 그를 이용한 캐패시터의 제조 방법 | |
| KR20050106916A (ko) | 확산방지막을 구비하는 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |