KR20030050571A - Field emission display - Google Patents

Field emission display Download PDF

Info

Publication number
KR20030050571A
KR20030050571A KR1020010081042A KR20010081042A KR20030050571A KR 20030050571 A KR20030050571 A KR 20030050571A KR 1020010081042 A KR1020010081042 A KR 1020010081042A KR 20010081042 A KR20010081042 A KR 20010081042A KR 20030050571 A KR20030050571 A KR 20030050571A
Authority
KR
South Korea
Prior art keywords
electrode
spacer
field emission
glass substrate
emission display
Prior art date
Application number
KR1020010081042A
Other languages
Korean (ko)
Inventor
이범주
최호성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010081042A priority Critical patent/KR20030050571A/en
Publication of KR20030050571A publication Critical patent/KR20030050571A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/26Sealing together parts of vessels
    • H01J9/261Sealing together parts of vessels the vessel being for a flat panel display

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

PURPOSE: A field emission display device is provided to obtain the desired luminance and image by preventing the distortion of the electric field caused due to the spacer. CONSTITUTION: A field emission display device comprises an upper substrate; a lower substrate opposed to the upper substrate; a spacer(64) interposed between the upper substrate and the lower substrate, and which maintains a vacuum space between the upper and lower substrates; a first electrode(66) interposed between the upper substrate and the spacer; a second electrode(68) interposed between the lower substrate and the spacer; and an insulation film(72) covering the second electrode. The insulation film has a specific resistance of 1 to 10¬15¥Øcm.

Description

전계방출 표시소자{FIELD EMISSION DISPLAY}Field emission display device {FIELD EMISSION DISPLAY}

본 발명은 전계방출 표시소자에 관한 것으로 특히, 스페이서에 의한 전자빔왜곡을 방지할 수 있도록 한 전계방출 표시소자에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission display device, and more particularly, to a field emission display device capable of preventing electron beam distortion caused by a spacer.

최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel : PDP), 일렉트로 루미네센스(Electro-Luminescence : EL) 등이 있다. 표시품질을 개선하기 위하여, 평판 표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발이 진행되고 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes (CRTs). Such flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), plasma display panels (PDPs), and electroluminescence (Electro). -Luminescence (EL). In order to improve the display quality, research and development for increasing the brightness, contrast and color purity of flat panel displays have been actively conducted.

이중 FED는 음극선관(CRT)과 동일하게 형광체의 발광을 이용한 표시소자이다. 이에 따라, FED는 음극선관(CRT)의 뛰어난 특성을 유지하면서도 화상의 뒤틀림 없는 저 소비전력의 평면형 디스플레이로 구현될 가능성이 높다.The FED is a display device using light emission of a phosphor similar to a cathode ray tube (CRT). Accordingly, the FED is likely to be implemented as a flat panel display having low power consumption without distortion of the image while maintaining excellent characteristics of the cathode ray tube (CRT).

일반적으로, FED는 종래의 음극선관(CRT)과 같은 3극관이지만 열음극(Hot Cathod)을 이용하지 않고 첨예한 음극 즉, 이미터(Emitter)에 고전계를 집중하여양자역학적인 터널(Tunnel)효과에 의해 전자를 방출하는 냉음극을 이용하고 있다. 그리고, 이미터로부터 방출된 전자는 양극 및 음극간에 인가된 전압에 의해 가속되어 양극에 형성된 형광체막에 충돌됨으로써 형광체를 발광시키게 된다.In general, FED is a triode, like a conventional cathode ray tube (CRT), but quantum mechanical tunnel effect by focusing the high electric field on a sharp cathode, that is, an emitter, without using a hot cathode. A cold cathode that emits electrons is used. The electrons emitted from the emitter are accelerated by the voltage applied between the anode and the cathode and collide with the phosphor film formed on the anode to emit the phosphor.

도 1 및 도 2는 종래의 전계 방출 표시소자를 나타내는 사시도 및 단면도이다.1 and 2 are a perspective view and a cross-sectional view showing a conventional field emission display device.

도 1 및 도 2를 참조하면, 종래의 FED는 상부 유리기판(2) 및 하부 유리기판(8)과, 상부 유리기판(2) 및 하부 유리기판(8) 사이의 진공공간을 유지하는 스페이서(40)와, 하부 유리기판(8) 상에 형성되는 전계방출 어레이(32)를 구비한다.Referring to FIGS. 1 and 2, a conventional FED includes a spacer for maintaining a vacuum space between an upper glass substrate 2 and a lower glass substrate 8, and an upper glass substrate 2 and a lower glass substrate 8. 40 and a field emission array 32 formed on the lower glass substrate 8.

전계방출 어레이(32)는 하부 유리기판(8) 상에 형성되는 캐소드 전극(10) 및 저항층(12)과, 저항층(12)상에 형성되는 게이트 절연층(14) 및 에미터(22)와, 게이트 절연층(14) 상에 형성되는 게이트 전극(16)을 구비한다.The field emission array 32 includes the cathode electrode 10 and the resistive layer 12 formed on the lower glass substrate 8, and the gate insulating layer 14 and the emitter 22 formed on the resistive layer 12. ) And a gate electrode 16 formed on the gate insulating layer 14.

캐소드 전극(10)은 에미터(22)에 전류를 공급하게 되며, 저항층(12)은 캐소드 전극(10)으로부터 에미터(22) 쪽으로 인가되는 과전류를 제한하여 에미터(22)에 균일한 전류를 공급하는 역할을 하게 된다.The cathode electrode 10 supplies a current to the emitter 22, and the resistive layer 12 limits the overcurrent applied from the cathode electrode 10 toward the emitter 22, thereby making it uniform to the emitter 22. It serves to supply current.

게이트 절연층(14)은 캐소드 전극(10)과 게이트 전극(16) 사이를 절연하게 된다. 게이트 전극(16)은 전자를 인출시키기 위한 인출전극으로 이용된다. 스페이서(40)는 상부 유리기판(2)과 하부 유리기판(8) 사이의 고진공 상태를 유지할 수 있도록 상부 유리기판(2)과 하부 유리기판(8)을 지지한다.The gate insulating layer 14 insulates between the cathode electrode 10 and the gate electrode 16. The gate electrode 16 is used as an extraction electrode for drawing electrons. The spacer 40 supports the upper glass substrate 2 and the lower glass substrate 8 so as to maintain a high vacuum state between the upper glass substrate 2 and the lower glass substrate 8.

화상을 표시하기 위하여, 캐소드 전극(10)에 부극성(-)의 캐소드전압이 인가되고 애노드 전극(4)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트 전극(16)에는 정극성(+)의 게이트 전압이 인가된다. 그러면, 에미터(22)로부터 방출된 전자빔(30)이 적색·녹색·청색의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이때, 형광체(6)에 따라 적색·녹색·청색 중 어느 한 색의 가시광이 발광된다.In order to display an image, a negative (-) cathode voltage is applied to the cathode electrode 10 and a positive (+) anode voltage is applied to the anode electrode 4. The gate voltage of positive polarity (+) is applied to the gate electrode 16. Then, the electron beam 30 emitted from the emitter 22 collides with the red, green, and blue phosphors 6 to excite the phosphors 6. At this time, visible light of any one of red, green, and blue colors is emitted according to the phosphor 6.

한편, 게이트전극(16) 상에는 도 3과 같이 전자빔(30)을 포커싱하기 위한 포커싱전극(20)이 형성된다. 포커싱전극(20)과 게이트전극(16) 사이에는 포커싱 절연층(18)이 형성된다. 이와 같은 포커싱전극(20)에는 부극성(-)의 포커스전압이 인가되어 전자빔(30)을 목표 형광체(6)로 집속시킨다. 포커싱 절연층(18)은 포커싱전극(20)과 게이트전극(16)을 절연시킨다.Meanwhile, a focusing electrode 20 for focusing the electron beam 30 is formed on the gate electrode 16 as shown in FIG. 3. A focusing insulating layer 18 is formed between the focusing electrode 20 and the gate electrode 16. A negative focus voltage is applied to the focusing electrode 20 to focus the electron beam 30 on the target phosphor 6. The focusing insulating layer 18 insulates the focusing electrode 20 and the gate electrode 16.

한편, 이와 같이 동작하는 종래의 FED에서 전자빔(30) 확산에 의하여 스페이서(40)가 대전되게 된다. 다시 말하여, 스페이서(40)는 보통 절연체로 형성되고, 절연체의 이차전자 방출계수는 "1"보다 크기 때문에 전자빔(30)과 충돌된 스페이서(40)는 정극성으로 대전된다. 스페이서(40)가 대전되면 스페이서(40) 주변의 전계가 왜곡되어 원하는 휘도 또는 화상이 표시되지 못한다.Meanwhile, in the conventional FED operating as described above, the spacer 40 is charged by diffusion of the electron beam 30. In other words, the spacer 40 is usually formed of an insulator, and the spacer 40 collided with the electron beam 30 is positively charged because the secondary electron emission coefficient of the insulator is larger than "1". When the spacer 40 is charged, the electric field around the spacer 40 is distorted, so that the desired luminance or image may not be displayed.

이와 같은 스페이서(40)의 대전현상을 막기 위하여 도 4와 같이 스페이서(56)에 전극을 형성하는 방법이 제안되었다.In order to prevent such charging of the spacer 40, a method of forming an electrode in the spacer 56 is proposed as shown in FIG. 4.

도 4를 참조하면, 상부 유리기판(2)과 스페이서(56)의 사이에 형성되는 제 1전극(50), 하부 유리기판(8)과 스페이서(56)의 사이에 형성되는 제 2전극(52)과, 제 1전극(50)과 제 2전극(52) 사이에 전도성 박막(54)이 형성된다.Referring to FIG. 4, the first electrode 50 is formed between the upper glass substrate 2 and the spacer 56, and the second electrode 52 is formed between the lower glass substrate 8 and the spacer 56. ), And the conductive thin film 54 is formed between the first electrode 50 and the second electrode 52.

제 1전극(50)은 애노드전극(4)과 전기적으로 접속된다. 따라서, 제 1전극(50)에는 애노드전극(4)과 같이 고전압이 인가된다. 제 2전극(52)에는 기저전위가 공급된다.The first electrode 50 is electrically connected to the anode electrode 4. Therefore, a high voltage is applied to the first electrode 50 like the anode electrode 4. The ground potential is supplied to the second electrode 52.

예를 들어, 애노드전극(4)에 8Kv의 전압이 인가되면 상부 유리기판(2)과 하부 유리기판(8) 사이의 진공공간에는 도 5와 같이 상부 유리기판(2)으로부터 하부 유리기판(8)으로 갈수록 서서히 낮은 전압이 인가된다. 이때, 스페이서(56)에도 진공공간과 동일한 전압이 인가된다. 따라서, 스페이서(56)와 진공공간은 동일한 전위를 갖게되고, 이에 따라 스페이서(56)가 대전되는 것을 방지할 수 있다.For example, when a voltage of 8 Kv is applied to the anode electrode 4, the lower glass substrate 8 is separated from the upper glass substrate 2 in the vacuum space between the upper glass substrate 2 and the lower glass substrate 8 as shown in FIG. 5. Gradually lower voltage is applied. At this time, the same voltage as that of the vacuum space is applied to the spacer 56. Therefore, the spacer 56 and the vacuum space have the same potential, thereby preventing the spacer 56 from being charged.

한편, 제 1전극(50) 및 제 2전극(52) 사이에는 전도성 박막(54) 대신에 다수개의 금속띠가 형성될 수도 있다. 이와 같이, 금속띠가 형성되어도 스페이서(56)가 대전되는 것을 방지할 수 있다.Meanwhile, a plurality of metal bands may be formed between the first electrode 50 and the second electrode 52 instead of the conductive thin film 54. As such, even when the metal strip is formed, it is possible to prevent the spacer 56 from being charged.

하지만 이와 같은 종래의 스페이서(56)에서 제 2전극(52)은 절연체(스페이서), 진공(진공공간) 및 금속(제 2전극)이 만나는 3중점을 형성한다. 이와 같이 3중점이 형성되면 제 2전극(52)에 전계가 집중된다. 따라서, 전계가 집중된 제 2전극(52)으로 부터 원하지 않는 전자가 방출되고, 방출된 전자는 스페이서(56)를 대전시키게 된다. 이에 따라, 종래의 FED에서는 전계가 왜곡되어 원하는 휘도 또는 화상이 표시되지 못한다.However, in the conventional spacer 56, the second electrode 52 forms a triple point where an insulator (spacer), a vacuum (vacuum space), and a metal (second electrode) meet. As such, when the triple point is formed, the electric field is concentrated on the second electrode 52. Accordingly, unwanted electrons are emitted from the second electrode 52 where the electric field is concentrated, and the emitted electrons charge the spacer 56. Accordingly, in the conventional FED, the electric field is distorted, so that the desired luminance or image cannot be displayed.

따라서, 본 발명의 목적은 스페이서에 의한 전자빔왜곡을 방지할 수 있도록한 전계방출 표시소자를 제공하는데 있다.Accordingly, an object of the present invention is to provide a field emission display device capable of preventing electron beam distortion caused by a spacer.

도 1은 종래의 전계방출 표시소자를 나타내는 사시도.1 is a perspective view showing a conventional field emission display device.

도 2는 종래의 전계방출 표시소자를 나타내는 단면도.2 is a cross-sectional view showing a conventional field emission display device.

도 3은 포커싱 전극이 형성된 종래의 전계방출 표시소자를 나타내는 단면도.3 is a cross-sectional view showing a conventional field emission display device in which a focusing electrode is formed.

도 4는 종래의 스페이서를 나타내는 도면.4 shows a conventional spacer;

도 5는 전압의 인가시에 진공공간에 인가되는 전압을 나타내는 도면.5 is a diagram illustrating a voltage applied to a vacuum space when a voltage is applied.

도 6 내지 도 7은 본 발명의 실시예에 의한 스페이서를 나타내는 도면.6 to 7 are views showing a spacer according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2 : 상부 유리기판4 : 애노드전극2: upper glass substrate 4: anode electrode

6 : 형광체8 : 하부 유리기판6: phosphor 8: lower glass substrate

10 : 캐소드전극12 : 저항층10 cathode electrode 12 resistive layer

14 : 게이트절연층16 : 게이트전극14 gate insulating layer 16 gate electrode

18 : 포커싱 절연층20 : 포커싱 전극18: focusing insulating layer 20: focusing electrode

22 : 에미터30 : 전자빔22 emitter 30 electron beam

32 : 전계방출 어레이40,56,64 : 스페이서32: field emission array 40, 56, 64: spacer

50,52,66,68 : 전극54,70 : 전도성 박막50, 52, 66, 68: electrode 54, 70: conductive thin film

72 : 절연막72: insulating film

상기 목적을 달성하기 위하여 본 발명의 전계방출 표시소자는 상부기판과, 상부기판과 대향되도록 형성되는 하부기판과, 상부기판과 스페이서 사이에 설치되는 제 1전극과, 하부기판과 스페이서 사이에 설치되는 제 2전극과, 제 2전극을 감싸도록 형성되는 절연막을 구비한다.In order to achieve the above object, the field emission display device according to the present invention includes an upper substrate, a lower substrate formed to face the upper substrate, a first electrode provided between the upper substrate and the spacer, and a lower substrate and the spacer. A second electrode and an insulating film formed to surround the second electrode.

상기 절연막의 비저항은 1 내지 1015Ω㎝로 설정된다.The resistivity of the insulating film is set to 1 to 10 15 Pa.

상기 상부기판에 형성되는 애노드전극과, 애노드전극에 고전압을 공급하기 위한 고전압 공급부를 구비한다.An anode electrode formed on the upper substrate, and a high voltage supply for supplying a high voltage to the anode electrode.

상기 고전압은 제 1전극에 공급된다.The high voltage is supplied to the first electrode.

상기 제 2전극에 기저전압이 공급된다.A ground voltage is supplied to the second electrode.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 8.

도 6 및 도 7을 본 발명의 실시예에 의한 스페이서를 나타내는 도면이다.6 and 7 illustrate a spacer according to an embodiment of the present invention.

도 6 및 도 7을 참조하면, 본 발명의 실시예에 의한 스페이서(64)는 상부 유리기판(60)과 하부 유리기판(62) 사이에 설치되어 상부 유리기판(60)과 하부 유리기판(62) 사이의 진공공간을 유지한다.6 and 7, the spacer 64 according to the embodiment of the present invention is installed between the upper glass substrate 60 and the lower glass substrate 62 to allow the upper glass substrate 60 and the lower glass substrate 62. Maintain a vacuum space between

상부 유리기판(60)에는 도시되지 않은 애노드전극 및 형광체등이 형성된다. 하부 유리기판(62)에는 캐소드전극 및 이미터등이 형성된다. 상부 유리기판(60) 및 하부 유리기판(62)에 형성되는 전극들은 본원의 종래기술과 동일하게 설치된다.An anode electrode, a phosphor, and the like, which are not shown, are formed on the upper glass substrate 60. A cathode electrode, an emitter, and the like are formed on the lower glass substrate 62. Electrodes formed on the upper glass substrate 60 and the lower glass substrate 62 are installed in the same manner as the prior art of the present application.

본 발명의 실시예에 의한 스페이서(64)는 상부 유리기판(60)과 스페이서(64) 사이에 설치되는 제 1전극(66)과, 하부 유리기판(62)과 스페이서(64) 사이에 설치되는 제 2전극(68)과, 제 1전극(66)과 제 2전극(68) 사이에 박막으로 형성되는 전도성 박막(70)과, 제 2전극(68)을 덮도록 형성되는 절연막(72)을 구비한다. 여기서, 제 1전극(66) 및 제 2전극(68) 사이에는 전도성 박막(70) 대신에 다수개의 금속띠가 형성될 수 도 있다.The spacer 64 according to the embodiment of the present invention is provided between the first electrode 66 installed between the upper glass substrate 60 and the spacer 64, and the lower glass substrate 62 and the spacer 64. A conductive thin film 70 formed of a thin film between the second electrode 68, the first electrode 66, and the second electrode 68, and an insulating film 72 formed to cover the second electrode 68. Equipped. Here, a plurality of metal bands may be formed between the first electrode 66 and the second electrode 68 instead of the conductive thin film 70.

제 1전극(66)에는 애노드전극(4)에 인가되는 고전압이 공급된다. 제 2전극(68)에는 기저전위가 공급된다. 전도성 박막(70)에는 고전압 및 기저전압 사이의 전압이 유도된다.The high voltage applied to the anode electrode 4 is supplied to the first electrode 66. The ground potential is supplied to the second electrode 68. The conductive thin film 70 is induced with a voltage between the high voltage and the base voltage.

예를 들어, 애노드전극(66)에 8Kv의 전압이 인가되면 상부 유리기판(60)과 하부 유리기판(62) 사이의 진공공간에는 상부 유리기판(60)으로부터 하부 유리기판(62)으로 갈수록 서서히 낮은 전압이 인가된다. 이때, 스페이서(64)의 전도성 박막(70)에도 진공공간과 동일한 전압이 인가된다. 따라서, 스페이서(64)와 진공공간은 동일한 전위를 갖게되고, 이에 따라 스페이서(64)는 대전되지 않는다.For example, when a voltage of 8 Kv is applied to the anode electrode 66, the vacuum space between the upper glass substrate 60 and the lower glass substrate 62 gradually increases from the upper glass substrate 60 to the lower glass substrate 62. Low voltage is applied. At this time, the same voltage as that of the vacuum space is applied to the conductive thin film 70 of the spacer 64. Therefore, the spacer 64 and the vacuum space have the same potential, and thus the spacer 64 is not charged.

또한, 제 2전극(68)을 감싸도록 형성되는 절연막(72)은 제 2전극(68)으로부터 전자가 방출되는 것을 방지하게 된다. 이와 같은 절연막(68)은 1~1015Ω㎝의 비저항을 갖는다. 다시 말하여, 절연막(68)은 제 2전극(68)으로부터 전자가 방출되는 것을 방지하여 스페이서(64)가 대전되는 것을 방지한다. 또한, 제 2전극(68)으로부터 전자가 방출되는 것을 방지하여 소비전력을 저감시킬 수 있다.In addition, the insulating layer 72 formed to surround the second electrode 68 prevents electrons from being emitted from the second electrode 68. Such an insulating film 68 has a specific resistance of 1 to 10 15 dBm. In other words, the insulating film 68 prevents electrons from being emitted from the second electrode 68 to prevent the spacer 64 from being charged. In addition, the power consumption may be reduced by preventing the electrons from being emitted from the second electrode 68.

상술한 바와 같이, 본 발명에 따른 전계방출 표시소자에 의하면 스페이서와 하부 유리기판 사이에 형성되는 전극을 감싸도록 형성된 절연막에 의하여 전극에서 전자가 방출되는 것을 방지할 수 있다. 이와 같이 전자에서 전자가 방출되는 것을 방지하기 때문에 스페이서가 대전되는 것을 방지할 수 있다. 따라서, 스페이서에 의한 전계의 왜곡을 방지하고, 이에 따라 원하는 휘도 및 화상을 표시할 수 있다.As described above, the field emission display device according to the present invention can prevent electrons from being emitted from the electrode by an insulating film formed to surround the electrode formed between the spacer and the lower glass substrate. As such, since the electrons are prevented from being emitted from the electrons, the spacers can be prevented from being charged. Therefore, distortion of the electric field caused by the spacer can be prevented, and thus desired luminance and image can be displayed.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (5)

스페이서를 구비하는 전계방출 표시소자에 있어서,A field emission display device comprising a spacer, 상부기판과,Upper substrate, 상기 상부기판과 대향되도록 형성되는 하부기판과,A lower substrate formed to face the upper substrate; 상기 상부기판과 상기 스페이서 사이에 설치되는 제 1전극과,A first electrode disposed between the upper substrate and the spacer; 상기 하부기판과 상기 스페이서 사이에 설치되는 제 2전극과,A second electrode disposed between the lower substrate and the spacer; 상기 제 2전극을 감싸도록 형성되는 절연막을 구비하는 것을 특징으로 하는 전계방출 표시소자.And an insulating film formed to surround the second electrode. 제 1항에 있어서,The method of claim 1, 상기 절연막의 비저항은 1 내지 1015Ω㎝로 설정되는 것을 특징으로 하는 전계방출 표시소자.The resistivity of the insulating film is set to 1 to 10 15 Ωcm Field emission display device, characterized in that. 제 1항에 있어서,The method of claim 1, 상기 상부기판에 형성되는 애노드전극과,An anode electrode formed on the upper substrate; 상기 애노드전극에 고전압을 공급하기 위한 고전압 공급부를 구비하는 것을 특징으로 하는 전계방출 표시소자.And a high voltage supply unit for supplying a high voltage to the anode electrode. 제 4항에 있어서,The method of claim 4, wherein 상기 고전압은 상기 제 1전극에 공급되는 것을 특징으로 하는 전계방출 표시소자.And the high voltage is supplied to the first electrode. 제 1항에 있어서,The method of claim 1, 상기 제 2전극에 기저전압이 공급되는 것을 특징으로 하는 전계방출 표시소자.A field emission display device comprising a ground voltage supplied to the second electrode.
KR1020010081042A 2001-12-19 2001-12-19 Field emission display KR20030050571A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081042A KR20030050571A (en) 2001-12-19 2001-12-19 Field emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081042A KR20030050571A (en) 2001-12-19 2001-12-19 Field emission display

Publications (1)

Publication Number Publication Date
KR20030050571A true KR20030050571A (en) 2003-06-25

Family

ID=29576289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081042A KR20030050571A (en) 2001-12-19 2001-12-19 Field emission display

Country Status (1)

Country Link
KR (1) KR20030050571A (en)

Similar Documents

Publication Publication Date Title
US6307327B1 (en) Method for controlling spacer visibility
JP2001250494A (en) Image forming device
US20060227077A1 (en) Display apparatus with cooling means
US20090295271A1 (en) Field Emission Display Having Multi-Layer Structure
KR100444504B1 (en) Field emission display
KR20070047668A (en) Flat panel display for thermal reduce
US20050264167A1 (en) Electron emission device
KR20060122475A (en) Electron emission display and the method for voltage control
KR100444503B1 (en) Field emission display
KR20030050571A (en) Field emission display
KR100447132B1 (en) Field emission display with spacer and method of adhesion the same
KR100415607B1 (en) Field Emission Display
KR100359019B1 (en) Field Emission Display
KR100252068B1 (en) Field emission device and image display device using the same
KR20020029565A (en) Field emission display
KR100357831B1 (en) Field Emission Display
KR20070069399A (en) Flat panel display for emitting far infrared rays
JP2005063964A (en) Surface conductive electron emission element
KR20030088302A (en) Field emission display
KR100381432B1 (en) The FED equipped with gear-type spacer
KR100338516B1 (en) Field Emission Display and Stabilization Method of Field distribution thereon
KR100625466B1 (en) Field Emission Display
KR100415606B1 (en) Field emission display and adhering method thereof
KR100532999B1 (en) Carbon nanotube field emission device having a field shielding plate
KR100548256B1 (en) Carbon nanotube field emission device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application