KR20030048249A - 분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법 - Google Patents

분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20030048249A
KR20030048249A KR1020010078136A KR20010078136A KR20030048249A KR 20030048249 A KR20030048249 A KR 20030048249A KR 1020010078136 A KR1020010078136 A KR 1020010078136A KR 20010078136 A KR20010078136 A KR 20010078136A KR 20030048249 A KR20030048249 A KR 20030048249A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat sink
circuit board
holes
bonding pads
Prior art date
Application number
KR1020010078136A
Other languages
English (en)
Inventor
서정우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010078136A priority Critical patent/KR20030048249A/ko
Publication of KR20030048249A publication Critical patent/KR20030048249A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 패키지(semiconductor chip package)에 관한 것으로, 상세하게는 분리형 방열판을 구비한 반도체 칩 패키지에 관한 것이다. 본 발명은 반도체 칩 패키지에 있어서 방열성능의 향상을 위해 방열판과 반도체 칩 사이의 부착압력을 조절할 수 있는 분리형 방열판을 구비한 반도체 칩 패키지와 그 제조방법의 제공을 목적으로 하며, 이러한 목적을 이루기 위해 본 발명은 반도체 칩의 비활성면에 하부면의 중앙부가 부착되며 가장자리에는 소정의 간격을 두고 상부면과 하부면을 관통하는 복수개의 관통홀(through hole)들이 형성된 제 1 방열판과, 중앙부에 상부면과 하부면을 관통하여 반도체 칩이 위치할 수 있는 내부홀(inner hole)이 형성되고 하부면은 회로기판의 상부면에 부착되며 상부면에는 제 1 방열판의 관통홀들에 대응하는 복수개의 체결홀(joint hole)들이 형성된 제 2 방열판을 포함하는 것을 특징으로 하는 분리형 방열판을 구비한 반도체 칩 패키지와 그 제조방법을 제공한다.

Description

분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법{Semiconductor chip package comprising division type heat sinks and the manufacturing method thereof}
본 발명은 반도체 칩 패키지에 관한 것으로, 상세하게는 분리형 방열판을 구비한 반도체 칩 패키지와 그 제조방법에 관한 것이다.
최근의 전자기기는 점점 소형경량화, 고성능화 등의 추세를 보이고 있으며, 그에 사용되는 반도체 칩 패키지 또한 그에 대응하여 소형경량화, 고성능화 등의 추세를 보이고 있다. 이러한 추세는 반도체 칩으로부터의 발열 증가라는 문제를 가져왔으며, 이는 완성된 반도체 칩 패키지에서의 성능 저하 및 수명 단축 등의 중대한 문제를 초래할 수 있었기 때문에 반도체 칩 패키지의 신뢰성 차원에서 매우 중요하게 인식되었다. 따라서, 많은 종래의 반도체 칩 패키지들에서는 반도체 칩 패키지의 외부에 별도의 방열판을 부착하거나, 반도체 칩을 방열판으로 덮어 씌워 패키지를 구성하는 등 반도체 칩 패키지에서의 방열을 위한 다양한 방법들이 사용되고 있다. 최근에 많이 사용되는 플립칩 본딩 방식(flip chip bonding type)의 반도체 칩 패키지에서는 하부면 내측에 오목한 부분이 형성되고 그 오목한 부분에 위치한 하부면 내측의 중앙부에 반도체 칩의 비활성면이 부착되며 전체적으로는 반도체 칩을 덮기에 적합하도록 형성된 방열판을 사용하여 반도체 칩 패키지를 구성하는 방법이 많이 적용되고 있으며, 방열판과 반도체 칩의 비활성면 사이에는 열전도성 재료를 개재하여 서로의 부착면이 일정하면서도 부착 면적이 극대화되도록 구성함으로써 반도체 칩으로부터 발생한 열이 외부로 용이하게 방출될 수 있는 구조를 하고 있다. 열전도성 재료는 방열판의 하부면과 반도체 칩의 비활성면 사이의 불규칙한 표면 사이에 개재되어 서로의 접촉 면적을 극대화시키고 반도체 칩으로부터 발생한 열을 방열판으로 신속히 전달하는 역할을 하지만, 열전도성이 방열판에 비해서는 떨어지기 때문에 방열판과 반도체 칩 사이에서의 두께는 최소화됨이 바람직하다. 이를 위해 방열판과 반도체 칩 사이에는 충분한 부착압력이 가해져야 하는데, 앞서 기술한 종래의 구성에서는 방열판과 반도체 칩 사이의 부착압력이 방열판의 하부면 가장자리가 절연성 접착수단을 통해 회로기판에 부착될 때 상측으로부터 브릿지 클립(brdige clip)과 같은 장치에 의해 가해지고 경화된 절연성 접착수단에 의해 유지되므로 브릿지 클립의 기능이 약화되거나 정확한 압점을 벗어나 압력을 가하는 경우 및 절연성 접착수단의 경화시의 접착강도가 감소되었을 경우 등에는 열전도성 재료의 두께는 최소화되지 못할 뿐만 아니라 방열판과 반도체 칩 사이의 접촉 면적도 극대화될 수 없게 된다.
이하, 도면을 참조하여 종래기술에 따른 반도체 칩 패키지를 계속 설명한다.
도 1은 종래기술에 따른 반도체 칩을 나타내는 사시도이고, 도 2는 도 1의 A-A선에 따라 절개한 측단면도이다.
도 1 및 도 2에 나타낸 바와 같이, 종래기술에 따른 반도체 칩 패키지(100)는 활성면에 복수개의 본딩패드(22)들이 형성된 반도체 칩(20), 상부면에는 본딩패드(22)들에 대응하는 복수개의 회로패턴(54)들이 형성되고 하부면에는 회로패턴 (54)들과 전기적으로 연결된 복수개의 외부 접속단자(52)들이 형성되며 반도체 칩(20)이 부착되는 회로기판(50), 본딩패드(22)들과 회로패턴(54)들 사이에 융착되어 서로 전기적으로 연결하는 복수개의 도전성 범프(24)들, 반도체 칩(20)의 활성면과 회로기판(50)의 상부면 사이에 채워지는 언더필 재료(30), 하부면 내측에 오목한 부분(62)이 형성되고 그 오목한 부분(62)에 위치한 하부면 내측의 중앙부에 반도체 칩(20)의 비활성면이 부착되며 전체적으로는 반도체 칩(20)을 덮기에 적합하도록 형성된 방열판(60), 방열판(60)과 반도체 칩(20)의 비활성면 사이에 개재되는 열전도성 재료(32), 방열판(60)과 회로기판 (50)의 상부면 사이에 개재되어 서로 부착시켜주는 절연성 접착수단(34)을 포함하는 구조를 하고 있다.
이러한 구조는 그 구조와 공정이 간단하면서도 방열판과 반도체 칩 사이가 제대로만 부착된다면 높은 방열효과도 얻을 수 있는 구조이지만, 방열판과 반도체 칩의 부착이 방열판의 하부면 가장자리가 절연성 접착수단을 통해 회로기판에 부착될 때 상측으로부터 방열판을 누르는 브릿지 클립(brdige clip)과 같은 장치로부터 가해지는 압력에 의해 이루어지고 경화된 절연성 접착수단에 의해 그 부착이 유지되므로, 부착시 브릿지 클립의 기능이 약화되거나 정확한 압점을 벗어나 압력을 가하는 경우 및 절연성 접착수단의 경화시의 접착강도가 감소되었을 경우 등에는 열전도성 재료의 두께는 최소화되지 못할 뿐만 아니라 방열판과 반도체 칩 사이의 접촉 면적도 극대화될 수 없게 되어 기대하는 방열효과를 얻을 수 없게 된다.
따라서, 본 발명은 앞서 기술한 문제들의 해결을 통해 반도체 칩 패키지에서의 방열성능을 향상시킬 수 있도록 구성된 방열판을 구비한 반도체 칩 패키지와 그 제조방법의 제공을 그 목적으로 한다.
도 1은 종래기술에 따른 반도체 칩 패키지를 나타내는 사시도,
도 2는 도 1의 A-A 선에 따라 절개한 측단면도,
도 3은 본 발명에 따른 반도체 칩 패키지를 나타내는 사시도,
도 4는 도 3의 B-B 선에 따라 절개한 측단면도,
도 5는 본 발명에 따른 제조방법에서의 단계 1을 나타내는 측단면도,
도 6은 본 발명에 따른 제조방법에서의 단계 2를 나타내는 측단면도,
도 7은 본 발명에 따른 제조방법에서의 단계 3을 나타내는 측단면도,
도 8은 본 발명에 따른 제조방법에서의 단계 4를 나타내는 측단면도,
도 9는 본 발명에 따른 제조방법에서의 단계 5를 나타내는 측단면도, 및
도 10은 본 발명에 따른 제조방법에서의 단계 6을 나타내는 측단면도이다.
*도면의 주요부분에 대한 부호의 설명*
반도체 칩 패키지 : 100, 200 반도체 칩 : 20
본딩패드(bonding pad) : 22 도전성 범프(conductive bump) : 24
열전도성 재료 : 32 언더필 재료(underfill material) : 30
절연성 접착수단 : 34 회로기판 : 50
외부 접속단자 : 52 회로패턴(circuit pattern) : 54
방열판 : 60 오목한 부분 : 62
제 1 방열판 : 70 관통홀(through hole) : 72
중앙부 : 74 제 2 방열판 : 80
내부홀(inner hole) : 82 체결홀(joint hole) : 84
체결수단 : 90
이러한 목적을 이루기 위하여, 본 발명은 활성면에 복수개의 본딩패드들이 형성된 반도체 칩, 상부면에는 본딩패드들에 대응하는 복수개의 회로패턴들이 형성되고 하부면에는 회로패턴들과 전기적으로 연결된 복수개의 외부 접속단자들이 형성되며 반도체 칩이 부착되는 회로기판, 본딩패드들과 회로패턴들 사이에 융착되어 서로 전기적으로 연결하는 복수개의 도전성 범프들, 반도체 칩의 활성면과 회로기판의 상부면 사이에 채워지는 언더필 재료, 반도체 칩의 비활성면에 하부면의 중앙부가 부착되며 가장자리에는 소정의 간격을 두고 상부면과 하부면을 관통하여 복수개의 관통홀들이 형성된 제 1 방열판, 중앙부에 상부면과 하부면을 관통하여 반도체 칩이 위치할 수 있는 내부홀이 형성되고 하부면은 회로기판의 상부면에 부착되며 상부면에는 제 1 방열판의 관통홀들에 대응하여 복수개의 체결홀들이 형성된 제 2 방열판, 관통홀을 통하여 체결홀에 체결됨으로써 제 1 방열판과 제 2 방열판을 결합시켜주는 복수개의 체결수단들, 제 1 방열판과 제 2 방열판 사이 및 반도체 칩의 비활성면과 제 1 방열판 사이에 개재되는 열전도성 재료, 및 제 2 방열판과 회로기판의 상부면 사이에 개재되어 서로 부착시켜주는 절연성 접착수단을 포함하는 것을 특징으로 하는 분리형 방열판을 구비한 반도체 칩 패키지를 제공한다. 또한, 반도체 칩의 활성면에 형성된 본딩패드들에 각각 도전성 범프들을 부착시킨 후, 활성면이 회로기판의 상부면을 향하도록 하여 본딩 패드들과 그에 대응하는 회로기판 상부면의 회로패턴들을 도전성 범프들을 통하여 부착시키고 활성면과 회로기판의 상부면 사이에 언더필 재료를 채우는 단계(1), 반도체 칩 주위의 회로기판 상부면에 절연성 접착수단을 도포하고 제 2 방열판의 하부면을 부착시키는 단계(2), 반도체 칩의 비활성면과 제 2 방열판의 상부면에 열전도성 재료를 도포하는 단계(3), 및 제 1 방열판 하부면의 중앙부가 반도체 칩의 비활성면에 열전도성 재료를 사이에 두고 부착되며 관통홀들과 그에 대응하는 체결홀들을 체결수단들을 통하여 결합시키는 단계(4)를 포함하는 것을 특징으로 하는 분리형 방열판을 구비한 반도체 칩 패키지의 제조방법을 제공한다. 본 발명은 방열판을 제 1 방열판과 제 2 방열판으로 분리하여 구성하고 체결수단을 이용하여 체결할 수 있도록 구성함으로써, 방열판과 반도체 칩 사이의 부착압력을 제 2 방열판에 대한 제 1 방열판의 체결시 조절할 수 있도록 하였다.
이하, 도면을 참조하여 본 발명에 따른 분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법에 대하여 상세하게 설명한다.
도 3은 본 발명에 따른 반도체 칩 패키지를 나타내는 사시도이고, 도 4는 도 3의 B-B선에 따라 절개한 측단면도이다. 또한, 도 5 내지 도 10은 본 발명에 따른제조방법에서의 각 단계들을 나타내는 도면들이다.
도 3 및 도 4에 나타낸 바와 같이, 본 발명에 따른 분리형 방열판을 구비한 반도체 칩 패키지(200)는 방열판을 반도체 칩(20)의 비활성면에 하부면의 중앙부가 부착되며 가장자리에는 소정의 간격을 두고 상부면과 하부면을 관통하여 복수개의 관통홀(72)들이 형성된 제 1 방열판(70)과, 중앙부에 상부면과 하부면을 관통하여 반도체 칩(20)이 위치할 수 있는 내부홀(82)이 형성되고 하부면은 회로기판(50)의 상부면에 부착되며 상부면에는 제 1 방열판(70)의 관통홀(72)들에 대응하여 복수개의 체결홀(84)들이 형성된 제 2 방열판(80)으로 분리하여 구성한다. 이 중 제 2 방열판(80)은 회로기판(50)에 부착된 반도체 칩(20)이 내부홀(82) 내에 위치하도록 하여 회로기판(50)에 부착되며, 그렇게 부착된 제 2 방열판(80)의 상부면에는 열전도성 재료(32)가 도포된 후 제 1 방열판(70)이 부착되게 되는데, 제 2 방열판(80)과 제 1 방열판(70)은 복수개의 체결수단(90)이 제 1 방열판(70)에 형성된 관통홀(72)들을 관통하여 제 2 방열판(80)에 형성된 체결홀(84)들에 체결됨으로써 이루어진다. 제 2 방열판(80)과 제 1 방열판(70)의 체결시 체결수단(90)의 체결 정도에 의해 제 1 방열판(70)과 반도체 칩(20)의 비활성면 사이의 부착압력을 조절할 수 있게 된다. 여기서, 제 1 방열판(70)은 하부면 중앙부가 반도체 칩(20) 방향으로 돌출되도록 형성함으로써 부착압력의 조절을 더욱 정밀하게 수행하도록 할 수 있다.
이러한 구성의 방열판을 구비한 반도체 칩 패키지는 도 5 내지 도 10에서 나타낸 각 단계들, 즉, 반도체 칩(20)의 활성면에 형성된 본딩패드(22)들에 각각 도전성 범프(24)들을 부착시킨 후, 활성면이 회로기판(50)의 상부면을 향하도록 하여 본딩 패드(22)들과 그에 대응하는 회로기판(50) 상부면의 회로패턴(54)들을 도전성 범프(24)들을 통하여 부착시키고 반도체 칩(20)의 활성면과 회로기판(50)의 상부면 사이에 언더필 재료(30)를 채우는 단계(1), 반도체 칩(20) 주위의 회로기판(50) 상부면에 절연성 접착수단(34)을 도포하고 제 2 방열판(80)의 하부면을 부착시키는 단계(2), 반도체 칩(20)의 비활성면과 제 2 방열판(80)의 상부면에 열전도성 재료(32)를 도포하는 단계(3) 및 제 1 방열판(70) 하부면의 중앙부가 반도체 칩(20)의 비활성면에 열전도성 재료(32)를 사이에 두고 부착되며 제 1 방열판(70) 가장자리의 관통홀(72)들과 그에 대응하는 제 2 방열판(80)의 체결홀(84)들을 체결수단(90)들을 통하여 결합시키는 단계(4)를 포함하는 제조방법에 의해 이루어진다.
본 발명은 앞서 제시한 방열판의 형태와 구성에 한정되지 않으며, 방열판과 반도체 칩 사이의 부착압력을 체결수단을 통하여 조절함으로써 방열효율을 증가시킬 수 있다는 본 발명의 요지에 부합되는 구성이면 무엇이든 그 구성에 대한 본 발명의 적용을 인정할 수 있다.
이러한 본 발명에 따른 분리형 방열판을 구비한 반도체 칩 패키지의 구조와 그 제조방법에 따르면, 방열판을 반도체 칩의 비활성면에 하부면의 중앙부가 부착되는 제 1 반도체 칩과, 하부면은 회로기판에 부착되고 상부면은 제 1 반도체 칩의 하부면 가장자리에 열전도성 재료와 함께 부착되며 체결수단을 통하여 체결강도를 조절함으로써 제 1 방열판과 반도체 칩의 비활성면 사이의 부착압력을 조절할 수있도록 하는 제 2 방열판기 때문에 둘 사이에 개재된 열전도성 재료의 고른 분포와 최소한의 두께를 유지할 수 있게 되어 플립칩 본딩 방식의 반도체 칩 패키지에서의 방열성능 향상을 기대할 수 있다.

Claims (3)

  1. 활성면에 복수개의 본딩패드(bonding pad)들이 형성된 반도체 칩 (semiconductor chip);
    상부면에 상기 본딩패드들에 대응하는 복수개의 회로패턴(circuit pattern)들이 형성되고 하부면에는 상기 회로패턴들과 전기적으로 연결된 복수개의 외부 접속단자들이 형성되며 상기 반도체 칩이 부착되는 회로기판;
    상기 본딩패드들과 상기 회로패턴들 사이에 융착되어 서로 전기적으로 연결하는 복수개의 도전성 범프(conductive bump)들;
    상기 반도체 칩의 활성면과 상기 회로기판의 상부면 사이에 채워지는 언더필 재료(underfill material);
    상기 반도체 칩의 비활성면에 하부면의 중앙부가 부착되며 가장자리에는 소정의 간격을 두고 상부면과 하부면을 관통하여 복수개의 관통홀(through hole)들이 형성되는 제 1 방열판;
    중앙부에 상부면과 하부면을 관통하여 상기 반도체 칩이 위치할 수 있는 내부홀(inner hole)이 형성되고 하부면은 상기 회로기판의 상부면에 부착되며 상부면에는 상기 제 1 방열판의 상기 관통홀들에 대응하는 복수개의 체결홀(joint hole)들이 형성된 제 2 방열판;
    상기 관통홀을 통하여 상기 체결홀에 체결됨으로써 상기 제 1 방열판과 상기 제 2 방열판을 결합시켜주는 복수개의 체결수단들;
    상기 제 1 방열판과 상기 제 2 방열판 사이 및 상기 반도체 칩의 비활성면과 상기 제 1 방열판 사이에 개재되는 열전도성 재료; 및
    상기 제 2 방열판과 상기 회로기판의 상부면 사이에 개재되어 서로 부착시켜주는 절연성 접착수단;을
    포함하는 것을 특징으로 하는 분리형 방열판을 구비한 반도체 칩 패키지.
  2. 제 1 항에 있어서, 상기 제 1 방열판은 하부면 중앙부가 반도체 칩 방향으로 돌출되어 형성되는 것을 특징으로 하는 분리형 방열판을 구비한 반도체 칩 패키지.
  3. 반도체 칩의 활성면에 형성된 본딩패드들에 각각 도전성 범프들을 부착시킨 후, 상기 활성면이 회로기판의 상부면을 향하도록 하여 상기 본딩 패드들과 그에 대응하는 상기 회로기판 상부면의 회로패턴들을 상기 도전성 범프들을 통하여 부착시키고, 상기 활성면과 상기 회로기판의 상부면 사이에 언더필 재료를 채우는 단계(1);
    상기 반도체 칩 주위의 상기 회로기판 상부면에 절연성 접착수단을 도포하고 제 2 방열판의 하부면을 부착시키는 단계(2);
    상기 반도체 칩의 비활성면과 상기 제 2 방열판의 상부면에 열전도성 재료를 도포하는 단계(3); 및
    제 1 방열판 하부면의 중앙부가 상기 반도체 칩의 비활성면에 열전도성 재료를 사이에 두고 부착되며 상기 관통홀들과 그에 대응하는 상기 체결홀들을 체결수단들을 통하여 결합시키는 단계(4);를
    포함하는 것을 특징으로 하는 분리형 방열판을 구비한 반도체 칩 패키지의 제조방법.
KR1020010078136A 2001-12-11 2001-12-11 분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법 KR20030048249A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010078136A KR20030048249A (ko) 2001-12-11 2001-12-11 분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010078136A KR20030048249A (ko) 2001-12-11 2001-12-11 분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030048249A true KR20030048249A (ko) 2003-06-19

Family

ID=29574203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010078136A KR20030048249A (ko) 2001-12-11 2001-12-11 분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20030048249A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352233B1 (ko) * 2012-03-09 2014-01-16 하나 마이크론(주) 반도체 패키지 및 그 제조방법
US12087696B2 (en) 2019-12-24 2024-09-10 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352233B1 (ko) * 2012-03-09 2014-01-16 하나 마이크론(주) 반도체 패키지 및 그 제조방법
US12087696B2 (en) 2019-12-24 2024-09-10 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
TWI242862B (en) Semiconductor package with heat sink
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
TWI455263B (zh) 晶片封裝結構及晶片封裝方法
US10593564B2 (en) Lid attach optimization to limit electronic package warpage
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
JP2004172489A (ja) 半導体装置およびその製造方法
US7057276B2 (en) Semiconductor package with heat sink
JPH0217665A (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
TW200418157A (en) Semiconductor package with heatsink
US20110079902A1 (en) Semiconductor device
US6614660B1 (en) Thermally enhanced IC chip package
JP3602968B2 (ja) 半導体装置およびその基板接続構造
US20180068916A1 (en) Lid attach optimization to limit electronic package warpage
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
JPH09312355A (ja) 半導体装置とその製造方法
TWI265608B (en) Semiconductor package with heat sink
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
KR20030048249A (ko) 분리형 방열판을 구비한 반도체 칩 패키지 및 그 제조방법
JP3018789B2 (ja) 半導体装置
US20050029655A1 (en) Semiconductor device
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination