KR20030046239A - 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법 - Google Patents

피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법 Download PDF

Info

Publication number
KR20030046239A
KR20030046239A KR1020010076713A KR20010076713A KR20030046239A KR 20030046239 A KR20030046239 A KR 20030046239A KR 1020010076713 A KR1020010076713 A KR 1020010076713A KR 20010076713 A KR20010076713 A KR 20010076713A KR 20030046239 A KR20030046239 A KR 20030046239A
Authority
KR
South Korea
Prior art keywords
address
board
bus
pci bus
data
Prior art date
Application number
KR1020010076713A
Other languages
English (en)
Inventor
이정우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010076713A priority Critical patent/KR20030046239A/ko
Publication of KR20030046239A publication Critical patent/KR20030046239A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야
본 발명은 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어 방법에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은, PC 시스템에서 기본으로 제공하는 PCI 버스 신호를 이용하여 입출력 포트를 구성함으로서 ISA 버스가 없는 PC에서 쉽게 입출력 버스를 구성하여 사용 가능하도록 한 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어 방법을 제공함에 그 목적이 있음.
3. 발명이 해결 방법의 요지
본 발명은, 피씨아이 버스를 이용한 지피아이오 보드 장치에 있어서, PCI 버스 억세스중 시간 분할로 출력되는 어드레스 및 명령 신호를 한 사이클동안 처음의 신호로 유지하기 위한 어드레스 및 명령 래치 수단; 상기 어드레스 및 명령 래치 수단에서 유지된 어드레스 및 명령 신호를 해당 입출력 포트의 입출력을 비교하여 일치하는 GPIO 보드의 데이터 버퍼로 데이터 읽기 인에이블 신호 및 데이터 쓰기 인에이블 신호를 출력하기 위한 디코딩 로직 수단; 및 상기 PCI 구성(Configuration) 사이클에서 입출력간의 동기화를 위해 제어 신호를 출력하기 위한 컨트롤 신호 로직 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 PCI 버스 사이클을 이용한 GPIO 보드등에 응용됨.

Description

피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어 방법{ Apparatus of GPIO Board using the PCI Bus, and its control method}
본 발명은 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어 방법에 관한 것으로, 보다 상세하게는 PCI 버스 신호를 이용하여 입출력 포트를 구성하기 위한 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어 방법에 관한 것이다.
현재 컴퓨터 시스템은 다양한 종류의 버스들이 구비되는데, 예를들어 호스트 버스(Host Bus), PCI(Peripheral Component Interconnect) 버스 및 ISA(Industry Standard Architecture) 버스 등이 있다. 이들 버스에는 각기 해당하는 버스 클럭 신호에 동기해서 데이터들이 전송되며, 이들 버스들에는 컴퓨터 시스템을 구성하는 다양한 디바이스들이 접속되며, 해당 버스 클락 신호에 동기해서 상호 데이터 송수신을 수행하고 있다.
도 1은 종래의 아이에스에이(ISA) 버스를 이용한 지피아이오 보드 장치에 대한 구성 예시도이다.
도 1에 도시된 바와 같이, ISA 버스를 이용한 GPIO 보드 장치는 PC 시스템(100)의 ISA 버스(110)를 통해 어드레스(SA 0-9) 및 컨트롤 신호(IOR#, IOW#,AEN)를 제공받은 어드레스 디코딩 로직부(130)는 특정 입출력 포트를 TTL 로직을 사용하여 디코딩한다.
그리고, 상기 어드레스 디코딩 로직부(130)는 칩 선택 신호(Chip select Dignal)를 데이터 버퍼(140)에 전달한다. 따라서, 상기 데이터 버퍼(140)는 전달받은 칩 선택 신호에 의해 지정된 입출력 포트를 통해 PC 시스템(100)과의 데이터를 입력 및 출력을 수행한다.
그러나, 종래의 입출력 보드 장치는 ISA 버스를 사용하여 구성된 장치로서 현재의 PC의 시스템은 ISA 버스를 지원하지 않으려는 추세에 있어서 결국 ISA 버스를 지원하지 않은 PC 시스템에서는 종래의 입출력 포트 디코딩 장치를 사용할 수 없게 된다.
즉, PC에 제공되는 사용자 업그레이드용 버스 중 ISA 버스를 이용하여 공장 자동화 등의 목적으로 쉽게 입출력 포트를 설계하여 사용할 수 있었으나 ISA 버스가 없어지고 PCI 버스만 제공되어 일반 목적의 입출력 포트 설계가 어려운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, PC 시스템에서 기본으로 제공하는 PCI 버스 신호를 이용하여 입출력 포트를 구성함으로서 ISA 버스가 없는 PC에서 쉽게 입출력 버스를 구성하여 사용 가능하도록 한 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어 방법을 제공함에 그 목적이 있다.
도 1은 종래의 아에스에이 버스를 이용한 지피아이오 보드 장치에 대한 구성 예시도.
도 2는 본 발명에 따른 피씨아이 버스를 이용한 지피아이오 보드 장치에 대한 일실시예 구성도.
도 3은 도 2에 도시된 어드레스 디코딩 로직부에 대한 상세 구성도.
도 4는 본 발명에 따른 피씨아이 버스를 이용한 입출력에 대한 타이밍도.
도 5는 본 발명에 따른 피씨아이 버스를 이용한 지피아이오 보드의 제어 방법에 대한 일실시예 흐름도.
※ 도면의 주요부분에 대한 부호의 설명
200 : PC 시스템 210 : PCI 버스
230 : 어드레스 디코딩 로직부 233 : 어드레스 명령 래치부
235 : 디코딩 로직부 237 : 컨트롤 신호 로직부
240 : 데이터 버퍼
상기와 같은 목적을 달성하기 위한 본 발명은, 피씨아이 버스를 이용한 지피아이오 보드 장치에 있어서, PCI 버스의 어드레스 및 명령 신호를 래치하는 어드레스 및 명령 래치 수단; 상기 어드레스 및 명령 래치 수단에서 래치된 어드레스 및 명령 신호를 디코딩하고, 상기 지피아이오 보드 어드래스와 일치하는 경우 상기 디코딩 된 명령 신호에 의해 데이터 버퍼로 데이터 읽기/쓰기 신호를 출력하기 위한 디코딩 로직 수단; 및 상기 PCI Configuration 사이클에서 입출력간의 동기화를 위해 제어 신호를 출력하기 위한 컨트롤 신호 로직 수단을 포함하는 것을 특징으로한다.
한편, 본 발명은, 피씨아이 버스를 이용한 지피아이오 보드 인식 하는 방법에 있어서, PCI 의 어드레스 포트에 버스/디바이스/펑션 번호를 쓰는 제 1 단계; 상기 버스/디바이스/펑션 번호에 따른 데이터 포트의 값을 읽는 제 2 단계; 상기 데이터 포트의 값이 지피아이오 보드 ID가 아닌 경우, 상기 어드레스 포트에 다음 버스/디바이스/펑션 번호를 쓰고, 데이터 포트 값을 확인하는 제 3 단계; 및 상기 데이터 포트 값이 상기 지피아이오 보드의 ID인 경우, 보드를 인식하는 제 4단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어 방법에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 피씨아이 버스를 이용한 지피아이오 보드 장치에 대한 일실시예 구성도이다.
도 2에 도시된 바와 같이, 상기 지파이아오(GPIO) 보드 장치는, PC 시스템(200)의 PCI 버스(210)를 통해 어드레스와 데이터, 각종 컨트롤신호를 받고 해석하는 어드레스 디코딩 로직부(230) 및 어드레스 디코딩 로직부(230)로부터 출력되는 칩 선택 신호(Chip Select Signal)에 의해 IO 포트에 읽기/쓰기 된 값을 GPIO 데이터로 입출력하기 위한 데이터 버퍼(240)를 포함한다.
즉, 상기 어드레스 디코딩 로직부(230)는 PC 시스템(200)의 PCI 버스(210)를 통해 PCI 클럭 주파수, 제어 신호(FRAME#,IRDY#,TRDY#,CBE 0-3#)를 전달받고, 상기 전달받은 제어 신호에 의해 칩 선택 신호를 데이터 버퍼(240)로 출력한다.
여기서, 상기 FRAME#는 PCI 사이클의 시작시 액티브 되는 신호이고, IRDY#(Initiator Ready)는 전송을 전달하는 마스터 장치의 준비 신호이고, TRDY#(Target Ready)는 전송을 받는 슬레이브 장치의 준비 신호이고, C/BE(Command / Byte Enable signal)은 명령 수행을 위한 트랜잭션(Transaction)의 종류 신호이다.
도 3은 도 2에 도시된 어드레스 디코딩 로직부에 대한 상세 구성도이다.
도 3에 도시된 바와 같이, 상기 어드레스 디코딩 로직부(230)는 PC 시스템(200)의 PCI 버스(210)를 통해 입력되는 어드레스 및 명령을 래치하기 위한 어드레스/명령 래치부(233), 상기 어드레스/명령 래치부(233)에서 전달받은 어드레스와 명령 신호로부터 해당 보드의 데이터 억세스 여부를 판단하는 디코딩 로직부(235) 및 디코딩 로직부(235)로부터 전달받은 선택 신호에 의해 PCI 버스를통한 데이터 전송 사이클의 제어를 수행하는 컨트롤 신호 로직부(237)를 포함한다.
즉, 상기 어드레스/명령 래치부(233)는 PCI 버스에 전송되는 신호를 래치하고, 상기 디코딩 로직부(235)는 상기 어드레스/명령 래치부에서 출력되는 어드레스, 커맨드 및 IDSEL 신호와 해당 입출력 포트의 입출력을 비교하여 일치하면 RDW#(Data Read Enable) 혹은 WREN#(Data Write Enable) 신호를 출력한다.
상기 GPIO보드를 PCI에 장착하는 경우 시스템이 이를 인식하기 위하여, PCI Configuration 사이클을 수행하게 되는데, 이때 GPIO에서는 다른 PCI보드와 구별되기 위하여 별도의 ID를 설정하여야 한다. 때문에 상기 데이터 버퍼 중 하나를 GPIO보드의 ID설정을 위해 사용한다.
이하, 도 2 및 도 3에 제시된 구성을 토대로, 본 발명의 동작을 살펴보면 다음과 같다.
먼저, PCI 버스(210)상에 여러개의 카드가 설치되어 있으므로 사용하고자 하는 보드 즉, GPIO 보드의 ID를 검색해야 한다. 따라서, 상기 보드의 ID를 검색하기 위하여 PCI의 Configuration 읽기/쓰기 포트(CF8, CFC Port)를 통하여 버스 번호, 디바이스 번호, Function 번호 및 레지스터 #를 CF8 입출력 포트로 읽고, CFC 포트에서 읽기(Read)하면 해당 보드의 레지스터 값을 읽을 수 있다. 보다 상세히 설명하면 PCI Initiator가 CF8 port에 버스/디바이스/Function번호를 쓰면, 상기 버스/디바이스/Function번호에 일치하는 PCI 장치가 CFC Port로 응답하게 되는데, Configuration 시에는 각 장치의 ID를 CFC port에 쓰게 되므로, 상기 PCI initiator는 상기 버스/디바이스/Function 번호에 일치하는 장치의 정보를 알 수있게 된다.
Configuration 시, 상기 PC 시스템(200)은 연결된 PCI장치들을 알기 위하여, 버스/디바이스/Function번호를 차례로 증가시키면서, CFC Port를 읽어 응답이 있는지를 확인하고, 응답시에 보드가 있다고 판단하게 되는데, 이때, GPIO 보드의 버스/디바이스/Function 번호를 알 수 있게 된다.
따라서, 상기와 같은 방법에 의해 검색된 GPIO 보드의 버스/디바이스/Function 번호를 CF8 포트에 쓰고, CFC 포트에서 읽기를 하면 GPIO보드의 GPIO 포트를 읽을 수 있다.
즉, 도 4에 도시된 바와 같이, PC 시스템(200)에서 CF8/CFC 입출력 포트를 억세스 하면, 상기 PCI 버스(210)를 통하여 PCI 버스 전송 사이클을 수행하여 PCI 버스의 데이터를 읽기/쓰기를 하게 된다.
이때의 싸이클은 처음 FRAME# 신호를 떨어뜨리고, 이에 맞추어 AD(31 : 0), CBE(3-0)# 신호와 IDSEL 신호를 출력한다.
여기서, 상기 AD(31 : 0)은 Function 번호와 레지스터 번호를 가지고 있고, CBE(3-0)#은 명령어로서 I/O 읽기/쓰기, Memory 읽기/쓰기, Configuration 읽기/쓰기의 명령을 가지고, IDSEL은 해당 버스 및 디바이스의 번호가 일치되었다는 것을 가르킨다.
따라서, 상기 어드레스, 명령어(Command) 및 IDSEL은 어드레스/명령 래치부(233)에서 래치되고, 상기 래치된 어드레스, 명령어는 디코딩 로직부(235)로 전달된다.
상기 디코딩 로직부(235)는 래치된 어드레스, 명령어를 토대로 디코딩하여 RDEN# 또는 WREN#을 데이터 버퍼(240)로 출력하고, 상기 데이터 버퍼(240)는 입력된 RDEN# 또는 WREN#에 의해 해당 버퍼를 제어하여 GPIO 포트의 데이터를 PCI 버스(210)의 AD(31 : 0)에 연결한다. 따라서, 이렇게 연결된 데이터는 컨트롤 신호 로직부(237)에 의해 발생한 TRDY# 및 DEVSEL 신호 등에 동기되어 PC 시스템(200)으로 전달된다.
따라서, 상기와 같은 PCI 버스의 Configuration 사이클을 이용하여 일반 목적의 GPIO 포트를 구성하여 사용할 수 있다.
도 5는 본 발명에 따른 피씨아이 버스를 이용한 입출력 포트 디코딩 방법에 대한 일실시예 흐름도이다.
도 5에 도시된 바와 같이, 먼저 CF8 Port에 버스/디바이스/Function 번호를 쓰고, 상기 쓰여진 [GPIO 보드의 설정된] 버스/디바이스/Function 번호에 응답하여 CFC port에 쓰여진 데이터를 읽는다(S501,S502).
이때, 상기 과정(S502)에서 읽은 데이터를 토대로 GPIO 보드에 설정된 ID 값과 일치하는지를 판단한다(S503).
상기 과정(S503)에서 판단한 결과, ID 값이 일치하지 않을 경우에는 다음 번호의 버스/ 디바이스/Function 번호를 설정하고, 재차 과정(S502)으로 복귀하여 루프를 반복 수행한다.
상기 과정(S503)에서 판단한 결과, 버스/디바이스/Function 번호에 응답하는 장치의 ID가 가 GPIO 보드에 설정된 ID 값과 일치할 경우에는 상기 일치된 보드를취하여 PCI 버스의 [Configuration] 전송 사이클을 이용하여 일반 목적의 GPIO 포트를 구성한다(S505).
이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 다양한 다른 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
상기와 같이 이루어지는 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법은, GPIO 포트를 PCI 버스의 configuration 사이클을 이용하여 쉽게 주문형 반도체를 사용하지 않고 일반적인 로직으로 설계 가능하게 하여 PCI 버스에서 사용 가능하게 하여 PC를 공장 자동화 또는 테스트 장비 등에 사용할 수 있는 유용한 발명이다.

Claims (3)

  1. 피씨아이 버스를 이용한 지피아이오 보드 장치에 있어서,
    PCI 버스의 어드레스 및 명령 신호를 래치하는 어드레스 및 명령 래치 수단;
    상기 어드레스 및 명령 래치 수단에서 래치된 어드레스 및 명령 신호를 디코딩하고, 상기 지피아이오 보드 어드래스와 일치하는 경우 상기 디코딩 된 명령 신호에 의해 데이터 버퍼로 데이터 읽기/쓰기 신호를 출력하기 위한 디코딩 로직 수단; 및
    상기 PCI Configuration 사이클에서 입출력간의 동기화를 위해 제어 신호를 출력하기 위한 컨트롤 신호 로직 수단
    을 포함하는 피씨아이 버스를 이용한 지피아이오 보드 장치.
  2. 제 1 항에 있어서,
    상기 디코딩 로직의 데이터 읽기/쓰기 신호에 따라 데이터를 읽거나 쓰기 위한 버퍼와 상기 지피아이오 보드를 시스템이 인식할 수 있도록 ID정보를 가지는 버퍼를 더 가지는 피씨아이 버스를 이용한 지피아이오 보드 장치.
  3. 피씨아이 버스를 이용한 지피아이오 보드 인식 하는 방법에 있어서,
    PCI의 어드레스 포트에 버스/디바이스/펑션 번호를 쓰는 제 1 단계;
    상기 버스/디바이스/펑션 번호에 따른 데이터 포트의 값을 읽는 제 2 단계;
    상기 데이터 포트의 값이 지피아이오 보드 ID가 아닌 경우, 상기 어드레스 포트에 다음 버스/디바이스/펑션 번호를 쓰고, 데이터 포트 값을 확인하는 제 3단계; 및
    상기 데이터 포트 값이 상기 지피아이오 보드의 ID인 경우, 보드를 인식하는 제 4 단계
    를 포함하는 피씨아이 버스를 이용한 지피아이오 보드 제어 방법.
KR1020010076713A 2001-12-05 2001-12-05 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법 KR20030046239A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010076713A KR20030046239A (ko) 2001-12-05 2001-12-05 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010076713A KR20030046239A (ko) 2001-12-05 2001-12-05 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법

Publications (1)

Publication Number Publication Date
KR20030046239A true KR20030046239A (ko) 2003-06-12

Family

ID=29573243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010076713A KR20030046239A (ko) 2001-12-05 2001-12-05 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR20030046239A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466635B1 (ko) * 2002-04-22 2005-01-15 서울통신기술 주식회사 피씨아이 카드 아이디 설정 장치
KR101012008B1 (ko) * 2008-10-17 2011-01-31 염성희 검체수송용기
KR101397969B1 (ko) * 2012-10-26 2014-06-11 주식회사 셈웨어 Ｐｃｉ 익스프레스 기반 입/출력 카드 시스템 및 이 시스템의 입/출력 카드 인식 방법
GB2539460A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Integrated circuit inputs and outputs
GB2546232A (en) * 2015-06-16 2017-07-19 Nordic Semiconductor Asa Integrated circuit inputs and outputs

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466635B1 (ko) * 2002-04-22 2005-01-15 서울통신기술 주식회사 피씨아이 카드 아이디 설정 장치
KR101012008B1 (ko) * 2008-10-17 2011-01-31 염성희 검체수송용기
KR101397969B1 (ko) * 2012-10-26 2014-06-11 주식회사 셈웨어 Ｐｃｉ 익스프레스 기반 입/출력 카드 시스템 및 이 시스템의 입/출력 카드 인식 방법
GB2539460A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Integrated circuit inputs and outputs
GB2546232A (en) * 2015-06-16 2017-07-19 Nordic Semiconductor Asa Integrated circuit inputs and outputs
US11048653B2 (en) 2015-06-16 2021-06-29 Nordic Semiconductor Asa Integrated circuit inputs and outputs

Similar Documents

Publication Publication Date Title
US5568619A (en) Method and apparatus for configuring a bus-to-bus bridge
US5724529A (en) Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system
US5649128A (en) Multiple bus interface adapter for connection to a plurality of computer bus architectures
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
US5621900A (en) Method and apparatus for claiming bus access from a first bus to a second bus prior to the subtractive decode agent claiming the transaction without decoding the transaction
KR100245818B1 (ko) 트랜잭션 및 수신지 id를 가진 공유 버스 시스템
JP2573566B2 (ja) バスコンバータ
KR100366859B1 (ko) Pci버스상에서이용되는디스크드라이브커넥터인터페이스
US4570217A (en) Man machine interface
CN100382016C (zh) 具有加速器的数字信号系统及其操作方法
KR100742718B1 (ko) 컴퓨터 시스템의 제1 및 제2버스사이에 연결된 투명브리지, 이를 포함하는 시스템 및 컴퓨터 시스템의 제1 및 제2 버스의 브리징 방법
US4792896A (en) Storage controller emulator providing transparent resource sharing in a computer system
EP0689146A1 (en) Bus bridge
JPH0580008B2 (ko)
US5884091A (en) Computer system having a central processing unit responsive to the identity of an upgrade processor
KR100291409B1 (ko) 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치
KR20030046239A (ko) 피씨아이 버스를 이용한 지피아이오 보드 장치 및 그 제어방법
US6240480B1 (en) Bus bridge that provides selection of optimum timing speed for transactions
US6230216B1 (en) Method for eliminating dual address cycles in a peripheral component interconnect environment
US20020026542A1 (en) Interface control method and apparatus
KR100975950B1 (ko) 엑세스 제어 장치 및 엑세스 제어 방법
US5369746A (en) Interprocessor data transferring system and method
US6507878B1 (en) Bus snoop control circuit
KR100259585B1 (ko) 디엠에이 콘트롤러
KR101192285B1 (ko) 통신시스템에서 모듈간 인터페이스 장치 및 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination