KR100366859B1

KR100366859B1 - Pci버스상에서이용되는디스크드라이브커넥터인터페이스

Info

Publication number: KR100366859B1
Application number: KR1019960707005A
Authority: KR
Inventors: 알. 넬슨 알버트
Original assignee: 인텔 코오퍼레이션
Priority date: 1994-06-08
Filing date: 1995-06-05
Publication date: 2003-04-07
Also published as: CN1152965A; DE19580606T1; AU2662895A; GB9625744D0; US5768612A; WO1995034065A3; WO1995034065A2; HK1014072A1; GB2303476A; BR9507958A; CN1084006C; MX9606018A; DE19580606C2; GB2303476B

Abstract

본 발명은 PCI준수 확장슬롯에서 IDE호환 애드-인 카드의 이용을 허용하기 위한 상호접속 메카니즘에 관련된다. 비사용 PCI핀은 IDE애드-인 카드로부터의 인터럽트신호를 필요로 하는 적절한 경로배정을 위하여 제공하도록 채용된다.

PCI슬롯내에 인터럽트제어기에 대한 IDE인터럽트의 경로배정을 위한 신호회로를 인에이블시키고, 기존의 하드디스크 인터럽트로서 재-경로배정한다. 그렇지 않으면 비사용되었을 다른 핀은 컴퓨터시스템의 하드디스크 활성지시LED를 조명하기 위한 신호를 제공하기 위하여 채용된다. 게이팅회로는 IDE비호환, PCI준수 애드-인 카드가 PCI슬롯에서 영향받지 않는 동작과 함께 제공하도록 제공된다.

Description

PCI 버스상에서 이용되는 디스크 드라이브 커넥터 인터페이스

제1도는 본 발명의 일 실시예에 채용되는 버스계층 구조를 이용한 컴퓨터 시스템 아키텍추어를 나타내는 블록 다이어그램,

제2도는 PCI 호환 상호접속을 위한 핀지정을 나타내는 도,

제3도는 본 발명의 일 실시예에 구현되는 PCI-IDE 상호접속회로를 나타내는 게이트 수준의 회로도.

발명의 분야

본 발명은 컴퓨터 시스템의 주변장치 접속에 관련된다. 특히 본 발명은 PCI 로컬버스표준을 갖춘 주변장치 상호접속에 관련된다.

발명의 배경

컴퓨터 산업분야에서, 독립형 시스템을 위하여 널리 채용되는 시스템 아키텍추어로서 AT시스템 설계가 있다. 이러한 시스템 타입을 지원하는 컴퓨터 시스템 마더 보드는 다양한 시스템 구성장치간의 시스템내부통신을 제공하기 위한 표준 입력/출력(I/O)버스를 포함한다. 예를 들면, 시스템의 중앙처리장치(CPU)는 시스템의 하드디스크 드라이브 내지 다른 저장장치에 대한 데이타 검색 및 기록을 위하여 이러한 버스를 이용할 것이다. 이러한 버스표준(bus standards)은 예로써 하드디스크 드라이브가 통합 드라이브 전자장치(IDE;Integrated Drive Electronics)인터페이스를 통하여 접속될 수도 있는 잘 알려진 ISA 및 EISA표준을 포함한다.

컴퓨터 프로세서 기술이 발전함에 따라서, 종래의 ISA, EISA 및 다른 I/O버스표준은 고도의 프로세서를 갖춘 컴퓨터 시스템에 제공되는 것이 부적당하다고 판명되었다.

최근에는 기존의 버스표준보다 더욱 넓은 대역폭을 제공하는 일차 I/O버스로서 이용되는 새로운 I/O버스표준이 도입되었다. 주변장치 상호접속(PCI;Peripher Component Interconnect)버스는 컴퓨터 업계에서 신속하고 광범위하게 채택되고 있다. PCI버스표준은 높은 대역폭 및 새로운 프로세서 기술 및 프로세서 속도의 증가에 무관한 유연성을 제공한다. 현재, 컴퓨터 시스템 구축에서는 PCI버스와 함께 이용되는 그래픽 가속기 및 SCSI 디스크 드라이브 제어기 등과 같은 속도 민감성(sensitive) 주변장치의 설계가 특히 중요하다.

PCI버스 기능을 일반적으로 채용하여 설계되는 컴퓨터는 또한 기존의 수많은 주변장치와의 호환성을 위하여 상기 설명된 것과 같은 저속의 이차 I/O버스를 포함한다. PCI버스 표준과 종래의 I/O버스 표준 사이에는 많은 차이점이 있고, 특히 다양한 인터럽트 프로토콜 면에서 그러하다. 예를들면, EISA/ISA 버스 아키텍추어는 각각이 지정된 용도를 가진 16개의 인터럽트 신호(IRQ [0:15])를 제공한다. 한편, PCI버스는 각각의 PCI버스상의 모든 슬롯에 의하여 공유되는 4개의 공유 인터럽트(INTR [A:D])를 제공한다.

오늘날의 컴퓨터 시스템에서 이용되도록 설계된 많은 하드디스크 드라이브는 집적 드라이브 전자장치(IDE)표준 인터페이스를 이용한다. IDE인터페이스는 비용면에서 매우 효율적임이 판명되었고, PC마더보드 업계에서 광범위하게 채택되고 있다. IDE표준은 고속 "로컬버스"기술에서 이용되는 IDE드라이브를 위하여 더욱 고속의 기능을 제공하기 위하여 채택되고 있다. 하지만, PCI버스에 단순한 IDE드라이브를 인터페이스시키는 것은 상당히 어렵고 비용이 많이 든다. 복잡성은, IDE드라이브와 플로피디스크 드라이브의 인터페이스 사이에 컴퓨터시스템 레지스터를 공유하여야 하는 오래된 PC AT호환성에 대한 요구사항 때문에 일어난다. 이러한 레지스터 공유는 두 드라이브가 그 레지스터에 접근하는 동안에 상기 데이타 버스를 공유하여야 한다는 것을 요구한다. 물론, 각각의 장치는 다른 비트의 데이터를 구동한다.

특히, 주소(3f7h)의 입력/출력 판독은 결국 IDE장치 구동비트 [0:6] 및 플로피장치 구동비트[7]가 된다. 이것은 두 장치가 양방향 3상태가능 버퍼를 이용하므로써 동일한 ISA 또는 EISA버스상에 존재할 경우에 용이하게 성취된다. IDE 인터페이스 뿐만 아니라, PCI버스상에서 플로피디스크 드라이브를 지원하는 것은 통상의 플로피디스크 드라이브 DMA전송을 대체하도록 이용될 수도 있는 특별한 "버스 마스터링"(bus mastering)장치로 인하여 상기 요구사항을 만족시키기 위한 비용절감에 대한 해결책으로 될 수 있다. 어떤 경우에도, 이것은 플로피 드라이브가 저속이고 그리하여 PCI구현체가 시스템 PCI성능에 대한 일종의 병목(bottle neck)현상을 도입하게 되기 때문에 비효율적이다.

PCI 버스상에서 IDE 호환 하드디스크 드라이브를 구현하는데 따르는 또 다른 문제점은 PCI버스가 IDE인터페이스를 지원하도록 요구된 어떤 신호를 제공하지 않는다는 것이다. 이러한 신호에는 지정된 하드디스크 인터럽트출력 및 컴퓨터 시스템의 하드디스크 드라이브 활성 LED지시기를 기동시키는 출력이 포함된다.

더나아가, PCI 표준은 비준수(non-compliant) 장치에 의하여 사용되기 위한 어떠한 여분의 핀도 식별하지 않는다. 이것은 이점이 될 수 있고, 그래서 본 발명의 목적도 PCI버스상에서 사용하기 위한 IDE 디스크 드라이브에 대한 인터페이스를 또한 제공할 수 있는 컴퓨터 시스템 마더보드상에 완전준수 PCI 슬롯을 제공하는것이다.

발명의 요약

앞의 논의로 부터, 컴퓨터 시스템의 성능은 IDE인터페이스를 가진 하드디스크 드라이브가 컴퓨터 시스템의 향상된 입력/출력 버스상에서 사용되도록 하게 하는 메카니즘을 제공하므로써 향상될 수도 있다. 따라서, 본 발명의 목적은 PCI버스와 같은 고속로컬버스에의 신규성있는 상호접속을 통하여 컴퓨터 시스템내에서 IDE-인터페이스된 하드디스크 드라이브를 이용하기 위한 방법 및 장치를 제공하는 것이다.

본 발명의 이러한 목적 및 그 밖의 목적은 컴퓨터 시스템의 PCI슬롯중의 하나를 통하여 IDE 호환 디스크 드라이브를 이용하기 위하여 컴퓨터 시스템의 마더보드상에 부가적인 회로를 포함시키므로써 제공된다. 컴퓨터 시스템 마더보드상의 PCI슬롯은 다른 PCI 확장카드의 사용을 위하여 변경되지 않으며 완전한 PCI 호환성을 유지한다. 시스템의 통상적인 동작중에 PCI 프로토콜에 의하여 사용되지 않는 여러 핀들은 본 발명에서 채용된다.

PCI커넥터와 함께 IDE 애드-인 카드는 존재신호를 제공하므로써 그렇지않으면 PCI 프로토콜에서 지정된 사용되지 않았던 시험입력핀을 통해 PCI슬롯내에 자신의 존재를 그 변형된 시스템 마더보드에게 신호할 것이다. 아무런 IDE카드가 존재하지 않는때에 컴퓨터 시스템의 마더보드는 신호가 무조건으로 비활성을 지시하는 신호가 되도록 하기위해 약한 풀업저항을 포함할 것이다. IDE카드는 삽입되는 때에 활성로우신호를 핀에게 제공한다.

IDE카드가 PCI슬롯내에서 검출되는 때에, 신호조정회로는 적절한 인터럽트 및 다른 신호가 그 카드로부터 검출되고 이용될 수 있도록 하기 위하여 기동될 것이다.

변형된 시스템 마더보드상에서 영향받은 PCI 슬롯은 IDE카드 존재신호가 제어게이트를 인에이블시키는 때에 PCI예약 핀을 통하여 시스템의 플로피 디스크 드라이브 인터페이스로부터 DSKCHG신호를 수신하도록 결합될 것이다. IDE카드 인터럽트 출력은 시스템의 인터럽트 제어기에게 적절한 일차 하드디스크 드라이브를 제공하기 위하여 다른 인에이블된 게이트 회로를 통하여 제공될 것이다. IDE 인터럽트의 경로배정은 PCI 프로토콜내에서 그렇지 않았다면 예약되고 비사용되었을 핀을 통하여 이루어진다. 마찬가지로, 컴퓨터 시스템이 이차 입력/출력 버스상에서 존재하는 하드디스크 드라이브를 가진다면, 그것의 인터럽트신호는 이차 하드디스크 드라이브 인터럽트로서 인터럽트 제어기쪽으로 조정될 것이다. 마지막으로, 다른 PCI예약 핀은 IDE카드가 PCI슬롯에서 활성인 때에 하드디스크 드라이브 활성지시 LED에게 기동신호를 신호하기 위하여 사용된다.

발명의 상세한 설명

PCI준수(PCI-compliant) 확장슬롯을 갖춘 컴퓨터 시스템내에서 주변장치 애드-인 카드를 동작시키는 방법 및 장치가 제공된다. 여기서 주변장치 애드-인 카드는 PCI 프로토콜하에서 가용되지 않는 일정한 제어신호를 요구한다. 여기의 상세한 설명란에서, PCI버스 및 PCI준수 확장슬롯을 포함하는 컴퓨터 시스템의 일 실시예가 설명된다.

또한 이 시스템은 ISA 내지 EISA 버스표준을 기준으로 기술되는 이차입력/출력 버스를 포함한다. 이것은 예시적 목적으로 제공되는 것이고 제한적으로 제공되지는 않으며, 본 발명은 주어진 버스표준에 의하여 채용되지 않는 애드-인 카드를 이용하는 것이 바람직한 다른 컴퓨터 시스템에서도 실행될 수도 있다는 것으로 이해되어야 한다.

이 상세한 설명란의 전체를 통하여, 특별한 신호명칭, 버스프로토콜 및 저항값과 같은 많은 특정된 세부사항이 본 발명의 완전한 이해를 위하여 제공된다. 하지만, 당해 분야의 평균적 전문가에 의하여, 이러한 세부사항 없이도 본 발명이 실시될 수 있다는 것은 이해될 것이다. 한편, 주지의 구성장치, 구조 및 기술은 본 발명의 요지를 불분명하게 만들지 않기 위하여 상세히 설명되지 않았다. 또한, 이 상세한 설명란에서 식별된 신호명칭은 주어진 신호의 활성상태(활성하이 또는 활성로우)를 전달하는 것이 아니라, 단지 논의의 전개를 위하여 인터페이스 신호들을 명명하는데 이용된 것이다.

제1도를 참조하면, 본 발명에서 채용될 수도 있는 컴퓨터 시스템 아키텍추어가 도시되어 있다. 제1도의 컴퓨터 시스템 아키텍추어는 그 아키텍추의의 계층적버스조직을 강조하기 위하여 도시되어 있다. 컴퓨터 시스템의 중앙처리장치(CPU;10)가 SRAM캐쉬(15)와 호스트버스(20)을 통하여 통신하고 있음을 알 수 있다.

일 실시예에서, 호스트버스(20)는 제어선(21), 주소선(22) 및 데이타선(23)을 포함한다. 다른 실시예에서, 주소선 및 데이타선은 공통신호경로를 공유하도록 멀티플렉싱될 수도 있다. 호스트버스는 통상 CPU(10)에 대하여 어떠한 타입의 프로세서가 구현된다고 하더라도 그것에 대응하여 고도의 연산능력의 요구를 만족시키도록 설계된다.

어떤 컴퓨터 시스템 아키텍추어에서는, 컴퓨터 시스템의 주메모리는 프로세서 호스트 버스와 직접 결합될 것이다. 이 예시된 실시예에서는, DRAM 주메모리(18)가 호스트 버스와 호스트/PCI 버스브릿지(25)를 통하여 결합된다. 호스트/PCI 버스브릿지(25)는 호스트버스(20)와 시스템의 PCI버스(30)사이에서 일종의 브릿지로서 사용된다. 상기 설명한 것처럼, PCI버스는 일차입력/출력(I/O)버스로서 역할을 하고, 컴퓨터 시스템의 프로세서 버스의 속도 및 크기에 직접적으로 종속되지 않는 표준로컬버스를 위하여 증가하는 업계요구에 부응하도록 설계되었다. 제1도에 도시된 것처럼 PCI버스(30)는 제어선(31) 및 주소/데이타 선(32)으로 분리되어 있다.

호스트/PCI 버스브릿지(25)는 호스트버스(20) 및 PCI버스선(31,32)를 감시하고, 트랜잭션이 컴퓨터 시스템의 주 메모리시스템(18)에 대하여 지정되었는지의 여부 내지 CPU요구가 버스계층구조를 따라 하향으로 다음 단계인 PCI버스(30)로 전파되어 나가야 하는지의 여부를 판단한다.

제1도에서는 PCI버스표준을 준수하도록 설계된 주변장치를 수용하기 위한 PCI버스(30)에 결합된 3개의 PCI슬롯(36,37,38)이 도시되어 있다. 이러한 애드-인 카드에는 그래픽 가속기, 디스크 드라이브 제어기, 및 다른 속도민감성(speed sensitive) 주변장치가 포함될 수도 있고, 그것들은 PCI로컬버스(30)의 성능으로부터 이점을 얻을 것이다. 또한 PCI버스의 주소/데이타 선(32)과 호스트버스 사이에는 두 버스(20,30)사이에서의 데이타 전송을 버퍼하기 위하여 이용되는 LBX버퍼(34)로 명명된 버퍼집단이 도시되어 있다. 버퍼(34)는 두 버스가 동작되는 속도의 가변성을 보상하기 위하여 구현되며, 호스트버스(20)와 PCI버스 사이에서의 병행처리를 허용하고, 버스처리능력을 증가시키고 그리고 대기시간을 감소시키므로써, 시스템 성능을 향상시킨다.

마지막으로 제1도에는, 대체 실시예에서 ISA표준 내지 EISA표준 또는 다른 주변장치 버스표준에 따른 주변장치 입력/출력 버스로 될 수 있는 이차 입력/출력(I/O)버스(40)가 도시되어 있다. 이 입력/출력 버스(40)에 결합된 4개의 입력/출력(I/O)슬롯(41,42,43,44)은 다양한 주변장치를 수용하기 위하여 사용될 수 있다. 플로피 디스크 드라이브, IDE표준 상호접속을 갖춘 하드디스크 드라이브 및 컴퓨터 시스템과 통상 연계되는 다른 주변장치와 같은 보드상의 주변장치(45)는 종종 시스템의 마더보드 위에 직접 설계되기도 하고, 다른 애드-인 카드 업그레이드를 위하여 제공되는 입력/출력(I/O)슬롯을 필요로 하지 않는다. 보도상의 주변장치(45)는 전기적으로 이차 입력/출력(I/O)버스(40)상에 존재한다. 일반적으로, 이차 입력/출력(I/O)버스(40)는 PCI버스(30)보다 저속이지만, 종래의 주변장치와의 호환성을 유지하기 위하여 새로운 컴퓨터 시스템에서도 여전히 포함된다.

ISA버스와 PCI버스 모두를 가지므로써 일차 입력/출력(I/O)버스로서 PCI버스를 기초로하여 실장된 개인용 컴퓨터 플랫폼이 광범위한 ISA제품기준을 달성할 수 있게 한다. ISA버스는 24-비트 주소지정 방법 및 16-비트 데이타경로를 제공한다. EISA 입력/출력(I/O)버스는 일차 입력/출력버스로서 PCI버스를 따라 설치된 개인용컴퓨터 플랫폼이 광범위한 EISA/ISA제품 기준을 달성할 수 있게 한다. 16-비트 및 8-비트의 ISA하드웨어 및 소프트웨어에 대한 호환성을 가지는, EISA버스는 32-비트 주소 지정 및 32-비트 데이타경로를 위하여 제공된다. 물론, 다른 이차 입력/출력(I/O)버스도 마찬가지의 특성을 제공할 수도 있다.

제1도의 컴퓨터 아키텍추어의 PCI버스(30)와 이차 입력/출력(I/O)버스(40)사이에서 결합되는 버스브릿지(35)가 도시되어 있다. 버스브릿지(35)는 어떠한 필요적 DMA 제어기 및 인터럽트 제어논리를 위한 지원을 채용할 뿐만아니라 PCI버스(30)와 이차 입력/출력 버스(40)를 인터페이스시키기 위한 논리를 채용할 수도 있다. 예를들면, 만약 IDE상호접속을 가지는 종래의 하드디스크 드라이브가 입력/출력(I/O)슬롯(41)에 존재하고 IDE드라이브가 CPU와 함께 트랜잭션을 요구한다면, IDE드라이브는 시스템에 의한 일차 하드디스크 드라이브 접근으로서 인식될 인터럽트(IRQ14)를 신호할 것이다. 컴퓨터 시스템이 IRQ14인터럽트를 인식한 때에, 그것은 하드디스크 드라이브를 접근하기 위하여 필요한 코드로 벡터링할 것이다. IDE하드디스크 드라이브가 활성인 때에, 그것은 또한 신호(HDACTIVE)를 출력할 것이고, 이 신호는 하드디스크 드라이브가 활성이라는 것을 시스템 사용자에게 지시하는 LED를 조명하는데 이용된다. 마지막으로, 상기에 설명한 것처럼, IDE디스크 드라이브가 입력/출력(I/O)버스(40)상에서 활성인 때에, 트랜잭션의 공유부분은 다른 입력/출력(I/O)슬롯중의 하나에 있거나, 입력/출력(I/O)버스에 개별적으로 접속될 수도 있는 플로피디스크 드라이브에 의하여 실행된다. 플로피디스크 드라이브 인터페이스는 트랜잭션을 위하여 요구된 DSKCHG신호를 제공한다.

IDE상호접속을 가지는 하드디스크 드라이브를 효과적으로 이용하기 위하여, IDE애드-인 카드가 인터럽트 신호를 IRQ14에게 제공하고 DSKCHG신호를 플로피드라이브로부터 수신할 수 있고, 또한 하드디스크 활성지시 LED를 조명하기 위하여 HDACTIVE신호를 제공할 수 있어야 하는 것이 바람직하다는 것은 상기로 부터 이해될 수 있다.

최신의 PCI로컬버스표준은 이차 입력/출력(I/O)버스가 이용하는 것과는 다른 입력/출력(I/O)인터럽트 기법을 제공하고, 이로써 컴퓨터 시스템이 계속하여 ISA 및 EISA를 준수하여 설계된 주변장치를 위하여 기존의 제품 기준을 채용하는 것을 허락한다.

제2도를 참조하면, 신호지정 다이어그램이 PCI준수장치를 위하여 도시되어 있다.

특별한 신호선을 따라서 그 장치내에 표시된 번호는 PCI인터페이스를 구현하는 일실시예를 위한 핀-출력지정을 나타낸다. 주소 및 데이타 신호선을 제공함과 더불어, PCI인터페이스는 4개의 인터럽트(INTA#, INTB#, INTC#, INTD#)를 위하여 제공된다는 것이 보여진다. PCI버스상에서 설계된 시스템 마더보드상의 각각의 PCI 슬롯은 이러한 인터럽트선을 포함하여야 한다. IDE 애드-인 카드에 의하여 요구되는 IRQ14인터럽트 신호와 같은 신호를 위한 어떠한 특별한 지정도 없다는 것이 보여진다. 마찬가지로, 플로피드라이브로부터 PCI슬롯내의 IDE카드로 DSKCHG신호를 입력시키기 위하여 어떠한 설비도 만들어지지 않고 HDACTIVE출력핀 지정도 없다는 것이 보여진다. 그래서, PCI표준은 본래 그리고 그 자체로서 PCI준수 확장슬롯상의IDE 애드-인 카드를 구현하기 위하여 제공되지 않는다.

본 발명의 중요한 실시태양의 하나는 컴퓨터 시스템의 PCI슬롯내의 IDE준수 애드-인 카드를 이용하기 위한 기법을 제공하는 것인데, 여기서 PCI슬롯은 PCI를 완전히 준수하는 것이고, 어떠한 다른 PCI 애드-인 카드와도 정상적으로 동작할 수 있을 것이다.

이것은 컴퓨터 시스템의 통상적인 동작중에 PCI표준내의 일정한 핀이 사용되고 있지 않다는 것을 인식하므로써 이루어진다. 제2도는 PCI표준이 일련의 시험핀을 지정하는 것을 도시하고, 여기서 JTAG 시험기준(IEEE 표준 1149.1)에 따르는 것이 바람직하다. 컴퓨터 시스템의 통상적인 동작중에, 그 시험핀은 사용되지 않아야 하고 PCI표준하에서 비활성으로 유지된다. 이러한 핀중의 하나는 TCK신호로 지정되고, 이 신호는 시험동작중에 통상적으로 PCI준수 장치에의 클록입력으로 보여진다. PCI표준은 어떠한 비사용핀을 위하여도 제공되지 않지만, 제2도에 도시된 것처럼, 어떤 실시예에서는 다수의 핀이 예약으로서 지정되어 있다. 이러한 것에는 핀-출력(17)에 지시된 RSVD1핀, 핀-출력(20) 지시된 RSVD2핀, 및 핀-출력(21)에 지시된 RSVD3핀 등이 있다. 예시되지 않은 다른 것도 포함될 수도 있다. PCI완전준수 PCI확장슬롯을 가지는 컴퓨터의 설계는 가능하며, PCI슬롯중의 하나내에 IDE 애드-인 카드를 구현하기 위하여 사용되지 않았던 여러 핀을 이용한다.

만약 적절히 수행된다면, 그 영향받은 PCI슬롯은 어떠한 PCI-준수 애드-인 카드와도 정상적으로 동작할 것이고, 또한 PCI버스상에서 적절히 구성된 IDE 애드-인 카드를 이용하기 위한 지원을 제공할 것이다. IDE카드는 여전히 PCI 주소/데이타 전송 프로토콜이 준수되도록 설계되어야 할 것이다.

제3도를 참조하면, 게이트 수준의 회로 다이어그램은 컴퓨터시스템 마더보드가 PCI 커넥터 슬롯내에 존재하는 IDE 애드-인 카드와 함께 동작하도록 허용하는 회로를 나타낸다. 제3도에는, PCI준수장치 내지 핀호환 PCI커넥터를 갖춘 IDE 애드-인 카드를 수용하기 위한 하나의 PCI커넥터(50)가 도시되어 있다. 예를들면, 핀호환 커넥터는 PCI특정주소 및 데이타선을 통하여 IDE 주소 및 데이타 출력신호를 경로배정할 것이다. IDE준수 커넥터는 또한 PCI장치에 의해 통상적으로 이용되지 않았던 상기에 언급한 핀들을 이용한다.

PCI슬롯내의 IDE장치를 인식하는 것은 마더보드상에 도시된 회로에 기초하는 컴퓨터 시스템에 의하여 수행될 것이다. IDE 애드-인 카드는 상기 언급한 것과 같이 PCI표준에서 통상적으로 TCK클록신호를 위한 입력으로 되는 신호를 출력핀(4)을 통하여 기동하므로써 그 존재를 지시할 것이다. 대체적으로, 이 신호는 또한 적절히 구성된 IDE 애드-인 카드가 존재하는지 여부를 판단하기 위하여 CPU가 판독할 수도 있는 입력/출력(I/O)포트에 접속될 수도 있을 것이다. 이 시스템 마더보드는, 아무런 IDE카드로 존재하지 않을 때에 비활성 TTL하이신호가 노드(51)에서 가시상태로 되도록 풀업저항(52)이 갖추어져 있다. 상기 예시된 실시예에서, 6.8kΩ의 작은 저항값은 다른 장치가 그 핀을 이용하려고 하면 용이하게 극복될 수 있는 매우 약한 풀업을 제공하려고 의도된 것이다. IDE 상호접속은 또한 상기 3개의 예약된 핀 즉, 핀(17)을 통한 RSVD1출력, 핀(20)을 통한 RSVD2출력 및 핀(21)을 통한 RSVD3입력을 채용할 것이다. 풀 업저항(54,55)은 또한 시스템 마더보드상에서 아무런 IDE장치도 PCI커넥터(50)내에 존재하지 않을 때에 PCI준수를 유지하도록 구현될 것이다.

아무런 IDE장치도 PCI커넥터(50)내에 존재하지 않을때에, 이차 입력/출력(I/O)버스상에 존재하는 보드상의 하드디스크 드라이브는 컴퓨터 시스템의 BIOS에 의하여 일차 하드디스크 드라이브 인터럽트로서 인식되는 인터럽트신호를 IRQ14로서 출력할 것이다.

이러한 인터럽트는 게이트(60) 및 개방콜렉터를 통하여 전달될 것이고, 그래서 정상적 하드디스크 드라이브 인터럽트(IRQ14)는 가시상태로 된다.

IDE 애드-인 카드는 PCI커넥터(50)내에 제공되는 때에 핀(17)을 통하여 인터럽트출력을 구동시킬 것이다. PCI커넥터(50)내에 IDE 애드-인 카드가 존재하다는 것은 또한 활성로우 존재신호를 출력핀(4)을 통하여 송신하고, 그 신호는 인버터(62)를 통하여 게이트(60)의 인에이블 입력에 전달될 것이다. 이것은 보드상의 하드 디스크 드라이브 인터럽트(IRQ14)가 상기 게이트를 통하여 통과하는 것을 방지한다.

IDE카드로 부터 핀(17)을 통과하는 인터럽트출력은 핀(4)를 통하여 전달되는 존재신호로 인하여 인에이블 신호를 수신하는 게이트(65)를 통하여 전파될 것이다.

다음에 IDE인터럽트는 개방콜렉터(61)를 통하여 경로배정될 것이고, IRQ14 하드디스크 드라이브 인터럽트로서 출력될 것이다. 마찬가지로, IDE 애드-인 카드가 PCI 커넥터에 존재할 때에, 존재신호는 RSVD3핀(21)을 통하여 DSKCHG신호를 수신하기 위하여 게이트(67)를 기동시킬 것이고, 그 신호는 상기한 바와 같은 이유때문에 필요한 것이다.

IDE 애드-인 카드가 PCI커넥터(50) 부가된 때에 컴퓨터 시스템이 그 시스템의 이차 입력/출력(I/O)버스(40)상에 하드디스크 드라이브를 포함하는 것이 가능하다.

이 경우에, 하드디스크 드라이브에 의하여 발생될 수 있는 인터럽트의 처리의 필요성이 있다. 존재신호가 PCI커넥터(50)로부터 활성으로 된 때에, 인에이블신호가 게이트(70)에 제공되고, 이 게이트는 개방콜렉터(71)를 통하여 이차 하드디스크 드라이브 인터럽트출력을 경로배정하여 이차 하드디스크 드라이브 인터럽트로서 인식되는 IRQ15로서 그 신호를 그 시스템 인터럽트 제어기에게 제공한다. 회로의 이 부분에는 또한, IDE카드가 커넥터(50)에 존재하지 않은 때에 어떠한 가-신호도 IRQ15상에 존재하지 않도록, 풀업저항(73)이 갖추어져 있다. 마지막으로, IDE카드가 활성인 때에 HDACTIVE신호를 제공하기 위하여 출력핀(20)을 통하여 RSVD2신호를 이용하는 것이 편리하다. 이 신호는 컴퓨터 시스템의 하드디스크 드라이브 활성지시 LED에게 HDACTIVE신호를 제공하기 위하여 개방콜렉터(75)를 통하여 전파된다. 개방콜렉터(75)는 대체적으로 TCK신호(점선으로 표시됨)에 의하여 제어되는 3상태가능 게이트로서 구현될 수도 있다.

이상으로써, 정규의 PCI준수 카드가 PCI커넥터(50)에 부가되는 때에, PCI연결은 어떠한 변형도 없이 PCI표준대로 정하여지도록 될 수 있다는 것을 설명하였다.

단지 IDE애드-인 카드가 PCI커넥터(50)내에서 이용될 때에만, 본 발명의 동작은 일어난다. 대체 실시예에서, 다른 이용된 핀은 상기 설명된 것으로 대체될 수도 있다. 더욱이, 지시된 것과 다른 저항값도 풀업 저항을 위하여 이용될 수도 있다. 물론, 하이신호 및 로우신호도 대체 구현체를 지원하기 위하여 서로 교체될 수도 있다.

지금까지, PCI 버스가 장비된 임의의 컴퓨터시스템내의 PCI준수 확장슬롯내에서 IDE 애드-인 카드를 이용하기 위한 메카니즘이 설명되었다. 본 발명을 여러 실시예를 통하여 설명하였지만, 본 발명의 사상과 그 범위를 벗어나지 않고도 다양한 변형과 변경이 만들어질 수 있다는 것은 당해 기술분야의 전문가에게 분명할 것이다.

Claims

중앙처리장치(CPU):

CPU로부터 및 CPU로 신호를 전달하기 위해 상기 CPU에 연결되고 제1 버스 표준을 준수하는 호스트 버스;

컴퓨터시스템과 PCI 준수 장치 사이에 통신경로를 제공하기 위해 주변장치상호접속(PCI)버스 표준을 준수하고 표준 PCI 슬롯을 갖는 I/O 버스;

상기 호스트 버스와 I/O 버스 사이의 트랜잭션을 경로배정하기 위해 상기 호스트버스와 상기 I/O버스사이에 연결된 버스 브릿지;

상기 I/O 버스의 표준 PCI 슬롯에 주변장치중의 하나를 접속시키기 위해 상기 I/O 버스에 연결된 PCI 버스 커넥터; 및

주변장치가 상기 PCI 버스표준에 의하여 제공되지 않는 신호기능을 요구하는 경우 상기 버스커넥터에서 주변장치를 이용할 수 있게 하기 위해 PCI 버스커넥터에 연결된 회로를 포함하고, 이 회로는 PCI 버스 표준에 의해 정의되지 않고 포함하고 있는 하나 이상의 핀을 통하여 PCI 버스 커넥터로부터 신호를 수신하는 것을 특징으로 하는 컴퓨터시스템.
제1항에 있어서, 상기 주변장치는 통합 드라이브 전자장치(IDE) 인터페이스를 이용하는 하드디스크 드라이브인 것을 특징으로 하는 컴퓨터시스템.
제2항에 있어서,

상기 PCI 버스커넥터는 복수의 핀-출력을 포함하며;

상기 컴퓨터 시스템은:

PCI버스표준에 따르는 컴퓨터시스템의 통상적인 동작 중에 사용되지 않는 핀-출력인 제1버스커넥터 핀-출력에 연결된 존재신호선;

상기 PCI버스표준에 따르는 컴퓨터시스템의 통상적인 동작 중에 사용되지 않는 핀-출력인 제2버스커넥터 핀-출력에 연결된 IDE 인터럽트 신호선; 및

상기 IDE 인터럽트 신호선에 연결되며, 상기 존재신호선에 응답하여 상기 IDE 인터럽트 신호선상의 IDE 인터럽트 신호를 상기 컴퓨터시스템의 일차 하드디스크 드라이브 인터럽트로서 조정하기 위한 제1제어게이트를 더 포함하는 것을 특징으로 하는 컴퓨터시스템.
제3항에 있어서,

DSKCHG 출력신호를 제공하기 위한 플로피디스크 드라이브 제어기;

상기 PCI버스표준에 따르는 컴퓨터시스템의 통상적인 동작 중에 사용되지 않는 핀-출력인 제3 버스커넥터 핀-출력에 연결되는 DSKCHG 신호 수신선; 및

상기 DSKCHG 출력신호와 DSKCHG 신호 수신선 사이에 연결되며, 상기 존재신호선에 응답하여, 상기 제3버스커넥터 핀-출력으로 상기 DSKCHG 신호를 보내기 위한 제2제어게이트를 더 포함하는 것을 특징으로 하는 컴퓨터시스템.
제4항에 있어서,

하드디스크 드라이브 활성 지시 발광부; 및

상기 하드디스크 드라이브가 활성인 때에 제4버스커넥터 핀-출력 및 상기 하드디스크 드라이브 활성지시 발광부에 연결된 하드디스크 드라이브 활성 신호선을 더 포함하며, 상기 제4버스커넥터 핀-출력은 상기 PCI버스표준에 따르는 통상적인 컴퓨터시스템 동작 중에 사용되지 않는 핀-출력으로 되는 것을 특징으로 하는 컴퓨터시스템.
제4항에 있어서, 상기 하드디스크 드라이브 인터럽트의 소스가 상기 I/O 버스에 연결된 상기 PCI 버스 커넥터로부터의 인터럽트가 아닌 경우에 하드디스크 드라이브 인터럽트가 일차 하드디스크 드라이브 인터럽트로서 컴퓨터시스템에 제공되는 것을 방지하기 위해 상기 존재신호에 응답하는 제3제어게이트를 더 포함하는 것을 특징으로 하는 컴퓨터시스템.
제6항에 있어서, 상기 I/O버스에 연결된 상기 PCI 버스커넥터로부터의 인터럽트가 아닌 하드디스크 드라이브 인터럽트 신호를 상기 컴퓨터시스템의 이차 하드 디스크 드라이브 인터럽트 신호로서 조정하기 위해 상기 존재신호에 응답하는 제4제어게이트를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제7항에 있어서,

제3제어게이트의 출력에 연결되는 제1 개방콜렉터; 및

제4제어게이트의 출력에 연결되는 제2 개방콜렉터를 더욱 포함하고,

상기 제1 및 제2 개방콜렉터는 상기 컴퓨터시스템의 일차 및 이차 하드디스크 드라이브 인터럽트를 공유할 수 있게 하는 것을 특징으로 하는 컴퓨터시스템.
제8항에 있어서,

상기 존재신호선에 연결되는 제1풀업저항;

상기 하드디스크 드라이브 활성신호선에 연결되는 제2풀업저항; 및

상기 IDE인터럽트 신호선에 연결되는 제3풀업저항을 더욱 포함하는 것을 특징으로 하는 컴퓨터시스템.
제9항에 있어서,

상기 제4제어게이트의 출력에 연결되는 제4풀업저항을 더욱 포함하는 것을 특징으로 하는 컴퓨터시스템.
제2항 있어서,

상기 버스커넥터는 PCI준수 애드-인 카드를 수용하기 위하여 PCI표준을 완전히 준수하는 것을 특징으로 하는 컴퓨터 시스템.
제3항에 있어서,

상기 제1버스커넥터 핀-출력은 상기 PCI버스표준에 따르는 TCK 입력으로서 지정되는 핀을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제5항에 있어서,

상기 제2, 제3 및 제4 버스커넥터의 핀-출력들은 PCI퍼스표준에 따르는 예약 핀을 포함하는 것을 특징으로 하는 컴퓨터시스템.
PCI준수 확장슬롯내에서 통합 드라이브 전자장치(IDE) 인터페이스를 갖는 하드디스크 드라이브를 이용하는 방법에 있어서,

IDE 애드-인 카드를 PCI준수 확장슬롯내에 삽입하는 단계;

PCI준수 장치에 의해 사용되지 않으며 포함하고 있는 제1 핀상에 활성신호를 제공함으로써 상기 PCI준수 슬롯내에 IDE애드-인 카드가 존재함을 신호하는 단계;

상기 IDE애드-인 카드의 제2출력으로부터의 IDE인터럽트를 PCI준수 장치에 의해 사용되지 않으며 포함하고 있는 제2 핀을 통하여 상기 컴퓨터시스템의 하드 디스크 드라이브 인터럽트로 조정하는 단계;

IDE애드-인 카드가 활성일 때 PCI준수 장치에 의해 사용되지 않으며 포함하고 있는 제3 핀으로부터의 활성신호를 상기 컴퓨터 시스템의 디스크 드라이브 활성지시 발광부로 신호하는 단계; 및

플로피디스크 드라이브 제어기 DSKCHG 신호를 상기 PCI준수 장치로 보내는 단계를 포함하는 것을 특징으로 하는 방법.
제14항에 있어서,

PCI비준수 슬롯으로부터의 하드디스크 드라이브 인터럽트를 컴퓨터 시스템의 이차 하드디스크 드라이브 인터럽트로 조정하기 위한 단계를 더욱 포함하는 것을 특징으로 하는 방법.
제15항에 있어서,

상기 PCI슬롯의 상기 제1, 제2 및 제3 출력을 약하게 풀업시키는 단계를 더욱 포함하는 것을 특징으로 하는 방법.
제14항에 있어서,

상기 제1출력은 상기 PCI버스표준에 따르는 상기 TCK 입력으로서 지정된 커넥터 핀에 연결되는 것을 특징으로 하는 방법.