KR20030043443A - 반도체 소자의 노광 방법 - Google Patents

반도체 소자의 노광 방법 Download PDF

Info

Publication number
KR20030043443A
KR20030043443A KR1020010074620A KR20010074620A KR20030043443A KR 20030043443 A KR20030043443 A KR 20030043443A KR 1020010074620 A KR1020010074620 A KR 1020010074620A KR 20010074620 A KR20010074620 A KR 20010074620A KR 20030043443 A KR20030043443 A KR 20030043443A
Authority
KR
South Korea
Prior art keywords
exposure
pattern
exposing
semiconductor device
aperture
Prior art date
Application number
KR1020010074620A
Other languages
English (en)
Other versions
KR100434954B1 (ko
Inventor
오세영
김완호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0074620A priority Critical patent/KR100434954B1/ko
Publication of KR20030043443A publication Critical patent/KR20030043443A/ko
Application granted granted Critical
Publication of KR100434954B1 publication Critical patent/KR100434954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

본 발명은 반도체 소자의 노광 방법에 관한 것으로, 특히 특정 패턴(Pattern)의 크기, 모양 및 방향에 대해서 패턴이 우수한 노광 조건을 사용하여 1차 노광한 후, 상기 1차 노광 공정 시 상대적으로 취약한 패턴의 크기, 모양 및 방향에 대해서 우수한 노광 조건을 사용하여 2차 노광하는 이중 노광 방법에 의해 웨이퍼(Wafer) 상에 패턴을 형성하므로, 기존의 장비를 사용하여 노광 한계를 극복할 수 있어 소자 형성 비용을 절감시키고, 각 영역의 특성에 맞게 노광 조건을 선택할 수 있어 공정 마진이 증가하여 소자의 집적화, 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

반도체 소자의 노광 방법{Method for exposing of semiconductor device}
본 발명은 반도체 소자의 노광 방법에 관한 것으로, 특히 이중 노광 방법에 의해 웨이퍼(Wafer) 상에 패턴(Pattern)을 형성하여 소자의 집적화, 수율 및 신뢰성을 향상시키는 반도체 소자의 노광 방법에 관한 것이다.
도 1은 일반적인 노광 장치를 나타낸 단면도이다.
도 1을 참조하면, 광을 방사하기 위한 광원(11), 상기 광원(11)에서 방사된 광을 점광원으로 변환하기 위한 광학 인테그레이터(Integrator)(12), 상기 점광원을 결상시키기 위한 컨덴싱 렌즈(Condensing lens)(13), 노광 영역을 조정하기 위한 블라인드(Blind)(14), 여러 가지 회로 패턴이 디자인(Design) 된 레티클(reticle)(15), 상기 점광원이 투영되는 투영렌즈(16), 상기의 점광원이 결상되는 투영렌즈(16)의 입사동(17) 및 감광막이 도포되어 있고, 상기의 회로 패턴들이 전사되는 웨이퍼(18)로 구성된다.
여기서, 상기 인테그레이터(12)와 컨덴싱 렌즈(13) 사이에 차광막인 어퍼쳐(Aperture)(도시하지 않음)가 위치한다.
도 2a 내지 도 2d는 원형 어퍼쳐, 원환 어퍼쳐, 4중극 어퍼쳐 및 변형된 4중극 어퍼쳐를 각각 도시한 평면도이다.
그리고, 도 3a는 β가 90°인 다이폴 어퍼쳐 형태를 도시한 단면도이고, 도 3b는 β가 0°인 다이폴 어퍼쳐 형태를 도시한 평면도이다.
도 2a의 원형 어퍼쳐는 차광영역(22)의 중앙에 원형의 투광영역(23)이 구비되어 있는 어퍼쳐이다. 이때, 상기 차광영역(22)은 상기 컨덴싱 렌즈(13)에 입사되는 광중에서 광축으로부터 멀리 이격된 광선, 곧 이축 광선을 차단하는 역할을 한다. 따라서, 상기 투광영역(23)을 통과하는 광선은 노광 장치의 광축을 지나는 광선과 광축 둘레의 근축 영역에 속하는 광선이 대부분이다. 이와 같이, 상기 원형 어퍼쳐를 이용하는 경우, 노광에 사용되는 광이 근축광선으로 제한되므로, 상기 원형 어퍼쳐가 구비된 노광 장치를 이용한 조명은 근축 조명이 된다.
상기 원형 어퍼쳐가 적용된 노광 장치는 최소 선폭이 큰 소자의 리소그래피(Lithography) 공정 시 주로 사용했으나 해상도 및 DOF(Depth Of Focus) 등의 노광 한계로 피치(Pitch)가 작은 패턴 형성이 불가능하다. 피치가 작은 패턴 형성을 위한 노광 공정 시 원환 어퍼쳐, 4중극 어퍼쳐 및 변형된 4중극 어퍼쳐 등과 같은 OAI(Off Axis Illumination)가 사용되었다.
도 2b의 원환 어퍼쳐는 투광영역(23)이 상기 컨덴싱 렌즈(13)의 중심영역과 가장자리 영역에 대응하는 차광영역(22) 사이에 원환 형태로 형성되어 있다. 따라서, 상기 원환 어퍼쳐에 입사되는 광은 상기 컨덴싱 렌즈(13)의 중심영역과 가장자리 영역 사이를 통과하게 된다.
도 2c의 4중극 어퍼쳐는 차광영역(22)에 네 개의 동일한 원형 투광영역(23)이 구비되어있다. 이때, 각 투광영역(23)은 어퍼쳐의 중심과 가장자리 사이에 대칭적으로 구비되어 있다. 따라서, 상기 4중극 어퍼쳐를 사용하는 노광장치의 조명법도 이축 조명법이지만, 상기 4중극 어퍼쳐는 상기 원환 어퍼쳐에 비해 이축 광선을 더 제한하므로 노광에 사용되는 광량은 상대적으로 더 작아진다.
도 2d의 변형된 4중극 어퍼쳐는 상기 4중극 어퍼쳐에 있어서 원형의 투광영역(23)을 부채꼴 형태의 투광 영역(27)으로 변형시킨 것이다.
상기 OAI가 적용된 스캐너(Scanner)형 노광 장치는 1차광 효율 측면에서 상기 원형 어퍼쳐보다 해상도 및 DOF(Depth Of Focus) 등이 우수하여 피치가 작은 패턴 형성이 가능하나, 상기 패턴들이 스캔(Scan) 방향과 슬릿(Slit) 방향으로 형성되어 있어 서로 수직한 경우, 스캔 방향으로 형성된 패턴과 슬릿 방향으로 형성된 패턴간에 선폭(CD) 차이를 유발할 뿐만 아니라 패턴의 피치가 작아질수록 증가된다. 즉, 0.13㎛ 미만의 최소 선폭 구현 시에는 공정 여유도가 부족하여 안정된 공정 진행이 어렵다.
상기 0.13㎛ 미만의 리소그래피의 한계를 극복하기 위해 다이폴(Diploe) 어퍼쳐를 사용하는 경우가 있었다.
도 3a 및 도 3b의 다이폴(Diploe) 어퍼쳐는 차광영역(22)에 2 개의 동일한 부채꼴 형태의 투광영역(23)이 구비되어있다. 이때, 각 투광영역(23)은 어퍼쳐의 중심과 가장자리 사이에 대칭적으로 구비되어 있다.
상기 다이폴 어퍼쳐를 사용한 노광 방식은 패턴의 영향에 민감하게 반응한다. 즉, NA, σin, σout, α 및 β 등과 같은 노광 조건을 최적화할 경우 다양한 패턴 크기, 다양한 패턴 방향을 갖는 페리(Peri), 코아(Core)를 노광하는 경우에는 안정된 패턴 구현이 어렵다.(NA: 렌즈에서 빛을 투과하는 양, σin: 투광영역 안쪽의 반지름, σout: 투광영역 바깥쪽의 반지름, α: 투광영역의 각도, β: X축에서 투광영역 중심부까지의 각도)
도 4는 종래 기술에 따른 반도체 소자의 노광 공정 시 사용되는 레티클을 도시한 평면도이다.
종래 기술에 따른 반도체 소자의 노광 방법은 웨이퍼 상에 특정 패턴을 형성하기 위한 하나의 레티클(A)을 사용하고, NA, σin, σout, α 및 β 등과 같은 노광 조건을 최적화할 수 있는 하나의 어퍼쳐를 사용하여 노광한다. 이때 상기 특정패턴은 최적의 노광 조건으로 형성되지만 상기 노광 조건에 대해 상대적으로 취약한 패턴 형성 영역이 발생된다.
종래 기술에 따른 반도체 소자의 노광 방법은 어퍼쳐 형태에 따라 각각 장점과 단점을 서로 상반되게 보유하고 또한 보다 향상된 특성을 갖는 어퍼쳐를 제공하기 어렵기 때문에 하나의 어퍼쳐를 사용한 노광 공정으로 노광 한계를 극복하는 것이 어려워 소자의 집적도, 수율 및 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 특정 패턴의 크기, 모양 및 방향에 대해서 패턴이 우수한 노광 조건을 사용하여 1차 노광한 후, 상기 1차 노광 공정 시 상대적으로 취약한 패턴의 크기, 모양 및 방향에 대해서 우수한 노광 조건을 사용하여 2차 노광하는 이중 노광 방법에 의해 웨이퍼 상에 패턴을 형성하여 기존의 장비로 노광 한계를 극복하는 반도체 소자의 노광 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 노광 장치를 나타낸 단면도.
도 2a 내지 도 2d는 원형 어퍼쳐, 원환 어퍼쳐, 4중극 어퍼쳐 및 변형된 4중극 어퍼쳐를 각각 도시한 평면도.
도 3a는 β가 90°인 다이폴 어퍼쳐 형태를 도시한 평면도.
도 3b는 β가 0°인 다이폴 어퍼쳐 형태를 도시한 평면도.
도 4는 종래 기술에 따른 반도체 소자의 노광 공정 시 사용되는 레티클을 도시한 평면도.
도 5a는 도 3b의 수직한 패턴을 도시한 평면도.
도 5b는 도 3b의 수평한 패턴을 도시한 평면도.
도 6a는 도 5a의 콘트라스트를 도시한 그래프.
도 6b는 도 6b의 콘트라스트를 도시한 그래프.
도 7은 라인/스페이스에 대한 이상적인 인텐서티를 도시한 실험도.
도 8a는 도 5a의 작은 패턴, 큰 패턴 각각의 인텐서티를 도시한 실험도.
도 8b는 도 5b의 작은 패턴, 큰 패턴 각각의 인텐서티를 도시한 그래프.
도 9는 본 발명의 실시 예에 따른 반도체 소자의 노광 방법을 도시한 평면도.
도 10은 도 9의 레티클을 도시한 평면도.
도 11은 도 9를 나타낸 사진도.
도 12는 디포커스에 따른 제 1, 제 2 레티클의 이중 노광 실험치를 도시한 도면.
도 13은 도 12의 이중 노광에 따른 웨이퍼 상에 형성되는 패턴을 나타낸 사진도.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 광원 12 : 광학 인테그레이터
13 : 컨덴싱 렌즈 14 : 블라인드
15 : 레티클 16 : 투영렌즈
17 : 입사동 18 : 웨이퍼
22 : 차광영역 23,27 : 투광영역
31 : 제 1 레티클 33 : 제 2 레티클
35 : 패턴
본 발명의 반도체 소자의 노광 방법은 웨이퍼 상에 패턴 구현 시 사용되는 노광 방법에 있어서, 두 개의 레티클과 어퍼쳐를 사용하여 각 영역에 형성되는 패턴마다 최적의 노광 조건으로 노광 공정을 진행하는 이중 노광 방법에 의해 패턴을 형성하는 것을 포함하여 이루어짐 특징으로 한다.
본 발명의 원리는 특정 패턴, 크기, 모양 및 방향에 대해서 패턴이 우수한 노광 조건을 사용하여 1차 노광한 후, 상기 1차 노광 공정 시 상대적으로 취약한패턴, 모양 및 방향에 대해서 우수한 노광 조건을 사용하여 2차 노광하는 이중 노광 방법으로 패터닝하여 노광 한계를 극복하는 것이다.
도 5a는 도 3b의 수직한 패턴을 도시한 평면도이고, 도 5b는 도 3b의 수평한 패턴을 도시한 평면도이다. 도 6a는 도 5a의 콘트라스트를 도시한 그래프이고, 도 6b는 도 6b의 콘트라스트를 도시한 그래프이다. 도 7은 라인/스페이스에 대한 이상적인 인텐서티를 도시한 실험도이다.
도 8a는 도 5a의 작은 패턴, 큰 패턴 각각의 인텐서티를 도시한 실험도이고, 도 8b는 도 5b의 작은 패턴, 큰 패턴 각각의 인텐서티를 도시한 그래프이다.
상술한 바와 같이, 특정 패턴에 유리한 노광 조건 시 다른 패턴에는 불리한 노광 조건이 될 수 있다.
예를 들면, 도 5a와 같은 웨이퍼 상의 수직한 패턴(B)에 유리한 노광 조건 시 도 5b와 같은 웨이퍼 상의 수평한 패턴(D)에는 콘트라스트(Contrast) 및 인텐서티(Intensity) 등 여러 면에서 불리한 노광 조건이 된다.
먼저, 콘트라스트에 있어서 도 6a 및 도 6b를 참조하면, 라인/스페이서가 130인 경우 상기 수직한 패턴(B)은 0.4 ∼ 0.5의 콘트라스트를 갖기 때문에 0.1 ∼ 0.2의 콘트라스트를 갖는 상기 수평한 패턴(D)보다 유리한 노광 조건으로 패턴닝된다.
그리고, 도 7과 같은 라인/스페이스에 대한 이상적인 인텐서티를 비교할 때 도 8a 및 도 8b를 참조하면, 패턴 형성 가능선에 상기 수직한 패턴(B)이 상기 수평한 패턴(D)보다 근접한 인텐서티를 가지어 유리한 노광 조건으로 패턴닝된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 9는 본 발명의 실시 예에 따른 반도체 소자의 노광 방법을 도시한 평면도이고, 도 10은 도 9의 레티클을 도시한 평면도이며, 도 11은 도 9를 나타낸 사진도이다.
본 발명의 실시 예에 따른 반도체 소자의 노광 방법은 셀(cell) 영역에 대해서 패턴이 우수한 제 1 레티클(31)과 OAI와 같은 어퍼쳐(도시하지 않음) 등을 사용한 노광 조건을 사용하여 1차 노광(F)한 후, 상기 1차 노광 공정 시 상대적으로 취약한 주변 영역에 대해서 패턴이 우수한 제 2 레티클(33)과 원형 어퍼쳐 등을 사용한 노광 조건을 사용하여 2차 노광(K)하므로 상기 1차, 2차 노광(F,K) 공정 시 중첩된 부분의 웨이퍼 상에 원하는 패턴(35)을 형성한다.
여기서, 상기 셀 영역 및 주변 영역의 마스크 레이아웃을 각각 OPC(Optical Proximity Correction)하여 이중 노광을 진행한다.
상기 각각 OPC한 마스크 레이아웃을 사용하여 타겟(Target) 레이아웃에 맞게 상기 셀 영역 및 주변 영역의 마스크 레이아웃을 다시 OPC하거나 이중 노광 경계지역 처리 방법을 진행하여 이중 노광한다.
상기 제1, 제 2 레티클(31,33)을 바이너리 마스크(Binary mask), 하프톤(Halftone) P.S.M 또는 스트롱(Strong) P.S.M 등에 사용할 수 있다.
상기 이중 노광 공정을 E-빔(Beam), DUV(KrF, ArF) 또는 i-라인(Line) 등을 사용하여 진행한다.
즉, 본 발명의 실시 예에 따른 반도체 소자의 노광 방법은 디램(DRAM)이나로직(Logic)의 패터닝 공정에서 대부분의 층에는 여러 종류의 패턴들이 놓여 있어 이들은 각각 하나의 노광 조건에 의해 패터닝된다.
예를 들어 상기 4중극 어퍼쳐를 사용하여 고립 라인(Line)/스페이스(Space) 를 동시에 정의하는 치밀한 상기 셀 영역의 경우 초점 심도 마진(Margin)과 E/L(Exposure latitude) 측면에서 유리하지만 고립 라인/스페이스의 경우 마진 측면에서 원형 어퍼쳐에 비해 불리하다.
반대로, 원형 어퍼쳐를 사용하게 되면 치밀한 상기 셀 영역의 경우 초점 심도 마진과 E/L 이 작아져 상황에 따라서 공정이 불가능해질 수 있다.
도 12는 디포커스에 따른 제 1, 제 2 레티클의 이중 노광 실험치를 도시한 도면이고, 도 13은 도 12의 이중 노광에 따른 웨이퍼 상에 형성되는 패턴을 나타낸 사진도이다.
상술한 바와 같이 본 발명의 실시 예에 따른 반도체 소자의 노광 방법이 이중 노광을 사용하지만, 상기 셀 영역과 주변 영역의 미스레이스트레이션(Misregistration)에 있어서도 도 12 및 도 13에서와 같이, 0.4㎛ 이상의 디포커스(Defocus)에서 패턴 쇼트(Short), 브릿지(Bridge) 또는 패턴 붕괴와 같은 미스레이스트레이션 없이 각 영역의 패턴 형성이 가능하다. 즉 100㎚(200㎚ 피치)이하에서 공정 마진 확보가 가능하다.
그리고 본 발명의 실시 예에 따른 반도체 소자의 노광 방법은 이중 노광에 의한 노광 방법뿐만 아니라 다중 노광에 의한 노광 방법도 가능하다. 이때 상기 다중 노광에 의한 노광 공정 시 최종 패터닝에서 셀 영역의 오버랩되는 부분의 제 1레티클(31)을 제외한 부분을 크롬(Cr) 처리하고, 최종 패터닝에서 주변 영역의 오버랩되는 부분의 제 2 레티클(33)을 제외한 부분을 크롬 처리한 후 다중 노광 공정을 진행한다.
본 발명의 반도체 소자의 노광 방법은 특정 특정 패턴의 크기, 모양 및 방향에 대해서 패턴이 우수한 노광 조건을 사용하여 1차 노광한 후, 상기 1차 노광 공정 시 상대적으로 취약한 패턴의 크기, 모양 및 방향에 대해서 우수한 노광 조건을 사용하여 2차 노광하는 이중 노광 방법에 의해 웨이퍼 상에 패턴을 형성하므로, 기존의 장비를 사용하여 노광 한계를 극복할 수 있어 소자 형성 비용을 절감시키고, 각 영역의 특성에 맞게 노광 조건을 선택할 수 있어 공정 마진이 증가하여 소자의 집적화, 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (10)

  1. 웨이퍼 상에 패턴 구현 시 사용되는 노광 방법에 있어서,
    제 1 영역의 패턴에 최적의 노광 조건으로 레티클과 어퍼쳐를 사용하여 제 1 노광 공정을 진행하는 단계;
    두 영역에 형성되는 패턴마다 최적의 노광 조건으로 레티클과 어퍼쳐를 각각 사용하여 노광 공정을 진행하는 이중 노광 방법에 의해 패턴을 형성하는 것을 포함하는 반도체 소자의 노광 방법.
    두 개의 레티클과 어퍼쳐를 사용하여 각 영역에 형성되는 패턴마다 최적의 노광 조건으로 노광 공정을 진행하는 이중 노광 방법에 의해 패턴을 형성하는 것을 포함하는 반도체 소자의 노광 방법.
  2. 제 1 항에 있어서,
    상기 각 영역의 마스크 레이아웃을 각각 OPC하여 노광함을 특징으로 하는 반도체 소자의 노광 방법.
  3. 제 2 항에 있어서,
    상기 각각 OPC한 마스크 레이아웃을 사용하여 타겟 레이아웃에 맞게 상기 각 영역의 마스크 레이아웃을 다시 OPC하여 노광함을 특징으로 하는 반도체 소자의 노광 방법.
  4. 제 2 항에 있어서,
    상기 각각 OPC한 마스크 레이아웃을 사용하여 타겟 레이아웃에 맞게 상기 각 영역의 마스크 레이아웃을 이중 노광 경계지역 처리 방법을 진행하여 노광함을 특징으로 하는 반도체 소자의 노광 방법.
  5. 제 1 항에 있어서,
    상기 이중 노광 공정을 E-빔, DUV(KrF, ArF) 또는 i-라인 등을 사용하여 진행함을 특징으로 하는 반도체 소자의 노광 방법.
  6. 웨이퍼 상에 패턴 구현 시 사용되는 노광 방법에 있어서,
    다수의 레티클과 어퍼쳐를 사용하여 각 영역에 형성되는 패턴마다 최적의 노광 조건으로 노광 공정을 진행하되, 최종 패터닝에서 각 영역의 오버랩되는 부분의 레티클을 제외한 부분을 크롬(Cr) 처리하여 다중 노광 방법에 의해 패턴을 형성하는 것을 특징으로 하는 반도체 소자의 노광 방법.
  7. 제 6 항에 있어서,
    상기 각 영역의 마스크 레이아웃을 각각 OPC하여 노광함을 특징으로 하는 반도체 소자의 노광 방법.
  8. 제 7 항에 있어서,
    상기 각각 OPC한 마스크 레이아웃을 사용하여 타겟 레이아웃에 맞게 상기 각 영역의 마스크 레이아웃을 다시 OPC하여 노광함을 특징으로 하는 반도체 소자의 노광 방법.
  9. 제 7 항에 있어서,
    상기 각각 OPC한 마스크 레이아웃을 사용하여 타겟 레이아웃에 맞게 상기 각 영역의 마스크 레이아웃을 이중 노광 경계지역 처리 방법을 진행하여 노광함을 특징으로 하는 반도체 소자의 노광 방법.
  10. 제 6 항에 있어서,
    상기 다중 노광 공정을 E-빔, DUV(KrF, ArF) 또는 i-라인 등을 사용하여 진행함을 특징으로 하는 반도체 소자의 노광 방법.
KR10-2001-0074620A 2001-11-28 2001-11-28 반도체 소자의 노광 방법 KR100434954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0074620A KR100434954B1 (ko) 2001-11-28 2001-11-28 반도체 소자의 노광 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0074620A KR100434954B1 (ko) 2001-11-28 2001-11-28 반도체 소자의 노광 방법

Publications (2)

Publication Number Publication Date
KR20030043443A true KR20030043443A (ko) 2003-06-02
KR100434954B1 KR100434954B1 (ko) 2004-06-09

Family

ID=29571843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0074620A KR100434954B1 (ko) 2001-11-28 2001-11-28 반도체 소자의 노광 방법

Country Status (1)

Country Link
KR (1) KR100434954B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442572B1 (ko) * 2001-12-29 2004-07-30 주식회사 하이닉스반도체 반도체 레티클의 제조 방법
KR100598980B1 (ko) * 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
KR100752193B1 (ko) * 2006-09-06 2007-08-27 동부일렉트로닉스 주식회사 패턴 보상을 위한 광 근접 보정 방법
US7604907B2 (en) 2004-10-05 2009-10-20 Samsung Electronics Co., Ltd. Multi-exposure semiconductor fabrication mask sets and methods of fabricating such multi-exposure mask sets

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064788A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置の製造方法と露光用マスク
KR19990017136A (ko) * 1997-08-21 1999-03-15 윤종용 노광장치, 이의 제조방법 및 이를 이용한 노광방법
KR19990055143A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자 제조를 위한 리소그라피 공정
JP3368265B2 (ja) * 2000-03-02 2003-01-20 キヤノン株式会社 露光方法、露光装置、およびデバイス製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442572B1 (ko) * 2001-12-29 2004-07-30 주식회사 하이닉스반도체 반도체 레티클의 제조 방법
KR100598980B1 (ko) * 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
US7427456B2 (en) 2004-09-17 2008-09-23 Hynix Semiconductor Inc. Layout of a vertical pattern used in dipole exposure apparatus
US7604907B2 (en) 2004-10-05 2009-10-20 Samsung Electronics Co., Ltd. Multi-exposure semiconductor fabrication mask sets and methods of fabricating such multi-exposure mask sets
KR100752193B1 (ko) * 2006-09-06 2007-08-27 동부일렉트로닉스 주식회사 패턴 보상을 위한 광 근접 보정 방법

Also Published As

Publication number Publication date
KR100434954B1 (ko) 2004-06-09

Similar Documents

Publication Publication Date Title
US6930754B1 (en) Multiple exposure method
KR100306415B1 (ko) 투영노광장치용으로사용된포토마스크
US6780574B2 (en) Multiple exposure method
KR100386231B1 (ko) 반도체 장치의 패턴 형성 방법, 포토마스크의 패턴 설계방법, 포토마스크의 제조 방법 및 포토마스크
US6388736B1 (en) Imaging method using phase boundary masking with modified illumination
US20070263192A1 (en) Illumination system and a photolithography apparatus employing the system
JP2003057800A (ja) フォーカスモニタ方法およびフォーカスモニタ用装置ならびに半導体装置の製造方法
US6917411B1 (en) Method for optimizing printing of an alternating phase shift mask having a phase shift error
US20060197933A1 (en) Exposure apparatus
KR100579601B1 (ko) 쉐브런 조명을 사용하여 포토마스크를 조명하는 방법
KR100434954B1 (ko) 반도체 소자의 노광 방법
JP2004251969A (ja) 位相シフトマスク、位相シフトマスクを用いたパターンの形成方法および電子デバイスの製造方法
JP2000349010A (ja) 露光方法、露光装置、およびデバイス製造方法
KR100513440B1 (ko) 반도체소자 제조용 노광장비의 조명장치 및 이를 이용한 변형조명방법
KR100702792B1 (ko) 반도체 제조용 노광 장치
JPH05175101A (ja) 投影露光装置
JP2001244190A (ja) 多重露光を行うためのマスク、該マスクによる露光方法、露光装置、およびデバイス製造方法
JPH06151280A (ja) ホールパターン形成方法
KR100826765B1 (ko) 고립 패턴의 해상력 향상 레티클 제조 방법 및 레티클 구조
JP3262073B2 (ja) 露光方法及び露光装置
JP2000021755A (ja) 露光方法及び露光装置
JP2003050454A (ja) 位相シフトマスク及びその製造方法
KR19980040594A (ko) 사진 식각 공정용 포토 마스크
KR20050068547A (ko) 포토리소그래피용 포토 마스크
KR20030039449A (ko) 캐패시터의 스토리지 노드 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee