KR20030042071A - Method of forming a nitride layer in a semiconductor device - Google Patents
Method of forming a nitride layer in a semiconductor device Download PDFInfo
- Publication number
- KR20030042071A KR20030042071A KR1020010072484A KR20010072484A KR20030042071A KR 20030042071 A KR20030042071 A KR 20030042071A KR 1020010072484 A KR1020010072484 A KR 1020010072484A KR 20010072484 A KR20010072484 A KR 20010072484A KR 20030042071 A KR20030042071 A KR 20030042071A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- deposition
- temperature
- semiconductor device
- deposition equipment
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 55
- 230000008021 deposition Effects 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000006227 byproduct Substances 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 239000000356 contaminant Substances 0.000 claims abstract description 4
- 238000005086 pumping Methods 0.000 claims description 8
- 230000006641 stabilisation Effects 0.000 claims description 8
- 238000011105 stabilization Methods 0.000 claims description 8
- 238000010926 purge Methods 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000002776 aggregation Effects 0.000 abstract description 10
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 238000005054 agglomeration Methods 0.000 abstract description 4
- -1 boron ions Chemical class 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000004220 aggregation Methods 0.000 description 6
- 238000000746 purification Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000005189 flocculation Methods 0.000 description 1
- 230000016615 flocculation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 소자의 질화막 형성 방법에 관한 것으로, 특히 소정 영역에 샐리사이드층을 형성한 후 볼더리스 콘택(Borderless contact; BLC)을 형성하기 위하여 질화막을 증착하는 과정에서, 샐리사이드층에 응집 현상(Agglomeration)이 발생되는 것을 방지하고 하부의 액티브 영역이나 폴리실리콘층의 면저항이 증가하는 것을 방지할 수 있는 반도체 소자의 질화막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a nitride film of a semiconductor device. In particular, in the process of depositing a nitride film to form a borderless contact (BLC) after forming a salicide layer in a predetermined region, a flocculation phenomenon occurs in the salicide layer. The present invention relates to a method for forming a nitride film of a semiconductor device which can prevent generation of (Agglomeration) and prevent the increase in sheet resistance of the lower active region or polysilicon layer.
일반적으로, 트랜지스터의 게이트 전극 및 소오스/드레인의 상부에는 접속 저항을 줄이기 위하여 샐리사이드층이 형성된다. 샐리사이드층이 형성된 후에는 볼더리스 콘택을 형성하기 위하여 질화막을 증착하는데, 질화막은 배치 타입의 퍼니스(Batch type furnace)에서 증착된다.In general, a salicide layer is formed on the gate electrode and the source / drain of the transistor to reduce connection resistance. After the salicide layer is formed, a nitride film is deposited to form a boulderless contact, which is deposited in a batch type furnace.
이하, 도 1a 내지 도 1c를 참조하여 일반적인 반도체 소자의 트랜지스터 제조 방법을 설명하면 다음과 같다.Hereinafter, a transistor manufacturing method of a general semiconductor device will be described with reference to FIGS. 1A to 1C.
도 1a를 참조하면, 소정의 공정을 통해 게이트 산화막(12), 폴리실리콘층(13), 소오스/드레인(14) 및 절연막 스페이서(15)로 이루어진 트랜지스터를 반도체 기판(11)에 형성한다.Referring to FIG. 1A, a transistor including a gate oxide film 12, a polysilicon layer 13, a source / drain 14, and an insulating film spacer 15 is formed on a semiconductor substrate 11 through a predetermined process.
도 1b를 참조하면, 접촉 저항을 줄이기 위하여 폴리실리콘층(13) 및 소오스/드레인(14) 상에 샐리사이드층(16)을 형성한다.Referring to FIG. 1B, the salicide layer 16 is formed on the polysilicon layer 13 and the source / drain 14 to reduce contact resistance.
도 1c를 참조하면, 폴리실리콘층(13) 및 소오스/드레인(14) 상부의 샐리사이드층(16)을 포함한 전체 상에 질화막(17)을 증착한다.Referring to FIG. 1C, a nitride film 17 is deposited on the whole including the polysilicon layer 13 and the salicide layer 16 on the source / drain 14.
질화막(17)은, 후속 공정인 콘택 식각 공정을 실시하는 과정에서 액티브 영역이나 필드 영역의 식각 손상을 방지하기 위하여 형성하며, 이로써 볼더리스 콘택을 형성할 수 있다. 이때, 질화막(17)은 배치 타입의 퍼니스에서 100 내지 400Å의 두께로 형성된다.The nitride film 17 is formed in order to prevent etching damage of the active region or the field region in the process of performing the subsequent contact etching process, thereby forming a boulderless contact. At this time, the nitride film 17 is formed to a thickness of 100 to 400 kPa in a batch type furnace.
도 2를 참조하여 종래 기술에 따른 반도체 소자의 질화막 형성 방법을 설명하면 다음과 같다.A method of forming a nitride film of a semiconductor device according to the prior art will now be described with reference to FIG. 2.
도 2를 참조하면, 질화막은 로딩 단계와, 온도 상승 단계와, 안정화 단계와, 펌핑 단계와, 제 1 정화 단계와, 증착 단계와, 제 2 정화 단계와, 온도 하강 단계와, 언로딩 단계를 통해 샐리사이드층 상에 형성된다.Referring to FIG. 2, the nitride film includes a loading step, a temperature rising step, a stabilizing step, a pumping step, a first purifying step, a deposition step, a second purifying step, a temperature dropping step, and an unloading step. Is formed on the salicide layer.
상기의 단계 중 로딩 단계에서는 퍼니스의 온도를 약 600℃로 유지한 상태에서 약 10분 걸쳐 웨이퍼를 퍼니스로 장착하고, 온도 상승 단계에서는 약 30분에 걸쳐 퍼니스의 온도를 질화막 증착 온도인 약 700℃까지 상승시킨다. 안정화 단계에서는 약 20분 동안 온도 상승에 따른 부담을 완화시키고, 펌핑 단계에서는 약 50분에 걸쳐 퍼니스의 내부 압력을 소정의 압력까지 낮추고, 제 1 정화 단계에서는 약 30분에 걸쳐 퍼니스 내부의 오염 물질을 외부로 배출시킨다. 증착 단계에서는 약50분에 걸쳐 소정의 공정을 통해 질화막을 증착하고, 제 2 정화 단계에서는 증착 단계에서 증착되지 않고 잔류하는 잔류물이나 기타 반응 부산물을 약 70분에 걸쳐 외부로 배출시킨다. 2차 정화가 완료되면, 약 30분에 걸쳐 퍼니스의 온도를 언로딩 온도인 약 600℃까지 하강시키고, 언로딩 단계에서는 약 10분에 걸쳐 웨이퍼를 퍼니스로부터 언로딩시킨다.In the loading step, the wafer is mounted with the furnace for about 10 minutes while the furnace temperature is maintained at about 600 ° C. In the temperature raising step, the furnace temperature is about 700 ° C, which is a nitride film deposition temperature, for about 30 minutes. Raise it up. In the stabilization stage, the burden of the temperature rise for about 20 minutes is relieved, in the pumping stage, the internal pressure of the furnace is lowered to a predetermined pressure over about 50 minutes, and in the first purification stage, the contaminants inside the furnace over about 30 minutes. To the outside. In the deposition step, the nitride film is deposited through a predetermined process over about 50 minutes, and in the second purification step, residues or other reaction by-products remaining without being deposited in the deposition step are discharged to the outside for about 70 minutes. Once the secondary purification is complete, the temperature of the furnace is lowered to about 600 ° C., the unloading temperature, over about 30 minutes, and the wafer is unloaded from the furnace over about 10 minutes in the unloading step.
약 300분의 시간이 소요되는 상기의 단계들을 통해 폴리실리콘층 및 소오스/드레인 상부의 샐리사이드층을 포함한 전체 상에 질화막이 증착된다.Through the above steps, which take about 300 minutes, a nitride film is deposited on the whole including the polysilicon layer and the salicide layer on the source / drain.
상기의 단계들을 통해 질화막을 증착할 경우, 도 3에 도시된 바와 같이, 샐리사이드층(16)에 비정상적인 응집 현상이 발생된다. 샐리사이드층(16)의 비정상적인 응집 현상은 소오스/드레인(14)이나 폴리실리콘층(17)의 면저항(RS)을 증가시켜 소자의 동작 속도를 저하시킨다. 또한, 샐리사이드층(16)에 응집 현상이 심하게 발생할 경우 샐리사이드층(16)이 끊어지는 부분(16a)이 발생될 수 있으며, 라인의 오픈 현상에 의해 소자가 동작하지 않는 문제점이 발생될 수 있다.When the nitride film is deposited through the above steps, as shown in FIG. 3, an abnormal aggregation phenomenon occurs in the salicide layer 16. Abnormal agglomeration of the salicide layer 16 increases the sheet resistance R S of the source / drain 14 or the polysilicon layer 17 to lower the operation speed of the device. In addition, when agglomeration phenomenon occurs severely in the salicide layer 16, a portion 16a in which the salicide layer 16 is broken may occur, and a problem in which the device does not operate due to the open phenomenon of the line may occur. have.
한편, 질화막을 증착하는 공정 시간이 길어지면, PMOS 트랜지스터의 경우, 보론(Boron)이 게이트 산화막 내부로 확산되어 소자의 전기적 특성이 저하되고 오동작을 유발하는 문제점이 발생될 수 있다.On the other hand, if the process time for depositing the nitride film is long, in the case of the PMOS transistor, boron may be diffused into the gate oxide film, thereby deteriorating the electrical characteristics of the device and causing malfunction.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 질화막을 하나의 웨이퍼만이 장착되는 단일형 챔버에서 증착하면서 공정 조건을 조절하여 질화막 증착 공정 시간을 약 50분 정도로 단축시키므로써, 샐리사이드층에 응집 현상이 발생되는 것을 방지함과 동시에 보론이 게이트 산화막 내부로 확산되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 질화막 형성 방법을 제공하는데 그 목적이 있다.Therefore, in order to solve the above problem, the nitride film is deposited in a single chamber in which only one wafer is mounted, and the process conditions are controlled to shorten the nitride film deposition process time by about 50 minutes. It is an object of the present invention to provide a method for forming a nitride film of a semiconductor device which can prevent the occurrence of the same and at the same time prevent boron from being diffused into the gate oxide film to improve process reliability and device electrical characteristics.
도 1a 내지 도 1c는 일반적은 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 단면도.1A to 1C are cross-sectional views for explaining a transistor manufacturing method of a semiconductor device in general.
도 2는 종래 기술에 따른 반도체 소자의 질화막 형성 방법을 설명하기 위한 공정도.2 is a process chart for explaining a method of forming a nitride film of a semiconductor device according to the prior art.
도 3은 샐리사이드층의 응집 현상을 설명하기 위한 단면도.3 is a cross-sectional view illustrating the aggregation phenomenon of the salicide layer.
도 4는 본 발명에 따른 반도체 소자의 질화막 형성 방법을 설명하기 위한 공정도.4 is a process chart for explaining a method of forming a nitride film of a semiconductor device according to the present invention.
도 5는 샐리사이드층의 응집 현상을 설명하기 위한 단면도.5 is a cross-sectional view for explaining the aggregation phenomenon of the salicide layer.
도 6은 질화막 형성 방법 및 증착 장비에 따라 발생되는 폴리실리콘층의 면저항의 차이를 비교한 특성 그래프.Figure 6 is a characteristic graph comparing the difference in the sheet resistance of the polysilicon layer generated according to the nitride film forming method and deposition equipment.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 반도체 기판12 : 게이트 산화막11: semiconductor substrate 12: gate oxide film
13 : 폴리실리콘층14 : 소오스/드레인13 polysilicon layer 14 source / drain
15 : 절연막 스페이서16 : 샐리사이드층15 insulating film spacer 16 salicide layer
16a : 셀리사이드층이 끊어진 영역17 : 질화막16a: region in which the celicide layer is broken 17: nitride film
본 발명에 따른 반도체 소자의 질화막 형성 방법은 소정의 공정을 통해 샐리사이드층이 형성된 기판 상에 볼더리스 콘택을 형성하기 위하여 질화막을 형성하는 반도체 소자의 질화막 형성 방법에 있어서, 증착 장비의 온도를 질화막 증착 온도와 동일한 온도로 유지한 상태에서 기판을 증착 장비로 장착하는 로딩 단계와, 증착 장비 내부를 안정화시키는 안정화 단계와, 증착 장비의 내부 압력을 질화막 증착 압력으로 조절하는 펌핑 단계와, 증착 장비 내부의 오염 물질을 외부로 배출시키는 제 1 정화 단계와, 샐리사이드층 상에 질화막을 증착하는 증착 단계와, 증착 단계에서 증착되지 않고 잔류하는 잔류물이나 기타 반응 부산물을 증착 장비의 외부로 배출시키는 제 2 정화 단계와, 언로딩 단계를 통해 질화막이 형성되는 것을 특징으로 한다.In the method of forming a nitride film of a semiconductor device according to the present invention, in the method of forming a nitride film of a semiconductor device in which a nitride film is formed to form a boulderless contact on a substrate on which a salicide layer is formed through a predetermined process, the temperature of the deposition equipment is nitrided. A loading step of mounting the substrate to the deposition equipment while maintaining the same temperature as the deposition temperature, a stabilization step of stabilizing the inside of the deposition equipment, a pumping step of adjusting the internal pressure of the deposition equipment to the nitride film deposition pressure, and an inside of the deposition equipment. A first purge step of discharging the pollutants to the outside, a deposition step of depositing a nitride film on the salicide layer, and a step of discharging residues or other reaction by-products which are not deposited in the deposition step to the outside of the deposition apparatus. The nitride film is formed through the two purification steps and the unloading step.
상기의 모든 단계는 600 내지 700℃의 범위에서 실시된다.All of the above steps are carried out in the range of 600 to 700 ° C.
상기와 같이, 본원 발명은 샐리사이드층 상에 질화막을 형성하기 위한 증착공정의 공정 조건에 대한 발명이며, 트랜지스터의 게이트 및 소오스/드레인 상에 형성된 샐리사이드층의 상부에 질화막을 형성하는 공정뿐만 아니라, 샐리사이드층 상에 질화막을 형성하는 모든 제조 방법에 적용될 수 있다.As described above, the present invention relates to a process condition of a deposition process for forming a nitride film on a salicide layer, and a process of forming a nitride film on top of a salicide layer formed on a gate and a source / drain of a transistor. It can be applied to any manufacturing method for forming a nitride film on the salicide layer.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.
반도체 기판에 게이트 산화막, 폴리실리콘층, 소오스/드레인, 절연막 스페이서 및 샐리사이드층으로 이루어진 트랜지스터를 제조하는 공정은 종래의 방법과 동일하므로 생략하기로 한다.The process of manufacturing a transistor including a gate oxide film, a polysilicon layer, a source / drain, an insulating film spacer, and a salicide layer on a semiconductor substrate is the same as in the conventional method, and thus will be omitted.
도 4는 본 발명에 따른 반도체 소자의 질화막 형성 방법을 설명하기 위한 공정도이다.4 is a flowchart illustrating a method of forming a nitride film of a semiconductor device according to the present invention.
도 4를 참조하면, 질화막은 로딩 단계와, 안정화 단계와, 펌핑 단계와, 제 1 정화 단계와, 증착 단계와, 제 2 정화 단계와, 언로딩 단계를 통해 샐리사이드층 상에 형성된다. 또한, 질화막은 종래의 배치 타입 퍼니스보다 작은 단일형 챔버에서 형성된다. 단일형 챔버로써, 챔버 내부의 산소 성분을 일정 수준 이하로 낮추어 주는 로드-락(Load lock) 장비를 이용할 수도 있다.Referring to FIG. 4, a nitride film is formed on the salicide layer through a loading step, a stabilization step, a pumping step, a first purge step, a deposition step, a second purge step, and an unloading step. Further, the nitride film is formed in a single chamber smaller than a conventional batch type furnace. As a single chamber, it is also possible to use a load lock device that lowers the oxygen content within the chamber to a certain level.
상기의 단계 중 로딩 단계에서는 단일형 챔버의 온도를 질화막 증착 온도와 동일한 온도인 600 내지 800℃의 온도로 유지한 상태에서 약 1분 걸쳐 웨이퍼를 챔버 장착한다.In the loading step, the wafer is chamber-mounted for about one minute while maintaining the temperature of the unitary chamber at a temperature of 600 to 800 ° C., which is the same temperature as the nitride film deposition temperature.
안정화 단계에서는 웨이퍼를 단일형 챔버로 장착하면서 발생되는 챔버 내부의 변화를 약 1분 동안 완화시킨다. 웨이퍼는 질화막 증착 온도와 동일한 온도를 유지하고 있는 챔버 내부로 장착되므로, 온도 상승 단계 없이 안정화 단계가 바로 실시된다. 이때, 안정화 단계는 온도 상승에 따른 챔버의 부담이 없는 상태에서 단일형 챔버 내부의 미세한 변화를 완화시키기 위하여 실시되므로 약 1분 정도의 짧은 시간 동안만 실시된다.The stabilization step mitigates changes in the chamber that occur while mounting the wafer as a single chamber for about one minute. Since the wafer is mounted into a chamber that maintains the same temperature as the nitride deposition temperature, the stabilization step is performed immediately without a temperature raising step. At this time, the stabilization step is carried out only for a short time of about 1 minute because it is carried out to mitigate the minute changes in the single chamber in the absence of the burden of the chamber due to the temperature rise.
펌핑 단계에서는 약 5분에 걸쳐 단일형 챔버의 내부 압력을 질화막 증착 압력인 5 내지 50Pa로 조절한다. 단일형 챔버는 배치 타입의 퍼니스보다 작기 때문에, 펌핑 단계를 실시하는데 필요한 소요 시간이 약 5분 정도로 종래의 소요 시간보다 짧다.In the pumping step, the internal pressure of the unitary chamber is adjusted to 5 to 50 Pa, which is the nitride deposition pressure, over about 5 minutes. Since the unitary chamber is smaller than the batch type furnace, the time required to carry out the pumping step is shorter than the conventional time as about 5 minutes.
제 1 정화 단계에서는 약 1분에 걸쳐 단일형 챔버 내부의 오염 물질을 외부로 배출시킨다.In the first purification step, contaminants in the single chamber are discharged to the outside over about 1 minute.
증착 단계에서는 약 35분에 걸쳐 소정의 공정을 통해 질화막을 증착한다. 이때, 질화막은 50 내지 300Å의 두께로 증착된다.In the deposition step, the nitride film is deposited through a predetermined process over about 35 minutes. At this time, the nitride film is deposited to a thickness of 50 to 300 kPa.
질화막을 증착하기 전에, 하부 요소의 스트레스를 감소시키기 위하여 50 내지 300Å의 두께로 산화막을 형성하는 산화막 형성 단계를 추가로 실시할 수도 있다.Before depositing the nitride film, an oxide film forming step of forming an oxide film to a thickness of 50 to 300 kPa may be further performed to reduce stress of the lower element.
제 2 정화 단계에서는 증착 단계에서 증착되지 않고 잔류하는 잔류물이나 기타 반응 부산물을 약 2분에 걸쳐 단일형 챔버의 외부로 배출시킨다.In the second purge step, residues or other reaction byproducts remaining undeposited in the deposition step are discharged out of the unitary chamber over about two minutes.
2차 정화가 완료되면, 언로딩 단계에서는 챔버 내부의 온도를 질화막 증착 온도인 600 내지 800℃를 그대로 유지한 상태에서 약 2분에 걸쳐 웨이퍼를 단일형챔버로부터 언로딩시킨다. 이때, 언로딩 단계는 단일형 챔버 내부의 온도를 질화막 증착 온도는 약 700℃를 그대로 유지한 상태에서 실시되므로, 온도 하강 단계를 실시할 필요가 없다.When the secondary purification is completed, in the unloading step, the wafer is unloaded from the unitary chamber for about two minutes while maintaining the temperature inside the chamber at 600 to 800 ° C., which is the nitride film deposition temperature. At this time, since the unloading step is carried out while maintaining the temperature of the inside of the single chamber and the nitride film deposition temperature of about 700 ° C., there is no need to perform the temperature dropping step.
약 47분의 시간이 소요되며, 최대 약 60분 정도의 시간이 소요되는 상기의 단계들을 통해, 샐리사이드층에 응집 현상이 발생되는 것을 억제하고, 게이트 산화막으로 보론이 침투하는 것을 방지하면서 샐리사이드층 상부에 질화막이 증착된다.It takes about 47 minutes and the above steps, which take up to about 60 minutes, to prevent the aggregation of the salicide layer and prevent boron from penetrating into the gate oxide layer. A nitride film is deposited on the layer.
상기의 질화막 증착 공정 단계는 단일형 챔버 내부의 온도가 질화막 증착 온도와 동일한 온도를 유지한 상태에서 웨이퍼를 단일형 챔버 내부로 장착하므로, 온도 상승 단계가 생략되며, 안정화 단계를 실시하는데 필요한 소요 시간도 현저하게 줄어든다. 또한, 단일형 챔버 내부의 온도가 질화막 증착 온도와 동일한 온도를 유지한 상태에서 웨이퍼를 단일형 챔버 내부로 언로딩시키므로, 온도 하강 단계가 줄어든다.In the nitride deposition process step, the wafer is mounted inside the single chamber while the temperature inside the single chamber is maintained at the same temperature as the nitride deposition temperature, and thus the temperature raising step is omitted, and the time required for the stabilization step is remarkable. Is reduced. In addition, the temperature lowering step is reduced because the wafer is unloaded into the unitary chamber while the temperature inside the unitary chamber is maintained at the same temperature as the nitride deposition temperature.
상기의 단계들을 통하여 단일형 챔버에서 짧은 시간 동안에 질화막을 증착할 경우, 도 5에 도시된 바와 같이, 샐리사이드층(16)에 발생되는 비정상적인 응집 현상이 현저하게 줄어든다. 이로 인해, 소오스/드레인(14)이나 폴리실리콘층(17)의 면저항(RS)이 증가하는 것을 방지하여, 소자의 동작 속도가 저하되는 것을 방지할 수 있다.When the nitride film is deposited in the unitary chamber for a short time through the above steps, as shown in FIG. 5, abnormal aggregation phenomenon occurring in the salicide layer 16 is significantly reduced. For this reason, it is possible to prevent the sheet resistance R S of the source / drain 14 or the polysilicon layer 17 from increasing, thereby preventing the operating speed of the device from decreasing.
도 6은 질화막 형성 방법 및 증착 장비에 따라 발생되는 폴리실리콘층의 면저항의 차이를 비교한 특성 그래프이다.6 is a characteristic graph comparing the difference in the sheet resistance of the polysilicon layer generated according to the nitride film forming method and deposition equipment.
도 6에 도시된 바와 같이, 상기의 공정 단계를 통해 단일형 챔버에서 질화막을 형성한 경우 폴리실리콘층의 면저항이 5Ohm 이하의 값을 나타내고 있으나, 종래의 방법을 통해 배치 타입의 퍼니스에서 질화막을 형성한 경우에는 폴리실리콘층의 면저항이 150 내지 200Ohm의 분포 특성을 나타내고 있다. 즉, 단일형 챔버에서 상기의 공정 조건으로 질화막을 형성한 경우의 폴리실리콘층 면저항이 종래 기술에 따라 질화막을 형성한 경우의 폴리실리콘층 면저항이 더 낮음을 알 수 있다.As shown in FIG. 6, when the nitride film is formed in the single chamber through the above process step, the sheet resistance of the polysilicon layer shows a value of 5 Ohm or less, but the nitride film is formed in the batch type furnace by a conventional method. In this case, the sheet resistance of the polysilicon layer shows the distribution characteristic of 150-200 Ohm. That is, it can be seen that the polysilicon layer sheet resistance when the nitride film is formed under the above process conditions in the single chamber is lower in the polysilicon layer sheet resistance when the nitride film is formed according to the prior art.
상술한 바와 같이, 본 발명은 질화막을 증착하는 과정에서 하부의 샐리사이드층에 응집 현상이 발생되는 것을 억제하고, 게이트 산화막으로 보론이 침투하는 것을 방지하므로써, 하부 요소의 면저항이 증가하는 것을 방지하고, 트랜지스터의 문턱 전압이 변하는 것을 방지하며, 질화막을 증착하기 전에 이상 산화가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킨다.As described above, the present invention suppresses the aggregation of the lower salicide layer in the process of depositing the nitride film and prevents boron from penetrating into the gate oxide film, thereby preventing the sheet resistance of the lower element from increasing. In addition, the threshold voltage of the transistor is prevented from being changed, and abnormal oxidation is prevented from occurring before the nitride film is deposited, thereby improving process reliability and device electrical characteristics.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010072484A KR20030042071A (en) | 2001-11-20 | 2001-11-20 | Method of forming a nitride layer in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010072484A KR20030042071A (en) | 2001-11-20 | 2001-11-20 | Method of forming a nitride layer in a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030042071A true KR20030042071A (en) | 2003-05-28 |
Family
ID=29570514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010072484A KR20030042071A (en) | 2001-11-20 | 2001-11-20 | Method of forming a nitride layer in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030042071A (en) |
-
2001
- 2001-11-20 KR KR1020010072484A patent/KR20030042071A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284634B1 (en) | Method for forming metal line in semiconductor device | |
| US6002150A (en) | Compound material T gate structure for devices with gate dielectrics having a high dielectric constant | |
| KR100192017B1 (en) | Fabrication process of semiconductor device | |
| US6436840B1 (en) | Metal gate with CVD amorphous silicon layer and a barrier layer for CMOS devices and method of making with a replacement gate process | |
| US5963810A (en) | Semiconductor device having nitrogen enhanced high permittivity gate insulating layer and fabrication thereof | |
| US6143618A (en) | Procedure for elimating flourine degradation of WSix /oxide/polysilicon capacitors | |
| KR20040104533A (en) | Method for forming an improved metal silicide contact to a silicon-containing conductive region | |
| KR20010004037A (en) | Method of manufacturing semiconductor device | |
| US6261976B1 (en) | Method of forming low pressure silicon oxynitride dielectrics having high reliability | |
| US7368401B2 (en) | Integrated circuit having a doped porous dielectric and method of manufacturing the same | |
| KR100739964B1 (en) | Method for fabricating semiconductor device | |
| JP2003100995A (en) | Semiconductor device and its manufacturing method | |
| KR20030042071A (en) | Method of forming a nitride layer in a semiconductor device | |
| KR100495921B1 (en) | Method of fabrication semiconductor device for remove stress | |
| KR100673166B1 (en) | Method of forming a gate in a semiconductor device | |
| KR20090000880A (en) | Method for fabricating gate in semicondutor device | |
| KR100905177B1 (en) | Fabricating method of Semiconductor device | |
| JPWO2009101763A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100609035B1 (en) | Method for fabricating gate of mos transistor in semiconductor device | |
| KR20010008505A (en) | Method of forming transistor provided with metal-gate electrode | |
| KR100961201B1 (en) | Method for manufacturing transistor in semiconductor device | |
| KR100365749B1 (en) | A method for fabrication of semiconductor device | |
| KR100267397B1 (en) | Method for fabricating gate electrode using polysilicon | |
| KR100358566B1 (en) | Method for manufacturing mos field effect transistor | |
| KR100511904B1 (en) | Method of oxidation gate poly1 line in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |