KR20030034495A - Cleanning method of deep trench - Google Patents

Cleanning method of deep trench Download PDF

Info

Publication number
KR20030034495A
KR20030034495A KR1020010065449A KR20010065449A KR20030034495A KR 20030034495 A KR20030034495 A KR 20030034495A KR 1020010065449 A KR1020010065449 A KR 1020010065449A KR 20010065449 A KR20010065449 A KR 20010065449A KR 20030034495 A KR20030034495 A KR 20030034495A
Authority
KR
South Korea
Prior art keywords
trench
polymer layer
deep trench
thermal energy
deep
Prior art date
Application number
KR1020010065449A
Other languages
Korean (ko)
Inventor
이철웅
오영묵
성석현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010065449A priority Critical patent/KR20030034495A/en
Publication of KR20030034495A publication Critical patent/KR20030034495A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

PURPOSE: A method for cleaning a deep trench is provided to prevent a void from being formed between a trench and an oxide layer by applying thermal energy to a polymer layer. CONSTITUTION: The deep trench(102) is formed in a silicon substrate(100). Thermal energy is applied to the polymer layer(104) formed on the trench. The polymer layer is eliminated by using hydrogen fluoride. An etch mask pattern used in forming the trench is an oxide layer pattern. A dry-etch method is used in forming the trench. The thermal energy is supplied by using an electron beam and a bake process.

Description

깊은 트렌치의 세정방법{Cleanning method of deep trench}Cleaning method of deep trench

본 발명의 반도체 소자의 제조방법에 관한 것으로서, 특히 반도체 소자의 형성시 깊은 트렌치의 세정방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device of the present invention, and more particularly to a method for cleaning deep trenches in the formation of a semiconductor device.

반도체 소자의 고집적화에 따라 웨이퍼 상에 형성되는 트렌치의 형상은 반도체 소자의 동작에 중요한 영향을 끼칠 수 있다. 반도체 기판을 깊게 식각하여 형성하는 깊은 트렌치 구조는 소자분리막, 커패시터, 게이트 형성, 프린트용 등을 위한 용도에 적용된다. 여기서, 소자분리막은 소자간의 격리를 위하여 형성되는 것으로서 트렌치 내부에 폴리실리콘을 매립한 것이고, 커패시터는 커패시턴스를 증가시키기 위하여 트렌치 구조를 사용하고 있다. 특히, 상기 게이트 및 프린트용도 사용되는 깊은 트렌치 구조는 반도체 소자의 동작에 많은 영향을 준다. 게이트를 트렌치 구조로 하여 형성함으로써 핀치(pinch)문제를 제거할 수 있는 장점이 있으나, 전기적 측면에 있어서 캐리어 이동도(carrier mobility)가 변화되거나 전기적 특성이 시프트(shift)되는 문제가 발생될 수 있다.The shape of the trench formed on the wafer due to the high integration of the semiconductor device may have an important effect on the operation of the semiconductor device. Deep trench structures formed by deep etching of semiconductor substrates are applied to applications for device isolation layers, capacitors, gate formation, printing, and the like. Here, the device isolation layer is formed for isolation between devices, and embeds polysilicon in the trench, and the capacitor uses a trench structure to increase capacitance. In particular, the deep trench structure used for the gate and printing has a great influence on the operation of the semiconductor device. By forming the gate as a trench structure, the pinch problem may be eliminated. However, in terms of electrical aspects, carrier mobility may be changed or electrical characteristics may be shifted. .

이하, 첨부된 도면을 참조하여 종래의 깊은 트렌치의 형성방법을 살펴보기로 한다. 도 1 내지 도 3은 종래기술에 의한 깊은 트렌치의 형성에 있어서의 문제점을 설명하기 위하여 도시한 공정단면도들이다.Hereinafter, a method of forming a conventional deep trench will be described with reference to the accompanying drawings. 1 to 3 are process cross-sectional views illustrating a problem in the formation of a deep trench according to the prior art.

도 1을 참조하면 반도체 기판(10)상에 식각마스크 패턴(16)을 형성한다. 식각마스크 패턴(16)은 반도체 기판(10)에 트렌치(12)를 형성하기 위한 식각 마스크로 사용된다. 이어서, 식각마스크 패턴(16)을 식각마스크로 하여 반도체 기판(10)을 식각하여 트렌치(12)를 형성한다. 이때, 트렌치(12)는 챔버 안에 인가되는 인가전원, 자기장, 압력 , 가스종류 및 가스량을 조절함으로써 형성된다.Referring to FIG. 1, an etch mask pattern 16 is formed on a semiconductor substrate 10. The etching mask pattern 16 is used as an etching mask for forming the trench 12 in the semiconductor substrate 10. Next, the trench 12 is formed by etching the semiconductor substrate 10 using the etch mask pattern 16 as an etch mask. At this time, the trench 12 is formed by adjusting the applied power, magnetic field, pressure, gas type and gas amount applied in the chamber.

그런데, 트렌치(12)의 깊이가 수 ㎛이상인 깊은 트렌치인 경우에는, 반도체 기판(10)을 식각하기 위한 식각시간(etching time)이 증가되면서 식각에 의해서 발생하는 고분자층(polymer layer; 14)이 형성된다.However, when the depth of the trench 12 is a deep trench of several μm or more, the polymer layer 14 generated by etching is increased while the etching time for etching the semiconductor substrate 10 is increased. Is formed.

도 2를 참조하면, 이러한 고분자층(14)은 불화수소(HF)에 의한 제거공정까지정체된 시간이 길어지면 고분자의 변성이 일어난다. 고분자가 변성하는 원인은 다양하나, 대기중의 산소가 고분자 중의 실리콘과 반응하여 실리콘산화물을 형성하는 것이 중요한 요인 중의 하나로 여겨진다. 고분자가 변성되면 후속공정에 불화수소로 처리해도 완전하게 제거되지 않는다. 특히, 정체되는 시간이 12시간 이상이 되면, 불화수소에 의한 처리만으로는 고분자층(14)을 제거할 수 없다. 결과적으로 트렌치(12)의 측벽 및 저면에는 제거되지 않은 잔류고분자(104')가 남게 된다.Referring to FIG. 2, the polymer layer 14 denatures the polymer when the stagnant time is long until the removal process by hydrogen fluoride (HF). There are various causes of denaturation of polymers, but it is considered that oxygen in the atmosphere reacts with silicon in the polymer to form silicon oxide. If the polymer is denatured, treatment with hydrogen fluoride in subsequent steps does not completely remove it. In particular, when the stagnation time is 12 hours or more, the polymer layer 14 cannot be removed only by treatment with hydrogen fluoride. As a result, unremoved residual polymer 104 ′ remains on the sidewalls and bottom of the trench 12.

도 3을 참조하면, 상기 트렌치(12)의 측벽 및 저면에 산화막(18)을 형성한다. 그런데, 산화막(18)의 형성과정에서 발생한 열이 잔류고분자(104')를 열분해한다. 이로 인해, 잔류고분자(104')가 형성되었던 부분인 트렌치(12)와 산화막(18) 사이에는 보이드(void; 20)가 형성된다. 이러한 보이드(20)는 반도체 소자의 성능에 부정적인 영향을 미친다. 따라서, 잔류고분자(104')의 형성을 방지할 수 있는 깊은 트렌치의 세정방법이 요구된다.Referring to FIG. 3, an oxide film 18 is formed on sidewalls and bottom surfaces of the trench 12. However, heat generated during the formation of the oxide film 18 thermally decomposes the residual polymer 104 '. As a result, a void 20 is formed between the trench 12 and the oxide film 18, which are portions of the residual polymer 104 '. These voids 20 negatively affect the performance of the semiconductor device. Therefore, there is a need for a deep trench cleaning method capable of preventing the formation of residual polymer 104 '.

따라서, 본 발명이 이루고자 하는 기술적 과제는 트렌치와 산화막사이에 보이드가 형성되지 않는 깊은 트렌치의 세정방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a deep trench cleaning method in which no void is formed between the trench and the oxide film.

도 1 내지 도 3은 종래기술에 의한 깊은 트렌치의 형성에 있어서의 문제점을 설명하기 위하여 도시한 공정단면도들이다.1 to 3 are process cross-sectional views illustrating a problem in the formation of a deep trench according to the prior art.

도 4 내지 도 6은 본 발명의 실시예에 의한 깊은 트렌치의 세정방법을 설명하기 위하여 도시한 공정단면도들이다.4 to 6 are process cross-sectional views illustrating a method of cleaning a deep trench according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 ; 기판 102 ; 트렌치100; Substrate 102; Trench

104 ; 고분자층 104' ; 잔류고분자104; Polymer layer 104 '; Residual polymer

106 ; 식각마스크 패턴 108 ; 들뜬 부분106; Etching mask pattern 108; Excitement

110 ; 산화막110; Oxide film

상기 기술적 과제를 달성하기 위한 본 발명에 의한 깊은 트렌치의 세정방법은, 먼저 실리콘 기판에 깊은 트렌치를 형성한다. 이어서, 상기 트렌치 상에 형성된 고분자층에 열에너지를 가한다. 다음에, 상기 고분자층을 불화수소를 이용하여 제거한다.In the deep trench cleaning method of the present invention for achieving the above technical problem, a deep trench is first formed in a silicon substrate. Subsequently, thermal energy is applied to the polymer layer formed on the trench. Next, the polymer layer is removed using hydrogen fluoride.

본 발명에 의한 깊은 트렌치의 세정방법에 있어서, 상기 트렌치를 형성하는 데 이용되는 식각마스크 패턴은 산화막 패턴인 것이 바람직하다.In the deep trench cleaning method of the present invention, the etching mask pattern used to form the trench is preferably an oxide film pattern.

본 발명에 의한 깊은 트렌치의 세정방법에 있어서, 상기 트렌치를 형성하는 데 이용되는 식각방법은 건식식각인 것이 바람직하고 상기 건식식각 가스는 NF3, HBr, He 및 O2중의 어느 하나 이상일 수 있다.In the deep trench cleaning method of the present invention, the etching method used to form the trench is preferably dry etching, and the dry etching gas may be any one or more of NF 3 , HBr, He, and O 2 .

본 발명에 의한 깊은 트렌치의 세정방법에 있어서, 상기 열에너지는 전자빔(beam)을 이용하여 공급할 수 있다. 또한, 상기 열에너지는 베이크(bake) 공정을 이용하여 공급할 수 있으며, 상기 베이크 공정의 온도는 80~200℃인 것이 바람직하며 상기 베이크 공정은 질소 가스 분위기에서 수행할 수 있다.In the deep trench cleaning method of the present invention, the thermal energy may be supplied using an electron beam. In addition, the thermal energy may be supplied using a bake process, the temperature of the bake process is preferably 80 ~ 200 ℃ and the bake process may be performed in a nitrogen gas atmosphere.

본 발명에 의한 깊은 트렌치 세정방법은, 먼저 실리콘 기판에 깊은 트렌치를 형성한다. 이어서, 상기 트렌치 상에 형성된 고분자층에 열에너지를 가한다. 다음에, 상기 고분자층을 불화수소를 이용하여 제거한다. 마지막으로, 상기 트렌치에 블랭킷방식으로 산화막을 형성한다.The deep trench cleaning method according to the present invention first forms a deep trench in a silicon substrate. Subsequently, thermal energy is applied to the polymer layer formed on the trench. Next, the polymer layer is removed using hydrogen fluoride. Finally, an oxide film is formed in the trench in a blanket manner.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었으며, 어떤 층이 다른 층이나 기판 "상"에 존재한다고 기술될 때 이 어떤 층은 다른 층이나 기판과 직접 접하면서 존재할 수도 있고 그 사이에 제3의 층이 존재할 수 있다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, only this embodiment to make the disclosure of the present invention complete, the scope of the invention to those skilled in the art It is provided to inform you. In the accompanying drawings, the thicknesses of the various films and regions have been emphasized for clarity, and when a layer is described as "on" another layer or substrate, the layer may exist in direct contact with another layer or substrate, or between There may be a third layer in the.

도 4 내지 도 6은 본 발명의 실시예에 의한 깊은 트렌치의 세정방법을 설명하기 위하여 도시한 공정단면도들이다.4 to 6 are process cross-sectional views illustrating a method of cleaning a deep trench according to an embodiment of the present invention.

도 4를 참조하면, 반도체 기판(100)상에 식각마스크 패턴(106)을 형성한다. 식각마스크 패턴(106)은 반도체 기판(100)에 트렌치(102)를 형성하기 위한 식각 마스크로 사용된다. 여기서, 식각마스크 패턴(106)은 산화막으로 이루어진 것이 바람직하다. 이어서, 식각마스크 패턴(106)을 식각마스크로 하여 반도체 기판(100)을 식각하여 트렌치(102)를 형성한다. 한편, 트렌치(102)를 형성하는 데 이용되는 식각방법은 건식식각이 바람직하며, 건식식각 가스는 NF3, HBr, He 및 O2중의 어느 하나 이상일 수 있다. 이때, 트렌치(102)는 챔버 안에 인가되는 인가전원, 자기장, 압력 , 가스종류 및 가스량을 조절함으로써 형성된다.Referring to FIG. 4, an etch mask pattern 106 is formed on the semiconductor substrate 100. The etching mask pattern 106 is used as an etching mask for forming the trench 102 in the semiconductor substrate 100. Here, the etching mask pattern 106 is preferably made of an oxide film. Next, the trench 102 is formed by etching the semiconductor substrate 100 using the etching mask pattern 106 as an etching mask. On the other hand, the etching method used to form the trench 102 is preferably a dry etching, the dry etching gas may be any one or more of NF 3 , HBr, He and O 2 . At this time, the trench 102 is formed by adjusting the applied power, magnetic field, pressure, gas type and gas amount applied in the chamber.

그런데, 트렌치(102) 깊이가 수 ㎛이상인 깊은 트렌치인 경우에는, 반도체 기판(100)을 식각하기 위한 식각시간(etching time)이 증가되면서 식각에 의해서 발생하는 고분자층(polymer layer; 104)이 형성된다.However, in the case of the trench 102 having a depth of several μm or more, a polymer layer 104 formed by etching is formed while the etching time for etching the semiconductor substrate 100 is increased. do.

도 5를 참조하면, 상기 트렌치(102) 상에 형성된 고분자층(104)에 열에너지를 가한다. 열에너지를 가하는 방법으로는 여러가지 방법이 있으나, 본 발명의 실시예에서는 전자빔(e-beam) 및 베이크(bake)공정을 이용하였다.Referring to FIG. 5, thermal energy is applied to the polymer layer 104 formed on the trench 102. There are various methods for applying thermal energy, but in the embodiment of the present invention, an electron beam (e-beam) and a bake process are used.

전자빔에 의한 것은, 상기 고분자층(104)에 전자빔을 조사시키는 방법이다. 전자빔에 의한 고분자층(104)의 이탈현상(또는 들뜸현상)은 전자빔 에너지에 의해 실리콘 측벽과 고분자의 열팽창의 차이에 기인한다. 이러한 열팽창의 차이는 고분자층(104)과 트렌치(102)의 들뜸을 유도한다. 들뜬 부분은 불화수소의 침투가 용이하므로 고분자층(104)은 용이하게 제거된다.The electron beam is a method of irradiating the polymer layer 104 with an electron beam. The detachment phenomenon (or excitation) of the polymer layer 104 by the electron beam is caused by the difference in thermal expansion between the silicon sidewall and the polymer due to the electron beam energy. This difference in thermal expansion induces the excitation of the polymer layer 104 and the trench 102. Since the excited part easily penetrates hydrogen fluoride, the polymer layer 104 is easily removed.

베이크(bake) 공정에서의 온도는 80~200℃인 것이 바람직하고, 상기 베이크 공정은 질소(N2) 가스 분위기에서 수행할 수 있다. 여기서, 베이크 공정온도가 80℃보다 낮으면 적절한 열에너지를 확보할 수 없고, 200℃보다 크면 열에너지에 의해 고분자가 손상될 수 있다. 또한, 질소 가스는 고분자의 변성의 원인을 제공하는 산소를 차단시키는 역할은 한다. 상기 고분자층(104)에 열에너지를 가하면, 고분자층(104)과 트렌치(102) 간의 결합이 느슨해지고, 고분자층(104)과 트렌치(102)의 결합이 끊어진, 즉 이탈된 부분인 들뜬 부분(108)이 형성된다. 이는 베이크에 의한 열에너지가 실리콘 웨이퍼에 인가되면서 고분자층이 실리콘에서 이탈되도록 유도하여 발생한다. 이렇게 되면, 고분자가 변성되어도 불화수소의 침투가 용이해져, 상기 고분자층(104)은 완전히 제거된다.The temperature in the bake process is preferably 80 ° C. to 200 ° C., and the bake process may be performed in a nitrogen (N 2 ) gas atmosphere. In this case, when the baking process temperature is lower than 80 ° C., proper thermal energy may not be obtained, and when the baking process temperature is higher than 200 ° C., the polymer may be damaged by the thermal energy. Nitrogen gas also serves to block oxygen, which provides the cause of polymer denaturation. When thermal energy is applied to the polymer layer 104, the coupling between the polymer layer 104 and the trench 102 is loosened, and the coupling between the polymer layer 104 and the trench 102 is broken, i. 108) is formed. This is caused by inducing the polymer layer to be separated from the silicon while the thermal energy due to the baking is applied to the silicon wafer. In this case, even if the polymer is denatured, penetration of hydrogen fluoride is facilitated, and the polymer layer 104 is completely removed.

도 6을 참조하면, 상기 트렌치(102)에 산화막(110)을 형성한다. 여기서, 상기 트렌치(102)의 형성시 받은 격자 손상 등에 의한 결함 등의 열화를 치유할 수 있도록 형성할 수도 있고, 상기 트렌치를 매립하기 위하여 형성할 수도 있다. 트렌치를 매립하기 위한 산화막인 경우에는, 고밀도플라즈마(High density plasma; HDP) 산화막을 매립할 수 있다. HDP 산화막은 전자 사이크로트론 공명, 헬리콘 (Hellicon) 플라즈마 소스(source) 또는 유도결합 플라즈마 소스에 의한 고밀도의 플라즈마 등을 하나를 이용하여 형성할 수 있다. 한편, 격자손상을 방지하기 위한 산화막은 상기 트렌치에 블랭킷(blanket)방식으로 형성한다.Referring to FIG. 6, an oxide film 110 is formed in the trench 102. In this case, the trench 102 may be formed to heal deterioration such as defects caused by lattice damage or the like, or may be formed to fill the trench. In the case of an oxide film for filling a trench, a high density plasma (HDP) oxide film can be embedded. The HDP oxide film may be formed using an electron cyclotron resonance, a helicon plasma source, or a high density plasma by an inductively coupled plasma source. On the other hand, an oxide film for preventing lattice damage is formed in the trench in a blanket (blanket) method.

본 발명의 실시예에서는 트렌치(102)의 측벽 및 저면에 잔류고분자(도 2의 104')가 형성되지 않으므로 트렌치(102)와 산화막(110) 사이에 보이드(void; 도3의 20)가 형성되지 않는다.In the exemplary embodiment of the present invention, since no residual polymer (104 ′ in FIG. 2) is formed on the sidewalls and the bottom of the trench 102, a void (20 in FIG. 3) is formed between the trench 102 and the oxide film 110. It doesn't work.

이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.Although the present invention has been described in detail above, the present invention is not limited to the above embodiments, and many modifications and improvements can be made by those skilled in the art.

상술한 본 발명에 의한 깊은 트렌치의 세정방법은, 고분자층에 열에너지를 가함으로써 트렌치와 산화막사이에 보이드가 형성되지 않는 깊은 트렌치의 세정방법을 제공할 수 있다.The deep trench cleaning method according to the present invention described above can provide a deep trench cleaning method in which no void is formed between the trench and the oxide film by applying thermal energy to the polymer layer.

Claims (9)

실리콘 기판에 깊은 트렌치를 형성하는 단계;Forming a deep trench in the silicon substrate; 상기 트렌치 상에 형성된 고분자층에 열에너지를 가하는 단계; 및Applying thermal energy to the polymer layer formed on the trench; And 상기 고분자층을 불화수소를 이용하여 제거하는 단계를 포함하는 것을 특징으로 하는 깊은 트렌치의 세정방법.And removing the polymer layer using hydrogen fluoride. 제1항에 있어서,The method of claim 1, 상기 트렌치를 형성하는 데 이용되는 식각마스크 패턴은 산화막 패턴인 것을 특징으로 하는 깊은 트렌치의 세정방법.And the etching mask pattern used to form the trench is an oxide layer pattern. 제1항에 있어서,The method of claim 1, 상기 트렌치를 형성하는 데 이용되는 식각방법은 건식식각인 것을 특징으로 하는 깊은 트렌치의 세정방법.And the etching method used to form the trench is a dry etching. 제3항에 있어서,The method of claim 3, 상기 건식식각 가스는 NF3, HBr, He 및 O2중의 어느 하나 이상인 것을 특징으로 하는 깊은 트렌치의 세정방법.The dry etching gas is a deep trench cleaning method, characterized in that any one or more of NF 3 , HBr, He and O 2 . 제1항에 있어서,The method of claim 1, 상기 열에너지는 전자빔(beam)을 이용하여 공급하는 것을 특징으로 하는 깊은 트렌치의 세정방법.The thermal energy is a deep trench cleaning method, characterized in that for supplying using an electron beam (beam). 제1항에 있어서,The method of claim 1, 상기 열에너지는 베이크(bake) 공정을 이용하여 공급하는 것을 특징으로 하는 깊은 트렌치의 세정방법.The thermal energy is a deep trench cleaning method characterized in that the supply using a bake (bake) process. 제1항에 있어서,The method of claim 1, 상기 베이크 공정의 온도는 80~200℃인 것을 특징으로 하는 깊은 트렌치의 세정방법.Deep baking cleaning method, characterized in that the temperature of the baking process is 80 ~ 200 ℃. 제1항에 있어서,The method of claim 1, 상기 베이크 공정은 질소 가스 분위기에서 수행하는 것을 특징으로 하는 깊은 트렌치의 세정방법.The baking process of the deep trench, characterized in that carried out in a nitrogen gas atmosphere. 실리콘 기판에 깊은 트렌치를 형성하는 단계;Forming a deep trench in the silicon substrate; 상기 트렌치 상에 형성된 고분자층에 열에너지를 가하는 단계;Applying thermal energy to the polymer layer formed on the trench; 상기 고분자층을 불화수소를 이용하여 제거하는 단계; 및Removing the polymer layer using hydrogen fluoride; And 상기 트렌치에 블랭킷방식으로 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 깊은 트렌치의 세정방법.And forming an oxide film in the trench in a blanket manner.
KR1020010065449A 2001-10-23 2001-10-23 Cleanning method of deep trench KR20030034495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010065449A KR20030034495A (en) 2001-10-23 2001-10-23 Cleanning method of deep trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010065449A KR20030034495A (en) 2001-10-23 2001-10-23 Cleanning method of deep trench

Publications (1)

Publication Number Publication Date
KR20030034495A true KR20030034495A (en) 2003-05-09

Family

ID=29566001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065449A KR20030034495A (en) 2001-10-23 2001-10-23 Cleanning method of deep trench

Country Status (1)

Country Link
KR (1) KR20030034495A (en)

Similar Documents

Publication Publication Date Title
KR100280106B1 (en) How to form trench isolation
KR100745987B1 (en) Fabrication method of trench isolation of semiconductor device
JP2006303063A (en) Method of manufacturing semiconductor apparatus
KR100477810B1 (en) Fabricating method of semiconductor device adopting nf3 high density plasma oxide layer
JP2002110782A (en) Semiconductor device and its manufacturing method
KR100895825B1 (en) Method for forming isolation layer in semiconductor device
KR20030034495A (en) Cleanning method of deep trench
KR100321730B1 (en) Silicon substrate treatment method after etch
KR100688778B1 (en) Method for manufacturing semiconductor device
KR20010008560A (en) Method For Forming The Isolation Layer Of Semiconductor Device
KR100474863B1 (en) Method of forming an isolation layer in a semiconductor device
KR100468712B1 (en) Trench element isolation method for semiconductor devices not including thermal oxidation
KR100688777B1 (en) Method for manufacturing semiconductor device
KR20030088235A (en) Method for forming isolation layer of semiconductor device
KR100444609B1 (en) Method of forming an isolation layer in a semiconductor device
KR100944666B1 (en) Method for forming the isolation layer of semiconductor device
KR100842883B1 (en) Method for forming trench isolation in semiconductor device
KR100503356B1 (en) Manufacturing method of shallow trench isolation structure
KR100619395B1 (en) Method for fabricating the semiconductor device
KR20040069804A (en) Manufacturing method of semiconductor device
KR20040105980A (en) The method for forming shallow trench isolation in semiconductor device
KR20040004873A (en) Method for forming trench type isolation layer in semiconductor device
KR20020089614A (en) Method for Fabricating of Semiconductor Device
KR20050118489A (en) Method for isolation in semiconductor device
KR20050010236A (en) Method for forming isolation layer in a semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination