KR20030034315A - Trigger pulse generation device - Google Patents

Trigger pulse generation device Download PDF

Info

Publication number
KR20030034315A
KR20030034315A KR1020010065012A KR20010065012A KR20030034315A KR 20030034315 A KR20030034315 A KR 20030034315A KR 1020010065012 A KR1020010065012 A KR 1020010065012A KR 20010065012 A KR20010065012 A KR 20010065012A KR 20030034315 A KR20030034315 A KR 20030034315A
Authority
KR
South Korea
Prior art keywords
signal
square wave
trigger pulse
flip
flop
Prior art date
Application number
KR1020010065012A
Other languages
Korean (ko)
Inventor
김종규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010065012A priority Critical patent/KR20030034315A/en
Publication of KR20030034315A publication Critical patent/KR20030034315A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration

Abstract

PURPOSE: A trigger pulse generation apparatus is provided to generate a periodic trigger pulse signal easily by generation a periodic signal using an operational amplifier and adjusting a delay of a signal input to an RS flip-flop. CONSTITUTION: A trigger pulse generation apparatus comprises a square wave generator(11), a delay circuit(12) and an RS flip-flop(13). The square wave generator generates a square wave signal. The delay circuit receives a signal output from the square wave generator and delays an input signal. The RS flip-flop has a reset terminal(RESET) connected to receive a signal output from the square wave generator and a set terminal(SET) connected to receive a signal output from the delay circuit, and generates a trigger signal according to signals input via the set and reset terminals.

Description

트리거 펄스 발생 장치{Trigger pulse generation device}Trigger pulse generation device

본 발명은 펄스 발생 장치에 관한 것으로서, 특히 연산 증폭기와 RS 플립플롭을 이용하여 트리거 펄스 신호를 용이하게 생성시킬 수 있는 트리거 펄스 발생 장치에 관한 것이다.The present invention relates to a pulse generator, and more particularly, to a trigger pulse generator that can easily generate a trigger pulse signal using an operational amplifier and an RS flip-flop.

일반적으로, 트리거 펄스란 작은 에너지의 제어 신호로 큰 에너지를 해방하는 데 사용하는 펄스를 말한다. 예를 들면, 플립플롭 회로를 한쪽의 안정한 상태에서 다른 쪽의 안정 상태로 바꾸려면 트리거 펄스를 인가한다.In general, a trigger pulse refers to a pulse used to release large energy with a small energy control signal. For example, to change the flip-flop circuit from one stable state to the other, a trigger pulse is applied.

한편, 전자 장비를 운용함에 있어서는, 일정한 시간을 두고, 일정 주기를 구비하는 출력 신호를 내 보내야 하는 경우가 많이 발생된다. 이러한 경우에는, 보통 중앙처리장치(CPU)의 타이머를 사용하여 출력 신호를 제어하게 된다. 그런데, 중앙처리장치가 없는 시스템에서는 주기적으로 출력 신호를 제어하지 못함에 따라, 주기적인 트리거 신호를 발생시킬 수 없는 문제점이 있다.On the other hand, in the operation of the electronic equipment, there are many cases in which an output signal having a certain period and a certain period must be sent out. In this case, the output signal is usually controlled using a timer of the central processing unit (CPU). However, in the system without the central processing unit, since the output signal is not controlled periodically, there is a problem in that the periodic trigger signal cannot be generated.

이에 따라, 중앙처리장치가 없는 시스템에서의 단독 시험 시에는 고가의 트리거 발생 장치를 사용하여 출력 신호를 제어하게 된다. 따라서, 중앙처리장치가 없는 시스템의 단독 시험에서, 주기적인 트리거 신호를 발생시키기 위해서는 고가의 트리거 발생 장치가 필요하게 되는 단점이 있다.As a result, in a standalone test in a system without a central processing unit, an expensive trigger generator is used to control the output signal. Therefore, in a standalone test of a system without a central processing unit, an expensive trigger generating device is required to generate a periodic trigger signal.

본 발명은 상기와 같은 여건을 감안하여 창출된 것으로서, 연산 증폭기를 이용하여 주기적인 신호를 발생시키고, RS 플립플롭에 입력되는 신호의 지연정도를 조절함으로써, 주기적인 트리거 펄스 신호를 용이하게 생성시킬 수 있는 트리거 펄스 발생 장치를 제공함에 그 목적이 있다.The present invention was created in view of the above conditions, and generates a periodic signal by using an operational amplifier and adjusts the degree of delay of the signal input to the RS flip-flop to easily generate a periodic trigger pulse signal. It is an object of the present invention to provide a trigger pulse generator that can be.

도 1은 본 발명에 따른 트리거 펄스 발생 장치의 구성을 나타낸 블록도.1 is a block diagram showing the configuration of a trigger pulse generator according to the present invention.

도 2는 본 발명에 따른 트리거 펄스 발생 장치에 채용되는 RS 플립플롭의 입력 및 출력 신호를 설명하기 위한 타이밍도.2 is a timing diagram for explaining input and output signals of an RS flip-flop employed in the trigger pulse generator according to the present invention.

도 3은 본 발명에 따른 트리거 펄스 발생 장치의 한 실시 예를 나타낸 회로도.Figure 3 is a circuit diagram showing an embodiment of a trigger pulse generator according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11... 구형파 발생기11 ... square wave generator

12... 지연회로12 ... delay circuit

13... RS 플립플롭13 ... RS flip-flop

상기의 목적을 달성하기 위하여 본 발명에 따른 트리거 펄스 발생 장치는,In order to achieve the above object, the trigger pulse generator according to the present invention,

구형파를 발생시키는 구형파 발생기와;A square wave generator for generating a square wave;

상기 구형파 발생기에서 출력되는 신호를 입력받고, 그 입력된 신호를 지연출력시키는 지연회로; 및A delay circuit for receiving a signal output from the square wave generator and delaying the input signal; And

상기 구형파 발생기에서 출력되는 신호를 리셋(RESET) 단자로 입력받고, 상기 지연회로에서 출력되는 신호를 셋(SET) 단자로 입력받아, 상기 리셋/셋 단자에 입력되는 신호에 따라 트리거 펄스 신호를 출력시키는 RS 플립플롭; 을 포함하는 점에 그 특징이 있다.The signal output from the square wave generator is input to the RESET terminal, the signal output from the delay circuit is input to the SET terminal, and a trigger pulse signal is output according to the signal input to the reset / set terminal. RS flip-flop to make; Its features are to include.

여기서, 상기 구형파 발생기는 연산 증폭기(operational amplifier)로 구성되는 점에 그 특징이 있다.The square wave generator is characterized by being composed of an operational amplifier.

또한, 상기 구형파 발생기에서 발생되는 구형파의 주기를 조절하여, 상기 RS 플립플롭에서 출력되는 트리거 펄스의 주기를 조정하는 점에 그 특징이 있다.In addition, there is a feature in that the period of the trigger pulse output from the RS flip-flop is adjusted by adjusting the period of the square wave generated by the square wave generator.

또한, 상기 지연회로에서 출력되는 신호의 지연 정도를 조절하여, 상기 RS 플립플롭에서 출력되는 트리거 펄스의 펄스 폭을 조정하는 점에 그 특징이 있다.In addition, there is a feature in that the pulse width of the trigger pulse output from the RS flip-flop is adjusted by adjusting the delay degree of the signal output from the delay circuit.

이와 같은 본 발명에 의하면, 연산 증폭기를 이용하여 주기적인 신호를 발생시키고, RS 플립플롭에 입력되는 신호의 지연정도를 조절함으로써, 주기적인 트리거 펄스 신호를 용이하게 생성시킬 수 있는 장점이 있다.According to the present invention, the periodic signal is generated using an operational amplifier and the delay degree of the signal input to the RS flip-flop can be adjusted to easily generate the periodic trigger pulse signal.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 트리거 펄스 발생 장치의 구성을 나타낸 블록도이다.1 is a block diagram showing the configuration of a trigger pulse generator according to the present invention.

도 1을 참조하여 설명하면, 본 발명에 따른 트리거 펄스 발생 장치는 구형파를 발생시키는 구형파 발생기(11)와, 상기 구형파 발생기(11)에서 출력되는 신호를 입력받고, 그 입력된 신호를 지연 출력시키는 지연회로(12) 및 상기 구형파 발생기 (11)에서 출력되는 신호를 리셋(RESET) 단자로 입력받고, 상기 지연회로(12)에서출력되는 신호를 셋(SET) 단자로 입력받아, 상기 리셋/셋 단자에 입력되는 신호에 따라 트리거 펄스 신호를 출력시키는 RS 플립플롭(13)을 포함한다.Referring to FIG. 1, the trigger pulse generator according to the present invention receives a square wave generator 11 for generating a square wave and a signal output from the square wave generator 11, and delays and outputs the input signal. The signal output from the delay circuit 12 and the square wave generator 11 is input to the RESET terminal, and the signal output from the delay circuit 12 is input to the SET terminal. RS flip-flop 13 for outputting a trigger pulse signal in accordance with the signal input to the terminal.

그러면, 이와 같은 구성을 갖는 트리거 펄스 방생 장치의 동작에 대하여 도 2 및 도 3을 참조하여 설명해 보기로 한다. 도 2는 본 발명에 따른 트리거 펄스 발생 장치에 채용되는 RS 플립플롭의 입력 및 출력 신호를 설명하기 위한 타이밍도이고, 도 3은 본 발명에 따른 트리거 펄스 발생 장치의 한 실시 예를 나타낸 회로도이다.Next, the operation of the trigger pulse generation device having such a configuration will be described with reference to FIGS. 2 and 3. FIG. 2 is a timing diagram illustrating input and output signals of an RS flip-flop employed in the trigger pulse generator according to the present invention, and FIG. 3 is a circuit diagram showing an embodiment of the trigger pulse generator according to the present invention.

도 2의 (a)는 RS 플립플롭의 셋 단자(S) 및 리셋 단자(R)에 입력되는 신호에 따라, 출력단자(Q)에서 출력되는 신호를 나타낸 것이다. 본 발명에 따른 트리거 펄스 발생 장치에서는 로우 액티브(low active) 회로를 구성하였으며, 이에 따라 상기 RS 플립플롭(13)의 셋 단자(S)에 로우 신호(0)가 입력되고, 리셋 단자(R)에 하이 신호(1)가 입력되는 경우에 트리거 신호가 출력된다. 도 2의 (b)는 상기 RS 플립플롭(13)의 입력 신호 및 출력 신호를 나타낸 타이밍도이다.2A illustrates a signal output from the output terminal Q according to signals input to the set terminal S and the reset terminal R of the RS flip-flop. In the trigger pulse generator according to the present invention, a low active circuit is configured. Accordingly, a low signal (0) is input to the set terminal (S) of the RS flip-flop (13), and the reset terminal (R). The trigger signal is output when the high signal 1 is input to. FIG. 2B is a timing diagram illustrating an input signal and an output signal of the RS flip-flop 13.

도 2 (b)의 'SET' 신호는 상기 구형파 발생기(11)에서 출력되는 신호의 파형을 나타낸 것이고, 'Delayed SET' 신호는 상기 구형파 발생기(11)에서 출력된 신호에 대하여, 상기 지연회로(12)에서 지연시킨 신호의 파형이며, 상기 RS 플립플롭 (13)의 셋 단자(S)에 입력되는 신호를 나타낸 것이다.The 'SET' signal of FIG. 2 (b) shows the waveform of the signal output from the square wave generator 11, and the 'Delayed SET' signal corresponds to the signal output from the square wave generator 11, wherein the delay circuit ( 12 is a waveform of a signal delayed in FIG. 12 and illustrates a signal input to the set terminal S of the RS flip-flop 13.

또한, 'RESET' 신호는 상기 구형파 발생기(11)에서 출력되는 신호의 파형으로서, 상기 RS 플립플롭(13)의 리셋 단자(R)에 입력되는 신호를 나타낸 것이다. 그리고, 'OUTPUT' 신호는 상기 RS 플립플롭(13)의 셋/리셋 단자에 입력되는 신호에따라, 출력 단자에서 출력되는 트리거 펄스를 나타낸 것이다.In addition, the 'RESET' signal is a waveform of the signal output from the square wave generator 11 and represents a signal input to the reset terminal R of the RS flip-flop 13. The 'OUTPUT' signal represents a trigger pulse output from an output terminal according to a signal input to the set / reset terminal of the RS flip-flop 13.

이와 같이, 상기 구형파 발생기(11)에서 발생되는 신호에 대하여, 상기 지연회로(12)를 이용하여, 상기 RS 플립플롭(13)의 셋 단자(S)에 입력되는 신호의 지연 정도를 조정함으로써, 트리거 펄스 신호를 주기적으로 용이하게 생성시킬 수 있게 된다.As described above, by adjusting the delay degree of the signal input to the set terminal S of the RS flip-flop 13 using the delay circuit 12 with respect to the signal generated by the square wave generator 11, The trigger pulse signal can be easily generated periodically.

한편, 이와 같은 트리거 펄스 생성 장치의 구형파 발생기(11)는, 도 3에 나타낸 바와 같이, 연산 증폭기(operational amplifier)를 이용하여 간단하게 구현할 수 있다. 그리고, 또한, 상기 구형파 발생기(11)에서 발생되는 구형파의 주기를 조절하여, 상기 RS 플립플롭(13)에서 출력되는 트리거 펄스의 주기를 조정할 수 있다. 이때, 연산 증폭기에 연결되는 가변저항(VR1)의 저항 값을 조정함으로써 상기 구형파 발생기(11)에서 발생되는 구형파의 주기를 조절할 수 있다.On the other hand, the square wave generator 11 of such a trigger pulse generation device can be simply implemented using an operational amplifier, as shown in FIG. In addition, by adjusting the period of the square wave generated by the square wave generator 11, it is possible to adjust the period of the trigger pulse output from the RS flip-flop (13). In this case, the period of the square wave generated by the square wave generator 11 may be adjusted by adjusting the resistance value of the variable resistor VR1 connected to the operational amplifier.

또한, 상기 지연회로(12)에서 출력되는 신호의 지연 정도를 조절하여, 상기 RS 플립플롭(13)에서 출력되는 트리거 펄스의 펄스 폭을 조정할 수 있다. 이때, 도 3에 나타낸 바와 같이, 상기 지연회로(12)의 가변저항(VR2)의 저항 값을 조정함으로써 상기 지연회로(12)에서 출력되는 신호의 지연 정도를 조절할 수 있다.The pulse width of the trigger pulse output from the RS flip-flop 13 may be adjusted by adjusting the delay degree of the signal output from the delay circuit 12. In this case, as shown in FIG. 3, the degree of delay of the signal output from the delay circuit 12 may be adjusted by adjusting the resistance value of the variable resistor VR2 of the delay circuit 12.

이상의 설명에서와 같이 본 발명에 따른 트리거 펄스 발생 장치에 의하면, 연산 증폭기를 이용하여 주기적인 신호를 발생시키고, RS 플립플롭에 입력되는 신호의 지연정도를 조절함으로써, 주기적인 트리거 펄스 신호를 용이하게 생성시킬 수 있는 장점이 있다.As described above, according to the trigger pulse generator according to the present invention, by using the operational amplifier to generate a periodic signal, by adjusting the delay degree of the signal input to the RS flip-flop, the periodic trigger pulse signal easily There is an advantage that can be generated.

Claims (4)

구형파를 발생시키는 구형파 발생기와;A square wave generator for generating a square wave; 상기 구형파 발생기에서 출력되는 신호를 입력받고, 그 입력된 신호를 지연 출력시키는 지연회로; 및A delay circuit for receiving a signal output from the square wave generator and delaying the input signal; And 상기 구형파 발생기에서 출력되는 신호를 리셋(RESET) 단자로 입력받고, 상기 지연회로에서 출력되는 신호를 셋(SET) 단자로 입력받아, 상기 리셋/셋 단자에 입력되는 신호에 따라 트리거 펄스 신호를 출력시키는 RS 플립플롭; 을 포함하는 것을 특징으로 하는 트리거 펄스 발생 장치.The signal output from the square wave generator is input to the RESET terminal, the signal output from the delay circuit is input to the SET terminal, and a trigger pulse signal is output according to the signal input to the reset / set terminal. RS flip-flop to make; Trigger pulse generating device comprising a. 제 1항에 있어서,The method of claim 1, 상기 구형파 발생기는 연산 증폭기(operational amplifier)로 구성되는 것을 특징으로 하는 트리거 펄스 발생 장치.And the square wave generator comprises an operational amplifier. 제 1항에 있어서,The method of claim 1, 상기 구형파 발생기에서 발생되는 구형파의 주기를 조절하여, 상기 RS 플립플롭에서 출력되는 트리거 펄스의 주기를 조정하는 것을 특징으로 하는 트리거 펄스 발생 장치.And a period of the trigger pulse output from the RS flip-flop by adjusting a period of the square wave generated by the square wave generator. 제 1항에 있어서,The method of claim 1, 상기 지연회로에서 출력되는 신호의 지연 정도를 조절하여, 상기 RS 플립플롭에서 출력되는 트리거 펄스의 펄스 폭을 조정하는 것을 특징으로 하는 트리거 펄스 발생 장치.And a pulse width of a trigger pulse output from the RS flip-flop by adjusting a delay degree of a signal output from the delay circuit.
KR1020010065012A 2001-10-22 2001-10-22 Trigger pulse generation device KR20030034315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010065012A KR20030034315A (en) 2001-10-22 2001-10-22 Trigger pulse generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010065012A KR20030034315A (en) 2001-10-22 2001-10-22 Trigger pulse generation device

Publications (1)

Publication Number Publication Date
KR20030034315A true KR20030034315A (en) 2003-05-09

Family

ID=29565707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065012A KR20030034315A (en) 2001-10-22 2001-10-22 Trigger pulse generation device

Country Status (1)

Country Link
KR (1) KR20030034315A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449485Y1 (en) * 2009-07-03 2010-07-13 박현용 Lighting Apparatus for Ceiling
CN103825588A (en) * 2014-03-19 2014-05-28 成都引众数字设备有限公司 Circuit for extracting square wave signal
CN109743040A (en) * 2019-01-03 2019-05-10 上海科世达-华阳汽车电器有限公司 A kind of rest-set flip-flop and controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449485Y1 (en) * 2009-07-03 2010-07-13 박현용 Lighting Apparatus for Ceiling
CN103825588A (en) * 2014-03-19 2014-05-28 成都引众数字设备有限公司 Circuit for extracting square wave signal
CN109743040A (en) * 2019-01-03 2019-05-10 上海科世达-华阳汽车电器有限公司 A kind of rest-set flip-flop and controller

Similar Documents

Publication Publication Date Title
ATE228709T1 (en) METHOD AND DEVICE FOR ADJUSTING CLOCK SIGNALS OVER FINE AND COARSE RANGES
WO2004010579A8 (en) Apparatus and method for duty cycle correction
WO2003040738A1 (en) Timing generator and test apparatus
KR20030034315A (en) Trigger pulse generation device
EP0616279A1 (en) Clock generator with selectable frequency and glich-free reset function
KR0143309B1 (en) Dynamic static signal conversion system
US7760211B2 (en) System and method for light control
KR101035743B1 (en) Impulse generation circuit
KR920010308A (en) Integrated circuit inspection device
KR870004574A (en) Circuit device for sawtooth wave signal generation
KR20030058172A (en) Reset signal protection circuit
US10374586B2 (en) Slew rate adjusting circuit and slew rate adjusting method
KR950006559A (en) Feedback device and feedback circuit for use with this feedback device
WO2003041274A1 (en) Method and apparatus for generating pulse width modulated waveforms
KR19980028843A (en) Digital / Pulse Width Modulation (PWM) Signal Converters
KR100190537B1 (en) Data recognizer
KR100400477B1 (en) Clock Signal Phase Controlling Circuit Device and Method for the Same
KR0128399Y1 (en) Synchronization apparatus of monitor
JPH02128538A (en) Optical receiver
KR100201952B1 (en) Reset control apparatus for lit system
KR970013900A (en) A reset signal generator in DAMA-SCPC
KR19990042335A (en) Pulse width adjustment circuit
KR950004638B1 (en) Noise pulse removed circuit
JPH064173A (en) Clock signal supply method
KR910017265A (en) Distributor Control Monitoring Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination