JPH064173A - Clock signal supply method - Google Patents

Clock signal supply method

Info

Publication number
JPH064173A
JPH064173A JP4161145A JP16114592A JPH064173A JP H064173 A JPH064173 A JP H064173A JP 4161145 A JP4161145 A JP 4161145A JP 16114592 A JP16114592 A JP 16114592A JP H064173 A JPH064173 A JP H064173A
Authority
JP
Japan
Prior art keywords
signal
clock signal
oscillation
clock
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4161145A
Other languages
Japanese (ja)
Inventor
Yasunori Yatsuda
安功 谷津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4161145A priority Critical patent/JPH064173A/en
Publication of JPH064173A publication Critical patent/JPH064173A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To attain the miniaturization and low cost of electronic equipment by generating a clock signal by the software of an MPU, and supplying a clock to the electronic equipment. CONSTITUTION:An original oscillation signal B with high accuracy is supplied from an oscillation source 9 to a signal processing unit 5, and the signal processing unit 5 performs timer interrupt processing based on the original oscillation signal B. The timer interrupt processing is executed at constant period. A signal oscillating periodically can be generated by inverting the signal state of an output port 6 at every such interrupt period. An inversion signal is supplied to another device as the clock signal CLK.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、クロック信号の供給方
法に係り、詳細には、MPU(Micro Processing Unit
)等の信号処理ユニットによって制御される電子機器
にクロック信号を供給する方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of supplying a clock signal, and more specifically to an MPU (Micro Processing Unit).
) Or the like for supplying a clock signal to an electronic device controlled by a signal processing unit.

【0002】[0002]

【従来の技術】従来よりキーボード等の電子機器には、
スピーカや通信用ICを必要とするデバイスが多く使用さ
れている。図6は、従来の電子機器へのクロック信号の
発生方法を示すブロック図である。図6に示すように、
発振用IC等から成る特別な発振回路1を設けてクロック
信号を発生させ、MPU2からNANDゲート3を通し
てクロックの発振・停止の制御を行い、クロックを必要
とするデバイス4にクロックを供給していた。
2. Description of the Related Art Conventionally, electronic devices such as keyboards have been
Devices that require speakers and communication ICs are often used. FIG. 6 is a block diagram showing a conventional method of generating a clock signal for an electronic device. As shown in FIG.
A special oscillation circuit 1 including an oscillation IC is provided to generate a clock signal, the MPU 2 controls the oscillation / stop of the clock through the NAND gate 3, and supplies the clock to the device 4 that requires the clock. .

【0003】[0003]

【発明が解決しようとする課題】上述したように、従来
ではMPUとは別個に発振用の回路(ハードウェア)が
必要であり、回路基板が大きくなり、部品点数も多くな
っていた。
As described above, conventionally, a circuit (hardware) for oscillation is required separately from the MPU, the circuit board is large, and the number of parts is large.

【0004】しかしながら、電子機器は年々小型化、ロ
ーコスト化し、回路基板の大きさも制限され、縮小化又
は削除等で回路自体も小型化する必要がある。本発明
は、別に発振回路を設けることなくMPUの電子機器に
クロック信号を供給できる方法を提供することを目的と
する。
However, electronic equipment is becoming smaller and less expensive year after year, the size of the circuit board is limited, and the circuit itself must be made smaller by downsizing or deletion. It is an object of the present invention to provide a method of supplying a clock signal to an MPU electronic device without separately providing an oscillation circuit.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、発振源(9)からの原発振信号(B)に
基づいて一定周期ごとに割込み処理動作可能な信号処理
ユニット(5)と、当該信号処理ユニット(5)によっ
て制御されクロック信号に同期して動作する他の装置
(4)と、を含む電子回路装置におけるクロック信号供
給方法であって、前記信号処理ユニット(5)の任意の
出力ポート(6)の出力信号状態を前記割込み処理周期
に基づいて反転させ、この反転信号を前記他の装置のク
ロック信号(CLK)として供給するよう構成する。
In order to achieve the above object, the present invention provides a signal processing unit (5) capable of performing interrupt processing at regular intervals based on an original oscillation signal (B) from an oscillation source (9). ) And another device (4) controlled by the signal processing unit (5) and operating in synchronization with a clock signal, the clock signal supplying method in an electronic circuit device, the signal processing unit (5) The output signal state of any output port (6) is inverted based on the interrupt processing cycle, and the inverted signal is supplied as the clock signal (CLK) of the other device.

【0006】[0006]

【作用】本発明によれば、信号処理ユニット(5)に
は、発振源(9)から精度の高い原発振信号(B)が与
えられ、信号処理ユニット(5)はこの原発振信号
(B)に基づいてタイマ割込み処理を行う。このタイマ
割込み処理は、一定の周期で実行される。この割込み周
期ごとに出力ポート(6)の信号状態を反転させること
により、周期的に振動する信号を生成する。この反転信
号をクロック信号(CLK)として他の装置(4)に供
給する。
According to the present invention, the signal processing unit (5) is supplied with the highly accurate original oscillation signal (B) from the oscillation source (9), and the signal processing unit (5) receives this original oscillation signal (B). ), The timer interrupt processing is performed. This timer interrupt process is executed at a constant cycle. A signal that periodically oscillates is generated by inverting the signal state of the output port (6) every interrupt period. This inverted signal is supplied to the other device (4) as a clock signal (CLK).

【0007】[0007]

【実施例】次に本発明に好適な実施例を図面に基づいて
説明する。図1は、本発明の第1の実施例を示すブロッ
ク図である。ここでは、MPU5のソフトウェアに含ま
れるタイマ割り込み機能を利用して発振用ポート6から
一定周期のクロックを発生させる。このタイマ割り込み
機能とは、MPU5に外付けされた水晶発振子(XTA
L)等の精度のよい発振子を用いた発振源9からの原発
振信号Bに基づいて、ある一定の時間毎にMPU5のソ
フトウェア上に割り込みを発生させることのできる機能
であり、多くのMPUに具えられている機能である。す
なわち、MPU5のソフトウェアで、MPU5内のRO
M内に記憶されているタイマ割り込みルーチンを一定周
期毎に呼び出し、発振用ポートの出力状態を反転させる
ことでクロック信号CLKを発生させる。このように、
ソフトウェアで出力ポートを制御するため、任意の出力
ポートを発振用ポートとして選択することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, preferred embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of the present invention. Here, a clock having a constant cycle is generated from the oscillation port 6 using the timer interrupt function included in the software of the MPU 5. This timer interrupt function is a crystal oscillator (XTA) externally attached to the MPU5.
L) is a function that can generate an interrupt on the software of the MPU 5 based on the original oscillation signal B from the oscillation source 9 using an oscillator with high accuracy, and many MPUs. This is a function included in. That is, with the software of MPU5, RO in MPU5
The timer interrupt routine stored in M is called at regular intervals and the output state of the oscillation port is inverted to generate the clock signal CLK. in this way,
Since the output port is controlled by software, any output port can be selected as the oscillation port.

【0008】図2に、このタイマ割り込みルーチンのフ
ローチャートを示す。このタイマ割り込み間隔は、MP
U5の発振源9からの原発振信号Bを基にMPU5のソ
フトウェアで設定するため、正確な周波数を得ることが
できる。また、タイマの設定値もMPU5のソフトウェ
アによってある程度任意に設定することができるので周
波数を変更することができる。
FIG. 2 shows a flowchart of this timer interrupt routine. This timer interrupt interval is MP
Since the setting is made by the software of the MPU 5 based on the original oscillation signal B from the oscillation source 9 of U5, an accurate frequency can be obtained. Further, the set value of the timer can be arbitrarily set to some extent by the software of the MPU 5, so that the frequency can be changed.

【0009】図1の回路では、このクロック信号CLK
を常に発生させておき、NANDゲート7の一方の入力
端子に供給する。NANDゲート7の他方の入力端子に
は、MPU5の制御用ポート8からイネーブル信号Aを
供給し、クロックの発振・停止を制御している。このよ
うにして、イネーブル信号AによりNANDゲート7の
入力条件を制御することによりクロック信号CLKの供
給・停止の制御が可能となる。
In the circuit of FIG. 1, this clock signal CLK
Is always generated and supplied to one input terminal of the NAND gate 7. The enable signal A is supplied from the control port 8 of the MPU 5 to the other input terminal of the NAND gate 7 to control clock oscillation / stop. In this way, by controlling the input condition of the NAND gate 7 by the enable signal A, the supply / stop of the clock signal CLK can be controlled.

【0010】図3は、本発明の第2の実施例を示すブロ
ック図である。この例は、MPU5が更にタイマ割り込
み禁止(マスク)機能を有している場合に、MPU5の
ソフトウェアにおける該機能を用いて割り込みの禁止・
禁止解除を行うことでクロック信号CLKの発振・停止
を制御している。すなわち、前記割り込み禁止後の割り
込み禁止状態においてクロック信号CLKの発生を停止
させ、前記割り込み禁止解除後の割り込み禁止解除状態
においてクロック信号CLKを発生させるように制御す
ることによって、図3のようにNANDゲートを通さな
い回路を実現することもできる。この場合も第1の実施
例と同様に、タイマの設定値をMPU5のソフトウェア
によってある程度任意に設定し、周波数を変更すること
ができる。
FIG. 3 is a block diagram showing a second embodiment of the present invention. In this example, when the MPU 5 further has a timer interrupt disable (mask) function, the interrupt in the MPU 5 software is disabled by using the function.
Oscillation / stop of the clock signal CLK is controlled by releasing the prohibition. That is, by controlling the generation of the clock signal CLK in the interrupt disabled state after the interrupt is disabled and the clock signal CLK generated in the interrupt disabled state after the interrupt disabled, the NAND as shown in FIG. It is also possible to realize a circuit that does not pass through the gate. Also in this case, similarly to the first embodiment, the setting value of the timer can be arbitrarily set to some extent by the software of the MPU 5 to change the frequency.

【0011】図4は、本発明のスピーカへの応用例を示
すブロック図である。ここでは、本発明によって得られ
るクロック信号CLKをMPUの発振用ポート6から増
幅用のトランジスタQに供給し、クロック信号CLKの
振幅をスピーカSPを駆動できる程度にまで増幅した
後、スピーカSPに供給している。スピーカSPの両端
子間にダイオードDを挿入しているのは、サージ吸収の
ためである。この回路配置において、MPU5のソフト
ウェアによって割り込みルーチン呼び出し周期を任意に
変更することで、スピーカの音色を変えることができ
る。
FIG. 4 is a block diagram showing an example of application of the present invention to a speaker. Here, the clock signal CLK obtained according to the present invention is supplied from the oscillation port 6 of the MPU to the amplifying transistor Q, the amplitude of the clock signal CLK is amplified to such an extent that the speaker SP can be driven, and then supplied to the speaker SP. is doing. The diode D is inserted between both terminals of the speaker SP in order to absorb the surge. In this circuit arrangement, the tone color of the speaker can be changed by arbitrarily changing the interrupt routine calling cycle by the software of the MPU 5.

【0012】図5は、本発明の非同期又は同期式シリア
ル通信用ICクロックへの応用例を示すブロック図であ
る。ここでは、MPU5から送受信用8ビットデータを
通信用IC10に供給すると共に、本発明によって得ら
れるクロック信号CLKをMPU5の発振ポート6から
通信用IC10に供給している。また、通信用ICのT
×D(送信用)端子がデータを他の受信機に送信すると
ともに、R×D(受信用)端子がデータを他の送信機か
ら受信している。この場合も上記スピーカへの応用例と
同様、MPUのソフトウェアによって発振クロックの周
波数を変えることにより、データ転送レートを変えるこ
とができる。
FIG. 5 is a block diagram showing an example of application of the present invention to an IC clock for asynchronous or synchronous serial communication. Here, 8-bit data for transmission / reception is supplied from the MPU 5 to the communication IC 10, and the clock signal CLK obtained by the present invention is supplied from the oscillation port 6 of the MPU 5 to the communication IC 10. In addition, the communication IC T
The xD (for transmission) terminal transmits data to another receiver, and the RxD (for reception) terminal receives data from another transmitter. Also in this case, the data transfer rate can be changed by changing the frequency of the oscillation clock by the software of the MPU as in the case of the application to the speaker.

【0013】[0013]

【発明の効果】本発明によれば、スピーカ、通信用IC
等への正確なクロック信号の供給を特別な発振回路を設
けずに行うことができる。これにより、回路基板の縮小
化、部品点数の減少化を図ると共に、電子機器の小型
化、ローコスト化を実現することができる。
According to the present invention, a speaker and a communication IC
It is possible to supply an accurate clock signal to the circuit and the like without providing a special oscillation circuit. As a result, it is possible to reduce the size of the circuit board and the number of parts, and also to reduce the size and cost of the electronic device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示すブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】タイマ割り込みルーチンのフローチャートであ
る。
FIG. 2 is a flowchart of a timer interrupt routine.

【図3】本発明の第2の実施例を示すブロック図であ
る。
FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】本発明のスピーカの応用例を示すブロック図で
ある。
FIG. 4 is a block diagram showing an application example of the speaker of the present invention.

【図5】本発明の非同期又は同期式シリアル通信用ICク
ロックへの応用例を示すブロック図である。
FIG. 5 is a block diagram showing an example of application of the present invention to an IC clock for asynchronous or synchronous serial communication.

【図6】従来の電子機器のクロック信号発生方法を実施
するための回路を示すブロック図である。
FIG. 6 is a block diagram showing a circuit for implementing a conventional clock signal generation method for electronic equipment.

【符号の説明】[Explanation of symbols]

1…発振回路 2…MPU 3…NANDゲート 4…クロックを必要とするデバイス 5…MPU 6…MPUの発振用ポート 7…NANDゲート 8…MPUの制御用ポート 10…発振源 A…イネーブル信号 B…原発振信号 CLK…クロック信号 DESCRIPTION OF SYMBOLS 1 ... Oscillation circuit 2 ... MPU 3 ... NAND gate 4 ... Device requiring clock 5 ... MPU 6 ... MPU oscillation port 7 ... NAND gate 8 ... MPU control port 10 ... Oscillation source A ... Enable signal B ... Original oscillation signal CLK ... Clock signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 発振源(9)からの原発振信号(B)に
基づいて一定周期ごとに割込み処理動作可能な信号処理
ユニット(5)と、当該信号処理ユニット(5)によっ
て制御されクロック信号に同期して動作する他の装置
(4)と、を含む電子回路装置におけるクロック信号供
給方法であって、 前記信号処理ユニット(5)の任意の出力ポート(6)
の出力信号状態を前記割込み処理周期に基づいて反転さ
せ、この反転信号を前記他の装置のクロック信号(CL
K)として供給することを特徴とするクロック信号供給
方法。
1. A signal processing unit (5) capable of performing interrupt processing at regular intervals based on an original oscillation signal (B) from an oscillation source (9), and a clock signal controlled by the signal processing unit (5). A method for supplying a clock signal in an electronic circuit device, comprising: another device (4) which operates in synchronization with the output signal of the signal processing unit (5).
Output signal state is inverted based on the interrupt processing cycle, and the inverted signal is applied to the clock signal (CL
K) is supplied as a clock signal supply method.
JP4161145A 1992-06-19 1992-06-19 Clock signal supply method Withdrawn JPH064173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4161145A JPH064173A (en) 1992-06-19 1992-06-19 Clock signal supply method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4161145A JPH064173A (en) 1992-06-19 1992-06-19 Clock signal supply method

Publications (1)

Publication Number Publication Date
JPH064173A true JPH064173A (en) 1994-01-14

Family

ID=15729451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4161145A Withdrawn JPH064173A (en) 1992-06-19 1992-06-19 Clock signal supply method

Country Status (1)

Country Link
JP (1) JPH064173A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus
DE112008001555B4 (en) 2007-06-04 2018-10-31 Sanden Holdings Corporation power transmission

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus
DE112008001555B4 (en) 2007-06-04 2018-10-31 Sanden Holdings Corporation power transmission

Similar Documents

Publication Publication Date Title
JPH064173A (en) Clock signal supply method
US5594894A (en) Microcontroller with programmable postscaler for pulse width modulation interrupt
KR100483670B1 (en) Transceiver module
JPH095775A (en) Liquid crystal driving device and electronic equipment
JPH06232699A (en) Pulse generator
KR940001111B1 (en) Calling sound generating apparatus and method therefor
KR20070070760A (en) Mobile communication terminal and method for setting transfer rate according to amount of data
KR810000817Y1 (en) Tone-ringer
US6629258B1 (en) Variable speed data access control circuit with exponential length wait cycle
KR910014785A (en) Integrated circuit device
KR0168010B1 (en) One point control method and circuit in dual frequency send of an exchanger
KR100299028B1 (en) Radio frequency controller in gsm terminal unit
JPH0426221A (en) Oscillation circuit
KR20070111872A (en) Camera clock noise reduction circuit for mobile communication terminal
JPH04292013A (en) Method and device for generating rectangular signal
JPH0276335A (en) Phase guarantee circuit
US20030131275A1 (en) Microcontroller and system having a clock generator
JPH04358421A (en) Remote control transmission circuit
JPH0491543A (en) Dialer device for telephone
JPH076156A (en) Microcomputer
JPH1068763A (en) Timing signal generating circuit
JPH0614094A (en) Key telephone set
JPH04123117A (en) Clock switching circuit
JPH0683672A (en) Alarm signal processing circuit
JPS63226109A (en) Pseudo random signal generating circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831