JPH064173A - Clock signal supply method - Google Patents

Clock signal supply method

Info

Publication number
JPH064173A
JPH064173A JP16114592A JP16114592A JPH064173A JP H064173 A JPH064173 A JP H064173A JP 16114592 A JP16114592 A JP 16114592A JP 16114592 A JP16114592 A JP 16114592A JP H064173 A JPH064173 A JP H064173A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
signal
clock signal
clock
oscillation
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16114592A
Other languages
Japanese (ja)
Inventor
Yasunori Yatsuda
安功 谷津田
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE:To attain the miniaturization and low cost of electronic equipment by generating a clock signal by the software of an MPU, and supplying a clock to the electronic equipment. CONSTITUTION:An original oscillation signal B with high accuracy is supplied from an oscillation source 9 to a signal processing unit 5, and the signal processing unit 5 performs timer interrupt processing based on the original oscillation signal B. The timer interrupt processing is executed at constant period. A signal oscillating periodically can be generated by inverting the signal state of an output port 6 at every such interrupt period. An inversion signal is supplied to another device as the clock signal CLK.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、クロック信号の供給方法に係り、詳細には、MPU(Micro Processing Unit The present invention relates relates to a method for supplying a clock signal, in particular, MPU (Micro Processing Unit
)等の信号処理ユニットによって制御される電子機器にクロック信号を供給する方法に関するものである。 ) To an electronic device controlled by a signal processing unit such as to a method for supplying a clock signal.

【0002】 [0002]

【従来の技術】従来よりキーボード等の電子機器には、 BACKGROUND OF THE INVENTION electronic devices such as a keyboard than conventional,
スピーカや通信用ICを必要とするデバイスが多く使用されている。 Devices that require a speaker or communication IC has been widely used. 図6は、従来の電子機器へのクロック信号の発生方法を示すブロック図である。 Figure 6 is a block diagram illustrating a method of generating a clock signal to a conventional electronic apparatus. 図6に示すように、 As shown in FIG. 6,
発振用IC等から成る特別な発振回路1を設けてクロック信号を発生させ、MPU2からNANDゲート3を通してクロックの発振・停止の制御を行い、クロックを必要とするデバイス4にクロックを供給していた。 Special oscillation circuit 1 consisting oscillation IC or the like to generate a clock signal is provided, and controls the oscillation and stop of the clock through the NAND gate 3 from MPU 2, it has been supplied to the clock to the device 4 that require clock .

【0003】 [0003]

【発明が解決しようとする課題】上述したように、従来ではMPUとは別個に発振用の回路(ハードウェア)が必要であり、回路基板が大きくなり、部品点数も多くなっていた。 [0007] As described above, in the conventional is required circuitry for separately oscillation the MPU (hardware), the circuit board is increased, had become many parts.

【0004】しかしながら、電子機器は年々小型化、ローコスト化し、回路基板の大きさも制限され、縮小化又は削除等で回路自体も小型化する必要がある。 However, electronic devices every year downsizing, and cost reduction, the size of the circuit board is also limited, it is necessary to miniaturize also the circuit itself reduction or deletion. 本発明は、別に発振回路を設けることなくMPUの電子機器にクロック信号を供給できる方法を提供することを目的とする。 The present invention aims to provide a method capable of supplying a clock signal to the MPU electronics without providing a separate oscillator.

【0005】 [0005]

【課題を解決するための手段】上記目的を達成するため、本発明は、発振源(9)からの原発振信号(B)に基づいて一定周期ごとに割込み処理動作可能な信号処理ユニット(5)と、当該信号処理ユニット(5)によって制御されクロック信号に同期して動作する他の装置(4)と、を含む電子回路装置におけるクロック信号供給方法であって、前記信号処理ユニット(5)の任意の出力ポート(6)の出力信号状態を前記割込み処理周期に基づいて反転させ、この反転信号を前記他の装置のクロック信号(CLK)として供給するよう構成する。 To achieve the above object, according to an aspect of the present invention, an oscillation source oscillation signal (B) can interrupt processing operation for each predetermined period based on a signal processing unit (9) (5 ) and the other device operating in synchronization with a controlled clock signal by the signal processing unit (5) and (4), a clock signal supplying method in an electronic circuit device including a said signal processing unit (5) any output signal state of the output port (6) is inverted on the basis of the interrupt processing cycle, configured to supply a clock signal of the other device to the inverted signal (CLK).

【0006】 [0006]

【作用】本発明によれば、信号処理ユニット(5)には、発振源(9)から精度の高い原発振信号(B)が与えられ、信号処理ユニット(5)はこの原発振信号(B)に基づいてタイマ割込み処理を行う。 According to the present invention, the signal processing unit (5), a highly accurate oscillation signal from the oscillation source (9) (B) is given, the signal processing unit (5) The oscillation signal (B performing timer interruption processing based on). このタイマ割込み処理は、一定の周期で実行される。 The timer interrupt process is executed at a predetermined cycle. この割込み周期ごとに出力ポート(6)の信号状態を反転させることにより、周期的に振動する信号を生成する。 By inverting the signal state of the output port (6) for each interrupt period, to generate a signal that oscillates periodically. この反転信号をクロック信号(CLK)として他の装置(4)に供給する。 And it supplies the inverted signal to the other device as the clock signal (CLK) (4).

【0007】 [0007]

【実施例】次に本発明に好適な実施例を図面に基づいて説明する。 Example will be described with reference to preferred embodiments in the drawings for the present invention. 図1は、本発明の第1の実施例を示すブロック図である。 Figure 1 is a block diagram showing a first embodiment of the present invention. ここでは、MPU5のソフトウェアに含まれるタイマ割り込み機能を利用して発振用ポート6から一定周期のクロックを発生させる。 Here, by using the timer interrupt function included in the software of MPU5 generating a clock having a predetermined period from the oscillator port 6. このタイマ割り込み機能とは、MPU5に外付けされた水晶発振子(XTA The timer interrupt function, externally mounted crystal oscillator MPU 5 (XTA
L)等の精度のよい発振子を用いた発振源9からの原発振信号Bに基づいて、ある一定の時間毎にMPU5のソフトウェア上に割り込みを発生させることのできる機能であり、多くのMPUに具えられている機能である。 Based on the original oscillator signal B from the oscillation source 9 using an accurate oscillator L) or the like, a function that can generate an interrupt on the software MPU5 in every predetermined time, a number of MPU which is to have functions provided in. すなわち、MPU5のソフトウェアで、MPU5内のRO In other words, in the software of MPU5, RO in the MPU5
M内に記憶されているタイマ割り込みルーチンを一定周期毎に呼び出し、発振用ポートの出力状態を反転させることでクロック信号CLKを発生させる。 Call the timer interrupt routine stored in the M at fixed intervals, to generate a clock signal CLK by inverting the output state of the oscillating port. このように、 in this way,
ソフトウェアで出力ポートを制御するため、任意の出力ポートを発振用ポートとして選択することができる。 To control the output port in software, it is possible to select any output port as the oscillation port.

【0008】図2に、このタイマ割り込みルーチンのフローチャートを示す。 [0008] FIG. 2 shows a flow chart of the timer interrupt routine. このタイマ割り込み間隔は、MP The timer interrupt interval, MP
U5の発振源9からの原発振信号Bを基にMPU5のソフトウェアで設定するため、正確な周波数を得ることができる。 The original oscillation signal B from the oscillation source 9 of U5 to configure the software of MPU5 based, it is possible to obtain an accurate frequency. また、タイマの設定値もMPU5のソフトウェアによってある程度任意に設定することができるので周波数を変更することができる。 Further, it is possible to change the frequency can be set arbitrarily to a certain extent by the software MPU5 also set value of the timer.

【0009】図1の回路では、このクロック信号CLK [0009] In the circuit of FIG. 1, the clock signal CLK
を常に発生させておき、NANDゲート7の一方の入力端子に供給する。 The advance always is generated, supplied to one input terminal of NAND gate 7. NANDゲート7の他方の入力端子には、MPU5の制御用ポート8からイネーブル信号Aを供給し、クロックの発振・停止を制御している。 To the other input terminal of NAND gate 7 supplies the enable signal A from the control port 8 of the MPU 5, and controls the oscillation and stopping of the clock. このようにして、イネーブル信号AによりNANDゲート7の入力条件を制御することによりクロック信号CLKの供給・停止の制御が可能となる。 In this way, it is possible to control the supply and stop of the clock signal CLK by controlling the input condition of the NAND gate 7 by the enable signal A.

【0010】図3は、本発明の第2の実施例を示すブロック図である。 [0010] Figure 3 is a block diagram showing a second embodiment of the present invention. この例は、MPU5が更にタイマ割り込み禁止(マスク)機能を有している場合に、MPU5のソフトウェアにおける該機能を用いて割り込みの禁止・ In this example, if the MPU5 is further a timer interrupt disable (mask) function, it interrupts disabled - of using the functions in software MPU5
禁止解除を行うことでクロック信号CLKの発振・停止を制御している。 Controlling the oscillation and stop of the clock signal CLK by performing inhibition release. すなわち、前記割り込み禁止後の割り込み禁止状態においてクロック信号CLKの発生を停止させ、前記割り込み禁止解除後の割り込み禁止解除状態においてクロック信号CLKを発生させるように制御することによって、図3のようにNANDゲートを通さない回路を実現することもできる。 That is, the stopping the generation of the clock signal CLK in the interrupt disabled state after the interrupt disabled, by controlling to generate a clock signal CLK in the interrupt inhibit release state after the interrupt prohibition release, NAND as shown in Fig. 3 it is also possible to realize a circuit that is impervious to the gate. この場合も第1の実施例と同様に、タイマの設定値をMPU5のソフトウェアによってある程度任意に設定し、周波数を変更することができる。 In this case also as in the first embodiment, the set value of the timer somewhat arbitrarily set by software MPU 5, it is possible to change the frequency.

【0011】図4は、本発明のスピーカへの応用例を示すブロック図である。 [0011] Figure 4 is a block diagram showing an example of application to a speaker of the present invention. ここでは、本発明によって得られるクロック信号CLKをMPUの発振用ポート6から増幅用のトランジスタQに供給し、クロック信号CLKの振幅をスピーカSPを駆動できる程度にまで増幅した後、スピーカSPに供給している。 Here, the clock signal CLK provided by the present invention is supplied to the transistor Q for amplifying the oscillator port 6 of MPU, after the amplitude of the clock signal CLK is amplified to a degree that can drive the speaker SP, supplied to the speaker SP are doing. スピーカSPの両端子間にダイオードDを挿入しているのは、サージ吸収のためである。 What insert a diode D between the two terminals of the speaker SP is for surge absorption. この回路配置において、MPU5のソフトウェアによって割り込みルーチン呼び出し周期を任意に変更することで、スピーカの音色を変えることができる。 In this circuit arrangement, by arbitrarily changing the interrupt routine calls cycle by software MPU 5, it is possible to change the tone of the speaker.

【0012】図5は、本発明の非同期又は同期式シリアル通信用ICクロックへの応用例を示すブロック図である。 [0012] Figure 5 is a block diagram showing an example of application to asynchronous or synchronous serial communication IC clock of the present invention. ここでは、MPU5から送受信用8ビットデータを通信用IC10に供給すると共に、本発明によって得られるクロック信号CLKをMPU5の発振ポート6から通信用IC10に供給している。 Here, supplies the 8-bit data for transmission and reception in communication IC10 from MPU 5, is supplied to the communication IC10 clock signal CLK provided by the present invention from the oscillator port 6 of the MPU 5. また、通信用ICのT In addition, the communication IC T
×D(送信用)端子がデータを他の受信機に送信するとともに、R×D(受信用)端子がデータを他の送信機から受信している。 × with D (transmission) terminal transmits data to other receivers, R × D (receive) terminal is receiving data from other transmitters. この場合も上記スピーカへの応用例と同様、MPUのソフトウェアによって発振クロックの周波数を変えることにより、データ転送レートを変えることができる。 As with application to this case the speaker, by varying the frequency of the oscillation clock by the MPU software can change the data transfer rate.

【0013】 [0013]

【発明の効果】本発明によれば、スピーカ、通信用IC According to the present invention, a speaker, communication IC
等への正確なクロック信号の供給を特別な発振回路を設けずに行うことができる。 The supply of accurate clock signal to the like can be performed without providing a special oscillating circuit. これにより、回路基板の縮小化、部品点数の減少化を図ると共に、電子機器の小型化、ローコスト化を実現することができる。 Accordingly, miniaturization of the circuit board, there is ensured a reduction of the number of parts, miniaturization of electronic devices, it is possible to realize cost reduction.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施例を示すブロック図である。 1 is a block diagram showing a first embodiment of the present invention.

【図2】タイマ割り込みルーチンのフローチャートである。 2 is a flowchart of a timer interrupt routine.

【図3】本発明の第2の実施例を示すブロック図である。 3 is a block diagram showing a second embodiment of the present invention.

【図4】本発明のスピーカの応用例を示すブロック図である。 4 is a block diagram showing an application example of the speaker of the present invention.

【図5】本発明の非同期又は同期式シリアル通信用ICクロックへの応用例を示すブロック図である。 5 is a block diagram showing an example of application to asynchronous or synchronous serial communication IC clock of the present invention.

【図6】従来の電子機器のクロック信号発生方法を実施するための回路を示すブロック図である。 6 is a block diagram showing a circuit for implementing the clock signal generation method of the conventional electronic apparatus.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…発振回路 2…MPU 3…NANDゲート 4…クロックを必要とするデバイス 5…MPU 6…MPUの発振用ポート 7…NANDゲート 8…MPUの制御用ポート 10…発振源 A…イネーブル信号 B…原発振信号 CLK…クロック信号 1 ... oscillation circuit 2 ... MPU 3 ... NAND gate 4 ... control port 10 ... oscillation source A ... enable signal of the device 5 ... MPU 6 ... oscillation port 7 ... NAND gate 8 ... MPU of the MPU which require a clock B ... oscillation signal CLK ... clock signal

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 発振源(9)からの原発振信号(B)に基づいて一定周期ごとに割込み処理動作可能な信号処理ユニット(5)と、当該信号処理ユニット(5)によって制御されクロック信号に同期して動作する他の装置(4)と、を含む電子回路装置におけるクロック信号供給方法であって、 前記信号処理ユニット(5)の任意の出力ポート(6) [Claim 1] A source oscillation signal (B) can interrupt processing operation for each predetermined period based on a signal processing unit from the oscillation source (9) (5) is controlled by the signal processing unit (5) clock signal any output port of the other device operating in synchronization (4), a clock signal supplying method in an electronic circuit device including a said signal processing unit (5) to (6)
    の出力信号状態を前記割込み処理周期に基づいて反転させ、この反転信号を前記他の装置のクロック信号(CL Based output signal state of said interrupt processing cycle by inverting the clock signal (CL of the other device to the inverted signal
    K)として供給することを特徴とするクロック信号供給方法。 Clock signal supply method and supplying as K).
JP16114592A 1992-06-19 1992-06-19 Clock signal supply method Withdrawn JPH064173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16114592A JPH064173A (en) 1992-06-19 1992-06-19 Clock signal supply method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16114592A JPH064173A (en) 1992-06-19 1992-06-19 Clock signal supply method

Publications (1)

Publication Number Publication Date
JPH064173A true true JPH064173A (en) 1994-01-14

Family

ID=15729451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16114592A Withdrawn JPH064173A (en) 1992-06-19 1992-06-19 Clock signal supply method

Country Status (1)

Country Link
JP (1) JPH064173A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus

Similar Documents

Publication Publication Date Title
US20040116168A1 (en) Cellular phone suppressing degradation of receiving sensitivity
US5448755A (en) Oscillation scheme for a selective calling reception apparatus
US4396799A (en) Combination of a loudspeaking telephone set and a hand set for soft speaking
US5504927A (en) System for controlling input/output data for an integrated one-chip microcomputer utilizing an external clock of a different speed for data transfer
US4011516A (en) Frequency correction arrangement
US4482888A (en) Alarming apparatus
EP0766404A2 (en) Clock generator utilizing phase locked loop circuit
JPS59156169A (en) Controller for vibration wave motor
US20010038637A1 (en) Clocked integrated semiconductor circuit and method for operating such a circuit
JP2000112756A (en) Device and method for controlling cpu operation
US5010577A (en) Electronic volume device
JPS62188515A (en) Timing generating circuit for picture signal processing
JPH0799680A (en) Portable information equipment
JPH095775A (en) Liquid crystal driving device and electronic equipment
US6108428A (en) Tone control device and sound volume/tone control device for reducing noise at the time of tone modification
US7647067B2 (en) Information processing apparatus and a cellular phone
JPH05303444A (en) Clock signal feeder
JPH098632A (en) Semiconductor integrated circuit
JPS5962933A (en) Cmos data processor
JPH0224712A (en) Data processing circuit
JP2001125691A (en) Computer and method for controlling intermittent operation of cpu
US5966421A (en) Emulation of an m bit counter driven by a desired clock frequency given a central clock frequency
US4668937A (en) Speaker activation control by microcomputer
JPH09146761A (en) Random number generation circuit
JPS6019222A (en) Clock generating circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831