KR20030032448A - A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof - Google Patents

A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof Download PDF

Info

Publication number
KR20030032448A
KR20030032448A KR1020010064230A KR20010064230A KR20030032448A KR 20030032448 A KR20030032448 A KR 20030032448A KR 1020010064230 A KR1020010064230 A KR 1020010064230A KR 20010064230 A KR20010064230 A KR 20010064230A KR 20030032448 A KR20030032448 A KR 20030032448A
Authority
KR
South Korea
Prior art keywords
wafer
defects
single crystal
heat treatment
cleaning
Prior art date
Application number
KR1020010064230A
Other languages
Korean (ko)
Inventor
이보영
이동건
황돈하
유학도
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020010064230A priority Critical patent/KR20030032448A/en
Publication of KR20030032448A publication Critical patent/KR20030032448A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Abstract

PURPOSE: A method for fabricating a single crystal silicon wafer with a gettering unit is provided to fabricate a high quality wafer by forming a crystal originated particle(COP) defectless region on a wafer and making fine crystal defects on the back surface of the wafer left and used as a gettering unit. CONSTITUTION: A thin silicon single crystal ingot is sawed. Both surfaces of the sawed wafer are ground and cleaned. A chemical etch process is performed to eliminate the defects left on the surface of the wafer. A heat treatment process is performed at a temperature of 1100-1300 deg.C. Both the surfaces of the wafer are polished to remove the fine crystal defects not eliminated in the abovementioned process.

Description

게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법{A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof}A single crystal silicon wafer having a gettering means and a method for making thereof

본 발명은 웨이퍼의 표면 부위에 COP 무결함 영역을 만들고, 배면에 미세한 결정 결함들을 남겨서 게터링 수단으로 이용하는 고품질 웨이퍼 및 그 생산 방법에 관한 것이다.The present invention relates to a high quality wafer and a method for producing the same, which are used as a gettering means by making a COP defect region on the surface of the wafer and leaving fine crystal defects on the back surface.

반도체 집적회로 소자의 집적도가 보다 고밀도화 되어 감에 따라 디자인 룰(design rule)이 보다 작아짐으로 인해서 반도체 소자 형성 공정이 어려워 지고 있다. 반도체 소자 형성 공정에서 수율을 높이고 반도체 디바이스의 신뢰성을 높이기 위하여 웨이퍼 자체의 품질 향상이 요구되고 있다.As the integration density of semiconductor integrated circuit devices becomes higher, the design rule is becoming smaller, and thus, the process of forming a semiconductor device becomes difficult. In order to increase the yield and the reliability of the semiconductor device in the semiconductor device forming process, it is required to improve the quality of the wafer itself.

이러한 요구 중 하나는 반도체 소자가 형성될 웨이퍼의 활성영역(active region)에 결함이 없는 완벽한 단결정 실리콘 층을 가진 웨이퍼가 필요하다는 것이다. 그래서 반도체 소자 형성 영역에 결정결함(예: COP: Crystal Originated Particle)이 없는 웨이퍼의 생산이 필요하게 되고, COP 결함이 없는 웨이퍼의 개발에 많은 노력이 집중되고 있다.One such need is the need for a wafer with a complete single crystal silicon layer free of defects in the active region of the wafer on which semiconductor devices will be formed. Therefore, it is necessary to produce a wafer free of crystal defects (eg, COP: Crystal Originated Particles) in the semiconductor device formation region, and much effort has been focused on developing a wafer free of COP defects.

또한 웨이퍼에 반도체 소자를 형성하는 공정 중에 디바이스에 치명적인 결함을 유발하는 전이금속(Transition metal)들을 흡수하기 위하여 게터링 수단을 가진 웨이퍼가 필요하게 된다. 일반적으로 게터링은 불필요한 물질을 흡수하여 이들의 부작용을 방지하는 것을 의미하는데, 반도체 공정 시에 야기될 수 있는 전이금속(transition metal)의 유입을 효과적으로 제어하기 위하여 웨이퍼 내에서 이러한 전이금속을 흡착(trap)하기 위하여 게터링 수단들을 만들어 주는 방식을 의미한다.There is also a need for a wafer with gettering means to absorb transition metals that cause fatal defects in the device during the process of forming semiconductor devices on the wafer. In general, gettering means absorbing undesired materials and preventing their side effects. In order to effectively control the influx of transition metals that may occur during semiconductor processing, gettering is carried out in the wafer. to gettering means to trap.

이 게터링 방식에는 대체로 IG(intrinsic gettering) 과 EG(extrinsic gettering) 두 가지로 나눈다.This gettering method is generally divided into IG (intrinsic gettering) and EG (extrinsic gettering).

IG 방식으로는 주로 실리콘 웨이퍼를 만드는 과정에서 Oi(Oxygen interstitial)의 양을 조절하여 반도체 소자 공정 시에 게터링 사이트(gettering site) 역할을 할 수 있는 BMD(bulk micro defect)를 만들어 주는 방식을 사용하여 왔다. 그러나 반도체 소자 공정에서 열처리 온도가 점점 낮아지고 있는 추세이고, 이러한 저온 공정에서는 게터링 사이트 역할을 하는 BMD의 생성이 힘들어지고 있다.The IG method mainly uses the method of controlling the amount of oxygen interstitial (Oi) in the process of making a silicon wafer to create a bulk micro defect (BMD) that can serve as a gettering site during semiconductor device processing. Has come. However, in the semiconductor device process, the heat treatment temperature is gradually decreasing, and in such a low temperature process, it is difficult to generate the BMD serving as a gettering site.

EG의 방법으로써 PBS(Poly-silicon Back Seal) 또는 BSD(Back Side Damage) 그리고 High energy Implantation등이 있다.Methods of EG include poly-silicon back seal (PBS) or back side damage (BSD) and high energy implantation.

한국 공개 특허공보 특2001-0003616호에 게터링 개념을 적용한 실리콘 웨이퍼 제조 방법이 공개된 바 있다.Korean Laid-Open Patent Publication No. 2001-0003616 discloses a method of manufacturing a silicon wafer applying a gettering concept.

또한 웨이퍼를 고품질화 하기 위하여는 웨이퍼의 평활도(flatness)가 중요하게 다루어지고 있으며, 웨이퍼의 평활도 제어의 목적을 적절히 달성하기 위하여 웨이퍼 제조 공정 중에 양면 연마(DSP : Double Side Polishing)공정이 필수적으로 부가된다. 이 폴리싱 공정은 웨이퍼의 표면을 거울처름 평탄하게 만드는 연마 공정을 말한다.In addition, in order to improve the quality of the wafer, the flatness of the wafer is important, and in order to properly achieve the purpose of controlling the flatness of the wafer, a double side polishing (DSP) process is essentially added during the wafer manufacturing process. . This polishing process refers to a polishing process that makes the surface of the wafer mirror mirror flat.

본 발명의 목적은 게터링 수단을 가진 단결정 실리콘 웨이퍼를 제조하는 방법을 제공하기 위한 것이다.It is an object of the present invention to provide a method of manufacturing a single crystal silicon wafer with gettering means.

본 목적을 실현시키기 위하여 본 발명에서는 실리콘 단결정 잉곳을 얇게 절단하고, 이렇게 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계; 웨이퍼 표면 근처에 남아 있는 손상들을 제거하기 위하여 케미컬 에치를 실시하는 단계; 온도 섭씨 1100도 내지 1300도 정도로 열처리하는 단계; 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들을 제거하기 위한 양면 폴리싱을 실시하는 폴리싱 단계; 그리고 세정 단계를 포함한다.In order to realize the present invention, the present invention comprises the steps of thinly cutting a silicon single crystal ingot, grinding and cleaning both sides of the wafer thus cut; Performing chemical etch to remove damages remaining near the wafer surface; Heat treatment at a temperature of about 1100 to 1300 degrees Celsius; A polishing step of performing double-side polishing to remove minute crystal defects that have not yet been removed in the process up to the previous step; And a washing step.

케미컬 에치 공정에서는 웨이퍼를 에칭배스에 담그거나 또는 케미컬 에천트를 웨이퍼에 분사하는 방식으로 실시하는 것이 특징이다.In the chemical etching process, the wafer is immersed in an etching bath or a chemical etchant is sprayed onto the wafer.

열처리 공정은 고온 열처리 공정으로서 웨이퍼 벌크 내에 미소결함의 핵을 형성하기 위하여 Ar, H2,N2,또는 O2가스 중 하나 이상 선택한 가스 분위기 하에서 30분 내지 3시간 정도 실시하면 된다.The heat treatment step is a high temperature heat treatment step, and may be performed for about 30 minutes to 3 hours in a gas atmosphere selected from at least one of Ar, H 2, N 2, or O 2 gas to form nuclei of fine defects in the wafer bulk.

폴리싱 단계에서는 일면은 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들이 남아 있게 하고, 타면은 이들 결함들이 전부 깎여 나가게 하거나, 양면 모두 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들이 전부 깎여 나가게 한다.In the polishing step, one side leaves microcrystalline defects that have not yet been removed in the process up to the previous stage, and the other side allows all of these defects to be scraped off, or both sides of the microcrystalline defects that have not yet been removed in the process up to the previous stage. Have them all shaved off.

도1 내지 도7는 본 발명을 설명하기 위하여 개략적으로 보인 웨이퍼 단면도이다.1 to 7 are schematic cross-sectional views of a wafer for illustrating the present invention.

이하에서 도면을 참조하면서 본 발명의 구체적인 실시 예를 설명한다.Hereinafter, specific embodiments of the present invention will be described with reference to the accompanying drawings.

먼저 실리콘 잉곳을 절단하여 도1과 같은 웨이퍼로 만든다. 이 웨이퍼에는 잉곳을 슬라이싱 할 때 발생된 많은 요철이 발생되기 때문에 거친 표면을 가지고 있다.First, the silicon ingot is cut into a wafer as shown in FIG. 1. This wafer has a rough surface because many irregularities generated when slicing the ingot are generated.

이러한 거친 표면을 평탄한 표면으로 만들기 위하여 랩핑 또는 그라인딩 하여 도2에서 보인 바와 같이, 표면을 비교적 평탄하게 만든다.Wrapping or grinding to make this rough surface a flat surface makes the surface relatively flat, as shown in FIG.

그라인딩 공정에서 표면에 부착된 파티클 들과 오염 물질들을 제거하기 위하여 크리닝 공정을 실시한다.In the grinding process, a cleaning process is performed to remove particles and contaminants attached to the surface.

이 공정에서는 SC1 세정용액 (NH4OH:H2O2:H2O=1:1:5)을 사용하여 세정하면 된다. HF 용액에 세정하는 공정을 추가하여도 된다. (도3참조)In this step, washing may be performed using an SC1 cleaning solution (NH 4 OH: H 2 O 2: H 2 O = 1: 1: 5). You may add the process of washing | cleaning to HF solution. (See Fig. 3)

세정 공정을 마친 웨이퍼에 발생된 손상들을 치료하기 위하여 케미컬 에치한다.Chemical etch is performed to treat damages on the wafer after the cleaning process.

케미컬 에치 공정은 이전까지의 공정에서 받은 손상들을 어느 정도 치유하기 위하여 실시하는데, 에칭배스(bath)에 담그거나 또는 케미컬 에천트를 분사하는 방식을 이용하면 된다. 이 공정에 의하여 웨이퍼 표면에 형성되어 있는 손상들을 어느 정도 제거할 수 있게 된다.The chemical etch process is carried out to heal to some extent the damages from the previous process, by dipping in an etching bath or spraying chemical etchant. This process makes it possible to remove some of the damages formed on the wafer surface.

이렇게 한 다음 웨이퍼에 아직도 남아 있는 결정결함들을 치유하기 위하여 도4에서 보인 바와 같이 열처리를 실시한다. 이 열처리공정은 웨이퍼 표면 근처 영역에 대하여 COP 결함이 없는 영역을 형성하고, 장차 게터링 사이트로 사용될 BMD 핵 형성을 위하여 실시한다.This is followed by heat treatment as shown in Figure 4 to heal the crystal defects still remaining on the wafer. This heat treatment process is performed to form a region free of COP defects in the region near the wafer surface and to form a BMD nucleus to be used as a gettering site in the future.

이러한 열처리를 통하여 웨이퍼의 표면 근처에 있는 결정 결함들이 치유되고, 잉곳 성장 시에 발생된 베이컨시 베이컨기(공공)들이 결합되어 형성된 보이드들이 제거되며, 동시에 그라인딩 공정에서 발생된 결정 결함들이 어느 정도 치유된다.Through this heat treatment, crystal defects near the surface of the wafer are healed, and voids formed by combining bacony bacons generated during ingot growth are removed, and crystal defects generated during the grinding process are somewhat healed. do.

아울러 웨이퍼 벌크 내 즉 표면으로부터 상당히 깊은 곳에서는 소자 형성 공정의 열처리 공정에서 서서히 BMD로 발전할 수 있는 BMD 핵이 형성된다.In addition, in the bulk of the wafer, i.e., deeply from the surface, a BMD nucleus is formed that can gradually develop into BMD during the heat treatment process of the device formation process.

이 열처리 공정은 확산로를 사용하거나 급속열처리(RTP)장비를 사용한다. 확산로를 사용하는 경우에는 섭씨 1100도 내지 1300 도 정도의 온도로 30분 내지 3시간 정도 열처리 한다. 로 내의 분위기는 N2, O2, Ar, H2또는 N2+O2분위기 가스 내에서 실시하면 된다. 이러한 고온 열처리 공정을 실시하면 웨이퍼 표면 근처에 인터스티셜 원소들이 웨이퍼 표면으로 확산되어 나오면서 베이컨시 점결함들을 치유할 수가 있고, 부피가 큰 보이드도 제거될 수 있으며, 웨이퍼 내부에 있는 보이드들이 적당히 해체되고 Oi 들이 정당히 뭉쳐서 소자 형성 공정에서 BMD로 성장하여 갈 수 있는 BMD 핵이 형성된다.This heat treatment process uses diffusion furnaces or rapid thermal treatment (RTP) equipment. In the case of using a diffusion furnace, the heat treatment is performed for about 30 minutes to 3 hours at a temperature of about 1100 degrees Celsius to about 1300 degrees Celsius. The atmosphere in the furnace may be performed in N 2 , O 2 , Ar, H 2, or N 2 + O 2 atmosphere gas. The high temperature heat treatment process diffuses interstitial elements near the wafer surface to heal bacon defects, removes bulky voids, and removes voids within the wafer. Oi are duly agglomerated to form a BMD nucleus that can grow into BMD in the device formation process.

또 급속열처리(RTP)장비를 사용하여 온도 1000도 내지 1200도 정도에서 1초 내지 5분 정도의 시간 동안 급속 열처리 공정을 추가 할 수 있다. RTP를 하면 웨이퍼의 표면 부위에 있는 공공(Vacancy)들이 제거되고 무결함 영역(Denuded Zone)이 표면으로부터 일정 깊이 이상까지 생성이 된다. 급속 열처리를 하면 웨이퍼의 표면 부위에 있는 산소들이 증발되어 나가고, 표면 부위의 공공들의 농도가 줄어 든다.In addition, using a rapid heat treatment (RTP) equipment can be added to the rapid heat treatment process for a time of about 1 second to 5 minutes at a temperature of about 1000 to 1200 degrees. RTP removes the vacancy on the surface of the wafer and creates a Denuded Zone up to a certain depth from the surface. Rapid heat treatment evaporates the oxygen on the surface of the wafer and reduces the concentration of voids in the surface.

이렇게 열처리 공정을 거친 웨이퍼에는 표면으로부터 약 7-8 ㎛ 정도의 깊이까지결정 손상들이 남아 있게 되는데, 양면 폴리싱 공정을 실시하여, 도5에서 보인 바와 같이, 소자가 형성될 전면은 깊이 10 ㎛ 정도 연마하여 결정 결함들을 모두 없애고, 배면에는 5 내지 6 ㎛ 정도의 깊이까지만 연마하여 결정 결함들이 1 내지 3 ㎛ 정도 남아 있게 한다.The wafers subjected to the heat treatment process have crystal damages from the surface to a depth of about 7-8 μm. The double-side polishing process is performed, and as shown in FIG. This eliminates all of the crystal defects and polishes only to a depth of about 5 to 6 μm on the back so that the crystal defects remain about 1 to 3 μm.

이렇게 깊이 1-3 ㎛ 정도까지 결함이 잔류하도록 하여 소자 형성 공정에서 웨이퍼로 침투하는 불필요한 불순물들을 흡수하는 게터링 사이트 역할을 하게 한다.As such, defects remain to a depth of about 1-3 μm, thereby acting as a gettering site for absorbing unnecessary impurities penetrating into the wafer in the device formation process.

이와는 달리 열처리 공정을 거친 웨이퍼에 남아 있는 7-8 ㎛ 정도의 결정 손상들을 양면 폴리싱 공정으로 전부 연마하여 제거하여도 된다.Alternatively, crystal damages of about 7-8 μm remaining on the heat-treated wafer may be removed by a double-side polishing process.

이렇게 하면 웨이퍼의 양면에는 결정 결함이 없는 COP 프리한 영역을 가지고 벌크 내부에는 BMD핵을 가진 웨이퍼가 된다.This results in a wafer having COP-free regions without crystal defects on both sides of the wafer and a BMD nucleus inside the bulk.

마지막으로 최종적인 세정 공정을 실시하여 도6 또는 도7에서 보인 바와 같은 웨이퍼를 생산한다.Finally, a final cleaning process is performed to produce a wafer as shown in FIG. 6 or 7.

이상 설명한 바와 같은 방법으로 제조된 웨이퍼는 반도체 소자 형성 영역이 있는 전면에는 일정한 깊이까지 COP결함이 없는 영역이 되고, 이 영역 이하에는 BMD 핵이 많이 존재하게 되고, 웨이퍼 배면에는 결정 결함들이 다수 존재하게 되어 게터링 능력이 증대된 웨이퍼가 된다. 또는 양면 모두 일정한 깊이까지 무결함 영역이 되고, 이 영역 이하에는 BMD 핵이 많이 존재하게 되는 웨이퍼가 된다.The wafer fabricated by the method described above becomes a region free of COP defects up to a certain depth on the front surface of the semiconductor element formation region, and many BMD nuclei exist below this region, and many crystal defects exist on the back surface of the wafer. This results in a wafer with increased gettering capability. Or both surfaces become a defect-free area to a certain depth, and a wafer in which many BMD nuclei are present below this area.

그래서 무결함 영역에 고집적 소자가 형성되어 신뢰성 있는 디바이스를 생산할 수가 있게 된다.As a result, highly integrated devices are formed in the defect-free area, thereby producing a reliable device.

Claims (9)

게터링 수단을 가진 단결정 실리콘 웨이퍼를 제조하는 방법에 있어서,A method of manufacturing a single crystal silicon wafer having gettering means, 실리콘 단결정 잉곳을 얇게 절단하고, 이렇게 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계;Cutting the silicon single crystal ingot thinly, grinding and cleaning both sides of the wafer thus cut; 웨이퍼 표면 근처에 남아 있는 손상들을 제거하기 위하여 케미컬 에치를 실시하는 단계;Performing chemical etch to remove damages remaining near the wafer surface; 온도 섭씨 1100도 내지 1300도 정도로 열처리하는 단계;Heat treatment at a temperature of about 1100 to 1300 degrees Celsius; 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들을 제거하기 위한 양면 폴리싱을 실시하는 폴리싱 단계; 그리고 세정 단계를 포함하는 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.A polishing step of performing double-side polishing to remove minute crystal defects that have not yet been removed in the process up to the previous step; And a gettering means comprising a cleaning step. 청구항 1에 있어서,The method according to claim 1, 상기 케미컬 에치 공정에서는 웨이퍼를 에칭배스에 담그거나 또는 케미컬 에천트를 웨이퍼에 분사하는 방식으로 실시하는 것이 특징인 단결정 실리콘 웨이퍼 제조 방법.In the chemical etch process, a method of manufacturing a single crystal silicon wafer, characterized in that the method is performed by dipping the wafer in an etching bath or spraying a chemical etchant onto the wafer. 청구항 1에 있어서,The method according to claim 1, 상기 열처리 단계에서는 웨이퍼 벌크 내에 미소결함의 핵을 형성하기 위하여 열처리 로에서 30분 내지 3시간 정도 실시하는 것이 특징인 단결정 실리콘 웨이퍼 제조 방법.Wherein the heat treatment step is performed in a heat treatment furnace for about 30 minutes to 3 hours to form nuclei of fine defects in the wafer bulk. 청구항 1, 2, 3 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1, 2, 3, 상기 열처리는 Ar, H2,N2,또는 O2가스 중 하나 이상 선택한 가스 분위기 하에서 실시하는 것이 특징인 단결정 실리콘 웨이퍼 제조 방법.Wherein said heat treatment is performed under a gas atmosphere selected from at least one of Ar, H 2, N 2, or O 2 gas. 청구항 1에 있어서,The method according to claim 1, 상기 세정단계에서는 SC1 세정 용액 (NH4OH:H2O2:H2O=1:1:5) 을 사용하여 세정하는 것이 특징인 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.The cleaning step is a single crystal silicon wafer manufacturing method having a gettering means, characterized in that the cleaning using the SC1 cleaning solution (NH 4 OH: H 2 O 2 : H 2 O = 1: 1: 5). 청구항 1에 있어서,The method according to claim 1, 상기 폴리싱 단계에서는 일면은 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들이 남아 있게 하고, 타면은 이들 결함들이 전부 깎여 나가게 하는 것이 특징인 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.Wherein in the polishing step, one side leaves microcrystalline defects that have not yet been removed in the process up to the previous step, and the other side causes all of these defects to be scraped off. 청구항 6에 있어서,The method according to claim 6, 상기 폴리싱 단계에서는 웨이퍼의 일면은 두께 약 10 ㎛ 정도 연마하고, 다른 면은 두께를 5 ㎛ 정도만 연마하여, 웨이퍼의 배면에 1-3 ㎛ 정도의 깊이까지 결정 결함이 존재하도록 하는 것이 특징인 실리콘 웨이퍼 제조 방법In the polishing step, one side of the wafer is polished to a thickness of about 10 μm, and the other side of the wafer is polished to only about 5 μm, so that crystal defects exist on the back of the wafer to a depth of about 1-3 μm. Manufacturing method 청구항 1에 있어서,The method according to claim 1, 상기 폴리싱 단계에서는 양면 모두 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들이 전부 깎여 나가게 하는 것이 특징인 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.Wherein both sides of the polishing step are scraped off of all the small crystal defects that have not yet been removed in the process up to the previous step. 청구항 8에 있어서,The method according to claim 8, 상기 폴리싱 단계에서는 웨이퍼의 양면을 두께 약 10 ㎛ 정도 연마하는 것이 특징인 실리콘 웨이퍼 제조 방법In the polishing step, the silicon wafer manufacturing method characterized in that to polish both sides of the wafer about 10 ㎛ thickness
KR1020010064230A 2001-10-18 2001-10-18 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof KR20030032448A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010064230A KR20030032448A (en) 2001-10-18 2001-10-18 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010064230A KR20030032448A (en) 2001-10-18 2001-10-18 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof

Publications (1)

Publication Number Publication Date
KR20030032448A true KR20030032448A (en) 2003-04-26

Family

ID=29565191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010064230A KR20030032448A (en) 2001-10-18 2001-10-18 A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof

Country Status (1)

Country Link
KR (1) KR20030032448A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381934A (en) * 1986-09-26 1988-04-12 Hitachi Ltd Wafer and manufacture thereof
KR960012288A (en) * 1994-09-08 1996-04-20 김주용 Wafer for semiconductor device manufacturing and its manufacturing method
JPH10135164A (en) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd Manufacturing semiconductor wafer
WO2000036637A1 (en) * 1998-12-16 2000-06-22 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
KR100308183B1 (en) * 1999-08-16 2001-11-01 윤종용 Method For Manufacturing Wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381934A (en) * 1986-09-26 1988-04-12 Hitachi Ltd Wafer and manufacture thereof
KR960012288A (en) * 1994-09-08 1996-04-20 김주용 Wafer for semiconductor device manufacturing and its manufacturing method
JPH10135164A (en) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd Manufacturing semiconductor wafer
WO2000036637A1 (en) * 1998-12-16 2000-06-22 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
KR100308183B1 (en) * 1999-08-16 2001-11-01 윤종용 Method For Manufacturing Wafer

Similar Documents

Publication Publication Date Title
KR100881682B1 (en) Preparing A Surface Of A Semiconductor Wafer For Bonding With Another Wafer
KR100423752B1 (en) A Semiconductor Silicon Wafer and a Method for making thereof
US20130168836A1 (en) Soi structures having a sacrificial oxide layer
KR101377240B1 (en) Method of washing silicon wafer and method of producing epitaxial wafer using method of washing
JP2000077352A (en) Semiconductor substrate and manufacture thereof
US7582540B2 (en) Method for manufacturing SOI wafer
JP4351686B2 (en) Semiconductor wafer processing method
JP2009176860A (en) Manufacturing method of laminated wafer
JP2011176293A (en) Method for manufacturing soi substrate
KR101071509B1 (en) Method for producing a bonded wafer
TW201009904A (en) Method of producing bonded wafer
TWI553172B (en) Semiconductor wafer composed of silicon and method for producing same
EP3309820A1 (en) Method of manufacturing soi wafer
JPH0472735A (en) Process of gettering semiconductor wafer
JP5432180B2 (en) Reduction of watermarks in HF processing of semiconductor substrates
KR20030031616A (en) A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
KR20030032448A (en) A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
KR20030030620A (en) A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
KR20030030712A (en) A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
KR19980077553A (en) Bonded S.O.I wafer manufacturing method
KR20030015770A (en) A Single Crystal Silicon Wafer and a Method for making thereof
JP7251419B2 (en) Bonded SOI wafer manufacturing method
KR20030015769A (en) A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof
JP2007527604A (en) Method for improving the surface roughness of a wafer
JP2005217312A (en) Method for manufacturing simox wafer and simox wafer manufactured by the method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application