KR20030025604A - Apc of duplication apparatus - Google Patents

Apc of duplication apparatus Download PDF

Info

Publication number
KR20030025604A
KR20030025604A KR1020010058734A KR20010058734A KR20030025604A KR 20030025604 A KR20030025604 A KR 20030025604A KR 1020010058734 A KR1020010058734 A KR 1020010058734A KR 20010058734 A KR20010058734 A KR 20010058734A KR 20030025604 A KR20030025604 A KR 20030025604A
Authority
KR
South Korea
Prior art keywords
port
apc
data
link
information
Prior art date
Application number
KR1020010058734A
Other languages
Korean (ko)
Inventor
이성근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010058734A priority Critical patent/KR20030025604A/en
Publication of KR20030025604A publication Critical patent/KR20030025604A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery

Abstract

PURPOSE: A duplexing device of an APC(ATM Port Controller) is provided to interface an optical signal link with an external system, in order to perform duplexing, and to automatically maintain a board without correcting software or logic, thereby reducing a cost. CONSTITUTION: APCs(23c,24c) process inputted data, and output an active or a standby signal. AOTAs(ATM Optical Transceiver Board Assemblies)(21,22) assign links by inputting information of the APCs(23c,24c) and information on with which APC the AOTAs(21,22) are connected, and output data to the APCs(23c,24c) by selecting a port. The AOTAs(21,22) comprise as follows. CPUs(21a,22a) input link shaping information. Controllers(21b,22b) input outputs of the CPUs(21a,22a) and APC information, and collect two kinds of information to output control signals. Port selectors(21c,22c) select active and standby A and B ports(23a,23b,24a,24b), and output data. A and B port transceivers(21d,22d) input the selected signal to transmit data to the A ports(23a,24a) or the B ports(23b,24b). A and B port transformers(21f,22f,21g,22g) input output signals of the transceivers(21d,22d), and output the signals by controlling a transmission rate through multiplexing.

Description

에이피씨의 이중화 장치{APC OF DUPLICATION APPARATUS}APC OF DUPLICATION APPARATUS

본 발명은 에이피씨의 이중화 장치에 관한 것으로, 특히 외부 시스템과 광신호 링크를 정합하여 이중화 할 수 있도록 한 에이피씨의 이중화 장치에 관한 것이다.The present invention relates to an APC's redundancy device, and more particularly, to an APC's redundancy device capable of matching and redundancy with an external system and optical signal link.

일반적으로, 에이피씨(APC; ATM PORT CONTROLLER, 이하 에이피씨로 표기함)의 이중화 장치는 장치를 운영하는 프로그램이 동작하는 액티브(ACTIVE) 측과 그 액티브 측을 상시 감시하고 그 장치를 동작시키는 프로그램은 동작하지 않고 기본적인 프로그램만 동작하는 스탠바이(STANDBY) 측으로 이루어져 중앙처리부(CPU)에 의해 데이터를 처리하며 상기 액티브(ACTIVE) 측의 동작에 문제가 생겼을 경우 상기 스탠바이(STANDBY) 측이 동작하는 것으로, 보드(BOARD)가 스탠바이 상태에 있을 경우에는 자체 칩내에서 인터럽트신호를 발생하여 액티브상태가 되어 외부 시스템의 광신호를 감지한다. 이와 같은 종래의 기술을 설명하면 다음과 같다.In general, a duplicated device of APC (APC PORTLER) (APC) is a program that constantly monitors the active side where the program operating the device operates and the active side and operates the device. The STANDBY side is configured to operate only a basic program, not a basic program, to process data by a central processing unit (CPU), and when the STANDBY side has a problem in operation of the active side, the STANDBY side operates. When the board is in the standby state, it generates an interrupt signal in its own chip to become active and detect the optical signal of the external system. This conventional technology is described as follows.

도 1은 종래의 에이피씨의 이중화 장치의 구성을 보인 예시도로서, 이에 도시된 바와 같이 제1~제4 보드(11~14)는 각각 A, B 포트 송수신부(11a~14a, 11b~14b)로 구성되어, 상기 제1 보드(11)의 A포트 송수신부(11a)는 스탠바이측인 제3 보드(13)의 A포트 송수신부(13a)로부터 인터럽트 신호를 입력받아 디스에이블 된다.1 is an exemplary view showing a configuration of a conventional replication device of the PC, as shown in the first to fourth boards 11 to 14 are A and B port transceivers 11a to 14a and 11b to 14b, respectively. A port transceiver unit 11a of the first board 11 is disabled by receiving an interrupt signal from the A port transceiver unit 13a of the third board 13 on the standby side.

이에 의해 액티브측인 상기 제1 보드(11)의 B포트 송수신부(11b)는 제4보드(14)의 B포트 송신부(14b)로 데이터를 전송하고, 상기 제4 보드(14)의 A포트 송수신부(14a)는 제2 보드(12)의 A포트 송수신부(12a)의 인터럽트 신호에 의해 디스에이블 된다.As a result, the B port transceiver 11b of the first board 11 on the active side transmits data to the B port transmitter 14b of the fourth board 14, and the A port of the fourth board 14 is transmitted. The transceiver 14a is disabled by the interrupt signal of the A port transceiver 12a of the second board 12.

또한, 상기 제4 보드(14)의 A포트 송수신부(14a)는 상기 제2 보드(12)의 A포트 송수신부(12a)로부터 인터럽트 신호를 입력받아 디스에이블되어 상기 제1 보드(11)의 B포트 송수신부(11b)로 데이터를 전송한다.In addition, the A-port transceiver 14a of the fourth board 14 receives an interrupt signal from the A-port transceiver 12a of the second board 12 and is disabled. Data is transmitted to the B-port transceiver 11b.

즉, 종래 중앙처리부는 보드가 스탠바이(STANDBY) 상태에 있을 경우에 송수신부의 중앙처리부 인터페이스를 통해 레지스터를 셋팅하여 특정 패턴의 데이터 스트림을 데이터 프레임 헤더에 삽입하여 전송을 하도록 하며, 수신측에서는 그 신호를 해석하여 해당 포트를 디스에이블 시킨다.That is, when the board is in the standby state, the conventional CPU sets the register through the CPU interface of the transceiver and inserts the data stream of a specific pattern into the data frame header to transmit the signal. Interpret and disable the port.

그러나, 상기와 같이 동작하는 종래 장치는 외부시스템의 광신호를 감지하는 이중화 용도로만 사용하기에는 크기가 크고, 경제적인 면에서 가격이 비싼편이라는 점에서 문제점이 있었다.However, the conventional apparatus operating as described above has a problem in that it is large in size and economically expensive in terms of redundancy for detecting an optical signal of an external system.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 고가의 칩을 사용하지 않고 이중화를 할 수 있도록 한 에이피씨의 이중화 장치를 제공함에 그 목적이 있다Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a duplexing device of APC which enables duplication without using an expensive chip.

도 1은 종래의 에이피씨의 이중화 장치의 구성을 보인 예시도.1 is an exemplary view showing the configuration of a conventional replication device of the conventional PC.

도 2는 본 발명에 따른 에이피씨의 이중화 장치의 구성을 보인 예시도.Figure 2 is an exemplary view showing the configuration of the redundant device of the PC according to the present invention.

도 3은 본 발명의 이에피씨의 이중화 장치를 위한 상위,하위레이어를 보인 예시도.Figure 3 is an exemplary view showing the upper, lower layers for the EPIC duplexing device of the present invention.

도 4는 본 발명 에이피씨의 정보에 따라 포트 선택을 보인도.Figure 4 shows the port selection according to the information of the present invention APC.

도 5는 도 2의 에이오티에이의 포트를 선택하는 방법을 보인 흐름도.5 is a flowchart illustrating a method for selecting a port of ATI of FIG.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

21,22: AOTA 21a,22a: 제1,제2 중앙처리부21, 22: AOTA 21a, 22a: first and second central processing unit

21b,22b: 제1,제2 제어부 21c,22c: 제1,제2 포트 선택부21b and 22b: first and second controllers 21c and 22c: first and second port selectors

21d,22d: 제1,제2 A포트 송수신부 21e,22e: 제1,제2 B포트 송수신부21d and 22d: first and second A port transceivers 21e and 22e: first and second B port transceivers

21f,22f: 제1,제2 A포트 STM-1 변압부21f, 22f: First and second A port STM-1 transformer

21g,22g: 제1, 제2 B포트 STM-1 변압부21g, 22g: first and second B port STM-1 transformer

23,24: ASIA 23a,24a: 제1,제2 A포트23, 24: ASIA 23a, 24a: 1st, 2nd A port

23b,24b: 제1,제2 B포트 23c,24c: 제1,제2 APC23b, 24b: 1st, 2nd B port 23c, 24c: 1st, 2nd APC

상기와 같은 목적을 달성하기 위한 본 발명은, 데이터를 입력받아 그 데이터를 처리함과 동시에 그 데이터를 처리하는 상태에 따라 액티브 또는 스탠바이신호를 출력하는 에이피씨(APC)와; 상위 레이어로부터 다수의 에이피씨(APC)의 정보 및 그 다수의 에이피씨(APC) 중 몇번째 에이피씨(APC)와 연결되어 있는가를 엠버스(M-bus; Maintenance-bus)로부터 입력받아 링크를 할당하고, 그 할당된 상기 링크의 에이피씨(APC)의 상태에 따라 포트를 선택하여 데이터를 상기 에이피씨(APC)로 출력하는 에이오티에이(AOTA)로 구성된 것을 특징으로 한다.According to an aspect of the present invention, an APC for receiving data and processing the data and simultaneously outputting an active or standby signal according to a state of processing the data; Allocate the link from M-bus (Maintenance-bus) to receive information of APC and the number of APC from APC from upper layer. And selects a port according to the allocated state of the APC of the link and outputs data to the APC.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 에이피씨의 이중화 장치의 구성을 보인 예시도로서, 이에 도시한 바와 같이 데이터를 입력받아 그 데이터를 처리함과 동시에 그 데이터를 처리하는 상태에 따라 액티브 또는 스탠바이신호를 출력하는 에이피씨(APC)와; 상위 레이어로부터 다수의 에이피씨(APC)의 정보 및 그 다수의 에이피씨(APC) 중 몇번째 에이피씨(APC)와 연결되어 있는가를 엠버스(M-bus; Maintenance-bus)로부터 입력받아 링크를 할당하고, 그 할당된 상기 링크의 에이피씨(APC)의 상태에 따라 포트를 선택하여 데이터를 상기 에이피씨(APC)로 출력하는 에이오티에이(AOTA)로 구성된 것으로, 이와 같이 구성된 본 발명의 동작 및 작용을 설명하면 다음과 같다.Figure 2 is an exemplary view showing the configuration of the replication device of the PC according to the present invention, as shown in the received data processing the data and at the same time processing the data and outputs an active or standby signal An APC; Allocate the link from M-bus (Maintenance-bus) to receive information of APC and the number of APC from APC from upper layer. And selects a port according to the assigned state of the APC of the link and outputs data to the APC. This is as follows.

먼저, 본 발명은 링크 형상이 수시로 변할경우 보드내에 로직이나 소프트웨어를 수정하지 않고 이중화를 구현할 수 있는 것에 관한 것으로, 에이오티에이(AOTA; ATM Optical Transceiver Board Assembly, 이하 에이오티에이로 표기함)보드의 구성은 도 3에 도시된 바와 같이 구성되어 있으며, 중요한 것은8개의 링크로 구성되어 각각 A와 B인 두개의 포트를 가지고 있다는 것이다.First, the present invention relates to the implementation of redundancy without modifying logic or software in the board when the link shape changes from time to time. 3 is configured as shown in FIG. 3, and it is important to have two ports configured as eight links, respectively, A and B.

즉, 상기 에이오티에이(AOTA)보드는 각각 2개의 이중화 포트를 가지고 있으며, 2개의 에이에스씨에이(ASCA)보드와 8개의 에이에스아이에이(ASIA)로 구성되어 각각 보드별로 이중화 되어 있다.That is, the AAO boards each have two redundancy ports, and are composed of two ASCA boards and eight ASIA boards, and each board is duplicated for each board.

상기 에이에스씨에이(ASCA) 한장이 액티브(ACTIVE)라면 다른 에이에스씨에이(ASCA)는 스탠바이(STANDBY)가 된다.If one ASCA is active, the other ASCA becomes STANDBY.

상기 에이에스씨에이(ASCA)는 하나의 에이피씨(APC)를 가지고 있으며 에이에스아이에이(ASIA)는 2개의 상기 에이피씨(APC)를 가지고 있다.The ASCA has one APC and the ASIA has two APCs.

여기서, 상기 에이오티에이(AOTA)의 8개의 링크는 각각 16개의 상기 에이피씨(APC)중 하나와 연결될 수 있으며 도 2는 그 중 하나의 링크가 그 에이피씨(APC)에 연결된 형상을 보여주며 하나의 링크의 두개의 포트는 서로 이중화 되어 있는 상기 에이피씨(APC)에 각각 연결되어, 그 링크 형상에 대한 정보는 고위 데이터 링크 제어 절차(HDLC; High Data Level Control)를 통하여 상위로부터 받는다.Here, eight links of the AOTA may be connected to one of the sixteen APCs, and FIG. 2 shows a shape in which one of the links is connected to the APC. The two ports of the link are connected to the APCs, which are duplicated with each other, so that information about the link shape is received from a higher level through a high data level control procedure (HDLC).

상기와 같은 구성의 에이피씨의 이중화 장치는 언제나 한쪽은 상기 액티브(ACTIVE)와 다른 한쪽은 스탠바이(STANDBY) 형태를 취하고 있다.APC's redundancy device having the above configuration always takes the form of one active and the other standby.

이때, 상기와 같은 이중화구조는 상황에 따라서 자동적으로 변할 수 있다.At this time, the redundant structure as described above may automatically change depending on the situation.

예를 들면 상기 액티브(ACTIVE)보드에 이상이 생길경우 상기 스탠바이(STANDBY)보드가 자동적으로 상기 액티브(ACTIVE)상태로 변하게 된다.For example, when an error occurs in the active board, the standby board automatically changes to the active state.

또한, 보드가 상기 액티브(ACTIVE)나 스탠바이(STANDBY)를 취할때 그 안에 구성되어 있는 상기 에이피씨(APC) 역시 상기 액티브(ACTIVE)나 스탠바이(STANDBY)를 취하게 된다.In addition, when the board takes the ACTIVE or STANDBY, the APC configured therein also takes the ACTIVE or STANDBY.

이에 의해 상기 제1, 제2 제어부(21b, 22b)는 상기 제1, 제2 중앙처리부(21a, 22a)의 정보와 제1, 제2 에이피씨(APC)(23c, 24c)가 어느 포트와 연결되었는가에 대한 정보를 입력받아 그 정보를 취합하여 제1, 제2 포트 선택부(21c, 22c)로 출력하게 된다.As a result, the first and second control units 21b and 22b are connected to the information of the first and second central processing units 21a and 22a, and to which ports the first and second APCs 23c and 24c are connected. It receives the information on whether the connection is received and collects the information and outputs the information to the first and second port selectors 21c and 22c.

상기 제1, 제2 포트 선택부(21c, 22c)는 상기 취합된 정보에 따라 포트를 선택하여 상기 액티브(ACTIVE)측 제1 A포트 송수신부(21d) 및 제1 B포트 송수신부(21e)로 출력하고, 스탠바이(STANDBY)측 역시 그 스탠바이(STANDBY)측 제2 A포트 송수신부(22d) 및 제2 B포트 송수신부(22e)로 출력한다.The first and second port selectors 21c and 22c select ports according to the aggregated information, and the first A port transceiver 21d and the first B port transceiver 21e of the ACTIVE side are selected. The STANDBY side also outputs to the STANDBY side second A-port transceiver 22d and the second B-port transceiver 22e.

이때, 링크의 구성은 변할수도 있으며 그러한 링크 형상 정보를 상위 레이어로부터 받게 된다.At this time, the configuration of the link may vary, and such link shape information is received from an upper layer.

즉, 상기 에이오티에이(AOTA)와 에이피씨(APC)간의 8개의 링크와 총 16개의 상기 에이피씨(APC)간의 연결정보가 필요하며 그 연결정보는 아래와 같다.That is, 8 links between AOT and APC and 16 pieces of connection information between APCs are required. The connection information is as follows.

첫째, 상기 에이오티에이(AOTA)는 상위 레이어의 링크 형상에 대한 정보를 요구하며, 그 상위 레이어 또한 상기 링크 형상이 바뀔경우 그 에이오티에이(AOTA)의 링크 형상에 대한 정보를 엠버스(M-bus; Maintenance-bus)를 통해서 줄 의무가 있다.First, the AOTA requests information on a link shape of an upper layer, and when the link shape is changed, the upper layer also transmits information on the link shape of the AOTA M-bus. There is an obligation to give it via maintenance bus.

이때, 받는 정보는 총 16바이트이며 순서대로 하나의 상기 에이오티에이(AOTA) 링크에 2개의 바이트가 할당되며, 16바이트 중 '1'이 있는 위치가 링크에 연결된 상기 에이피씨(APC)의 위치가 되며, 상기 에이피씨(APC)로 할당되어 있지 않을 경우 모두 '0'이 된다.In this case, the received information is 16 bytes in total and two bytes are allocated to one AAOTA link in sequence, and the position of the APC connected to the link where the position of '1' among the 16 bytes is connected is determined. If not assigned to the PC (APC) is all '0'.

둘째, 제1, 제2 중앙처리부(21b, 22b)는 16개의 바이트를 각각의 레지스터에 넣게 되며 그 정보에 따라서, 링크을 할당하게 되어 상기 해당 에이피씨(APC)의 정보에 따라 포트를 선택하게 된다.Second, the first and second CPUs 21b and 22b insert 16 bytes into each register, and allocate a link according to the information, and select a port according to the information of the corresponding PC. .

예를 들면, 도 4에 도시한 바와 같이 상기 에이오티에이(AOTA)와 에이피씨(APC)간의 제1 링크~제8 링크의 정보에 따라 링크를 선택하게 되는데, 이 경우 제1 링크는 7번째 상기 에이피씨(APC)에 연결되어 있으므로, 다시 상기 에이피씨(APC)에서 제1, 제2 포트 선택부(21c, 22c)로 입력되는 데이터에 의해 상기 7번째 에이피씨(APC)의 상태를 보고 포트를 선택한다.For example, as shown in FIG. 4, the link is selected according to the information of the first link to the eighth link between the AOTA and the APC. Since it is connected to the APC, the state of the seventh APC is reported by the data inputted from the APC to the first and second port selectors 21c and 22c. Select.

도 5는 도 2의 에이오티에이(AOTA)의 포트를 선택하는 방법을 보인 흐름도로서, 이에 도시한 바와 같이 상기 엠버스(M-bus)에서 링크 할당 데이터가 입력되는지를 모니터링하여 그 링크 할당데이터가 입력되는가를 판단하는 제1 단계와; 상기 링크 할당데이터의 입력시 상기 엠버스(M-bus)에서 들어온 데이터에 따라서 링크를 에이피씨(APC)로 할당하고, 그 에이피씨(APC)가 액티브(ACTIVE)인지 스탠바이(STANDBY)인지를 판단하는 제2 단계와; 상기 액티브(ACTIVE) 상태면 A포트를 선택하고, 스탠바이(STANDBY) 상태면 B포트를 선택하도록 이루어진다.FIG. 5 is a flowchart illustrating a method for selecting a port of AOTA of FIG. 2. As shown in FIG. 5, it is monitored whether link allocation data is input from the M-bus and the link allocation data is inputted. A first step of determining whether an input is made; When the link allocation data is input, the link is allocated to the APC according to the data input from the M-bus, and it is determined whether the APC is ACTIVE or STANDBY. Performing a second step; The A port is selected when the ACTIVE state is selected, and the B port is selected when the STANDBY state is used.

이에 의해, 상기 제1, 제2 A 포트 변압부(21f, 22f) 및 제1, 제2 B포트 변압부(21g, 22g)는 전송 속도를 조절하여 액티브(ACTIVE), 스탠바이(STANDBY)측의 상기 포트를 선택하여 데이터를 전송을 하게 된다.As a result, the first and second A-port transformers 21f and 22f and the first and second B-port transformers 21g and 22g adjust the transmission speeds so that the active and standby sides are adjusted. The port is selected to transmit data.

따라서, 본 발명 상기 에이피씨(APC)는 상기 에이오티에이(AOTA)측으로 그에이피씨의 상태를 알려주게 되어 상기 제1, 제2 포트 선택부(21c,22c)는 계속 상기와 같은 동작을 반복하여 A포트 또는 B포트를 선택하여 데이터를 전송하게 된다.Accordingly, the present invention APC informs the state of APC to the AOTA side, and the first and second port selectors 21c and 22c continue to repeat the above operation A. Select port or port B to transmit data.

이상에서 상세히 설명한 바와 같이 본 발명은 한 시스템에 새로운 형상을 적용할시 직접 보드에 소프트웨어나 로직을 수정하지 않고 자동적으로 유지 관리 될 수 있도록 함에 따라 가격면에서 저렴하고, 사용자들로 하여금 상기 소프트웨어나 로직을 수정해야 하는 번거로움을 덜어주는 효과가 있다.As described in detail above, the present invention can be automatically maintained without modifying software or logic directly on the board when a new shape is applied to a system, and is inexpensive in terms of price. This saves you from having to modify the logic.

Claims (5)

데이터를 입력받아 그 데이터를 처리함과 동시에 그 데이터를 처리하는 상태에 따라 액티브 또는 스탠바이신호를 출력하는 에이피씨(APC)와;An APC for receiving data and processing the data and outputting an active or standby signal in accordance with a state of processing the data; 상위 레이어로부터 다수의 에이피씨(APC)의 정보 및 그 다수의 에이피씨(APC) 중 몇번째 에이피씨(APC)와 연결되어 있는가를 엠버스(M-bus; Maintenance-bus)로부터 입력받아 링크를 할당하고, 그 할당된 상기 링크의 에이피씨(APC)의 상태에 따라 포트를 선택하여 데이터를 상기 에이피씨(APC)로 출력하는 에이오티에이(AOTA)로 구성된 것을 특징으로 하는 에이피씨의 이중화 장치.Allocate the link from M-bus (Maintenance-bus) to receive information of APC and the number of APC from APC from upper layer. And a port selected according to the state of the allocated APC of the link, and outputting data to the APC. 제1 항에 있어서, 상기 에이오티에이(AOTA)는 상위 레이어에 대한 링크 형상정보를 입력받는 중앙처리부와; 상기 중앙처리부의 출력 및 액티브측 에이피씨의 정보를 입력받아 그 두개의 정보를 취합하여 제어신호를 출력하는 제어부와; 상기 제어부의 출력에 따라 액티브 및 스탠바이측의 A, B 포트를 선택하여 데이터를 출력하는 포트 선택부와; 상기 포트 선택부에 의해 선택되어진 신호를 입력받아 A포트 또는 B포트로 데이터를 전송하는 A, B포트 송수신부와; 상기 A,B포트 송수신부의 출력신호를 입력받아 멀티플렉싱을 통해 하이 비트로 전송속도를 조절하여 출력하는 A포트, B포트 변압부로 구성된 것을 특징으로 하는 에이피씨의 이중화 장치.The apparatus of claim 1, wherein the AOT comprises: a central processing unit which receives link shape information of an upper layer; A control unit which receives the output of the central processing unit and the information of the active side APC, collects the two pieces of information, and outputs a control signal; A port selector configured to select the A and B ports on the active and standby sides and output data according to the output of the controller; An A and B port transmitting and receiving unit for receiving data selected by the port selecting unit and transmitting data to the A or B port; The A and B port duplexing device, characterized in that the A and B port receiving and receiving the output signal through the multiplexing to adjust the transmission rate to a high bit and configured to convert the transmission port. 제2 항에 있어서, 상기 제어부는 엠버스(M-bus; Maintenance-bus)에서 링크할당 데이터가 입력되는지를 모니터링하여 그 링크 할당데이터가 입력되는가를 판단하여 상기 링크 할당데이터의 입력시 상기 엠버스(M-bus)에서 들어온 데이터에 따라 링크를 에이피씨(APC)로 할당하고, 그 에이피씨(APC)가 액티브(ACTIVE)인지 스탠바이(STANDBY)인지를 판단하여 제어신호를 출력하게 구성된 것을 특징으로 하는 에이피씨의 이중화 장치.The method of claim 2, wherein the control unit monitors whether link allocation data is input from an M-bus (Maintenance-bus), and determines whether the link allocation data is input. The link is assigned to the APC according to the data from the M-bus, and the control unit outputs a control signal by determining whether the APC is ACTIVE or STANDBY. APC's redundant device. 제2 항 또는 제3 항에 있어서, 상기 제어부는 엠버스(M-bus)를 통해 받은 정보가 소정 링크로 이루어지고, 그 소정링크는 소정개의 비트로 이루어져 그 소정개의 비트중 '1'이 있는 위치가 링크에 연결된 에이피씨(APC)의 위치로 인식하고, '0'이 있는 위치는 상기 에이피씨(APC)가 할당되어 있지 않은 것으로 인식하여 상기 링크를 할당 하도록 제어하는 것을 특징으로 하는 에이피씨의 이중화 장치.According to claim 2 or 3, wherein the control unit is a position where the information received through the M-bus (M-bus) consists of a predetermined link, the predetermined link is composed of a predetermined number of bits '1' Recognizes the position of the APC connected to the link (PC), and the position with '0' recognizes that the PC (APC) is not assigned to control the assignment of the APC Redundancy device. 제1 항에 있어서, 상기 포트 선택부는 상기 A포트, B포트로부터 수신된 에이피씨(APC)의 상태에 따라 상기 액티브 상태면 A포트를 선택하고, 스탠바이 상태면 B포트를 선택하게 구성된 것을 특징으로 하는 에이피씨의 이중화 장치.The method of claim 1, wherein the port selector is configured to select the active port A port according to the state of the APC received from the port A, port B, and to select the standby port B port APC's redundant device.
KR1020010058734A 2001-09-21 2001-09-21 Apc of duplication apparatus KR20030025604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010058734A KR20030025604A (en) 2001-09-21 2001-09-21 Apc of duplication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010058734A KR20030025604A (en) 2001-09-21 2001-09-21 Apc of duplication apparatus

Publications (1)

Publication Number Publication Date
KR20030025604A true KR20030025604A (en) 2003-03-29

Family

ID=27725093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058734A KR20030025604A (en) 2001-09-21 2001-09-21 Apc of duplication apparatus

Country Status (1)

Country Link
KR (1) KR20030025604A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005390A (en) * 1997-06-30 1999-01-25 윤종용 Redundancy Device and Method of ATM Switch Board
KR20010001368A (en) * 1999-06-03 2001-01-05 서평원 method and apparatus for duplexing implementation in ATM switching system link board
KR20010028491A (en) * 1999-09-21 2001-04-06 서평원 Method And Apparatus For Dual Controlling In Asynchronous Transfer Mode Switching System
KR20020063639A (en) * 2001-01-30 2002-08-05 삼성전자 주식회사 ATM Switch System and Application Method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005390A (en) * 1997-06-30 1999-01-25 윤종용 Redundancy Device and Method of ATM Switch Board
KR20010001368A (en) * 1999-06-03 2001-01-05 서평원 method and apparatus for duplexing implementation in ATM switching system link board
KR20010028491A (en) * 1999-09-21 2001-04-06 서평원 Method And Apparatus For Dual Controlling In Asynchronous Transfer Mode Switching System
KR20020063639A (en) * 2001-01-30 2002-08-05 삼성전자 주식회사 ATM Switch System and Application Method

Similar Documents

Publication Publication Date Title
CN103455005B (en) Controller redundancy and switching method
CN101692178B (en) Apparatus for interconnecting modules
CN101710314B (en) High-speed peripheral component interconnection switching controller and realizing method thereof
EP1701271A1 (en) Electronic apparatus system with master node and slave node
CN110445533A (en) A kind of dual redundant fiber optic Ethernet Transmission system
KR100936203B1 (en) Data processing management apparatus, mode management apparatus and mode management method
US5042031A (en) Double loop communications control system
KR20030025604A (en) Apc of duplication apparatus
US20020087749A1 (en) Computer system, CPU and memory installed apparatus, and input/output control apparatus
JPH03506085A (en) Multilevel parallel communication architecture for multiprocessor computer systems
US7394759B2 (en) Method of negotiating an active or a passive role assignment to a control means of a network element, a control means, a program module and a network element therefor
JP4346539B2 (en) Control device
KR100315987B1 (en) Pneumatic Solenoid Valve Control System Controlled by Digital Serial Data
KR100443015B1 (en) A device and a operating method of switch with simplex type for atm exchange
CN114338265B (en) Program downloading system and method based on TTP/C bus
KR20020078165A (en) A transmitting device of optimized information for communication system
KR100277477B1 (en) IPC Matching Device in Exchange System
JPH05316128A (en) Signal transfer method
KR100359451B1 (en) Apparatus for duplicating cell bus in mobile communication system
JP3065184B2 (en) Fault monitoring device for redundant system
KR20010019840A (en) Apparatus to process of multi-level protocol
KR100210782B1 (en) Method for doubling ethernet port in full electronic switching system
KR100464154B1 (en) Apparatus for Between Switching Board and Subscriber Board duplexing implementation
KR19980083753A (en) Master-Slave Multiplexing Protocol
KR20030027351A (en) Method of duplication for the management port using the bus switching

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application