KR20030025058A - 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법 - Google Patents

완전 탐색블록 정합회로 및 완전 탐색블록 정합방법 Download PDF

Info

Publication number
KR20030025058A
KR20030025058A KR1020010057981A KR20010057981A KR20030025058A KR 20030025058 A KR20030025058 A KR 20030025058A KR 1020010057981 A KR1020010057981 A KR 1020010057981A KR 20010057981 A KR20010057981 A KR 20010057981A KR 20030025058 A KR20030025058 A KR 20030025058A
Authority
KR
South Korea
Prior art keywords
pixel data
block
aad
reference block
value
Prior art date
Application number
KR1020010057981A
Other languages
English (en)
Other versions
KR100413770B1 (ko
Inventor
윤석중
김영로
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0057981A priority Critical patent/KR100413770B1/ko
Priority to US10/198,448 priority patent/US6990149B2/en
Publication of KR20030025058A publication Critical patent/KR20030025058A/ko
Application granted granted Critical
Publication of KR100413770B1 publication Critical patent/KR100413770B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/144Movement detection
    • H04N5/145Movement estimation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/557Motion estimation characterised by stopping computation or iteration based on certain criteria, e.g. error magnitude being too large or early exit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Analysis (AREA)

Abstract

소비 전력이 적고 빠르게 움직임 벡터를 구해낼 수 있는 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법이 개시된다. 본 발명에 따른 완전 탐색블록 정합회로 및 정합방법은, 기준블록을 구성하는 픽셀데이터 및 이에 대응되는 후보블록을 구성하는 픽셀데이터 사이에 소정의 연산을 통하여 서로 정합(matching)되는 블록을 구한다. 본 발명의 핵심은, 상기 연산의 과정이 진행 중에 상기 연산을 계속하여 수행할 것인가 아니면 현재의 연산을 중지하고 다음 연산을 수행할 것인 가를 결정하여 불필요한 연산수행을 제거할 수 있게 한다. 본 발명에 따른 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법은, 연산 량을 상당히 줄일 수 있기 때문에 연산에 따른 소비전력을 줄일 수 있음과 더불어 빠르게 움직임 벡터를 얻을 수 있는 장점이 있다.

Description

완전 탐색블록 정합회로 및 완전 탐색블록 정합방법{A circuit and method for full search block matching}
본 발명은 움직임 추정(Motion Estimation)에 관한 것으로, 특히 저 전력으로 고속 움직임 추정을 달성하는 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법에 관한 것이다.
연속적인 동작을 소정의 숫자로 구분된 불연속적인 화면의 변화로 나타내는 텔레비전 또는 모니터의 경우, 이를 시청하는 사람의 눈의 잔상효과를 이용하여 1초에 약 30개의 화면을 보여준다. 상기 30개의 화면은 1 초 동안의 총 영상신호를 순서대로 30개의 프레임으로 나눈 것이다. 이러한 동영상을 모니터에 나타내기 위한 데이터는 너무나 방대하여 데이터를 압축/해제하는 과정을 도입하지 않을 수 없다.
연속된 하나의 화면과 그 다음순서의 화면은 대체적으로 커다란 변화가 없는 경우가 많다. 따라서, 하나의 화면을 복수 개의 블록으로 나누고, 하나의 화면의 임의의 블록이 다음 화면의 어느 부분으로 이동하였는가를 찾아, 상기 블록의 정보는 그대로 이용하면서 상기 블록의 이동 정도를 데이터로 표시한다면, 처리하여야 하는 데이터 량이 줄어들 수 있다. 연속된 두 화면 사이는, 위치는 변경되지만 공통된 데이터를 가지는 블록들이 상당히 많이 존재하게 되므로, 이러한 사정을 이용하여 데이터를 압축시킬 수 있다.
상술한 바와 같이, 화면의 한 화면의 임의의 블록이 연속된 다음 화면의 소정의 위치로 변경된 것을 수치로 표시하는 방법을 움직임 추정(Motion Estimation, 이하 ME)이라고 한다. 상기 ME는 비디오 데이터 시퀀스(sequence)로부터 움직임 정보를 추출한다. 실제로는, 연속된 다음 화면의 임의의 블록(기준 블록, reference block)이 이전 화면의 어떤 블록(후보 블록, candidate block)으로부터 유래하였는가를 찾는다. 그러나 기준 블록과 같은 데이터를 가지는 블록을 찾는 범위는 한정되어있다. 이를 탐색영역(search range 또는 search window)이라 한다.
움직임 벡터는 기준블록이 이전 프레임의 후보블록(candidate block)과 가장 유사한 위치를 규정하는 함수인데, 이를 구해내는 방법에는 여러 가지가 있다. 그 중에서, 완전 탐색 블록 정합 알고리즘(full search block matching algorithm)이 대표적이며, H.26X 시리즈 및 MPEG-1/2/4 비디오 부호화의 움직임 추정에 가장 적합한 방법이다.
그러나, 상기 완전 탐색 블록 정합 알고리즘은 연산 량이 많고 처리 시간의 긴 단점이 있다.
도 1은 움직임 예측 범위[-p, p]에 따른 탐색영역을 나타낸다.
도 1을 참조하면, 블록의 정합을 위하여 임의의 탐색영역에서 기준 블록과 유사한 후보블록 중에서 움직임이 X 축으로 i(i는 정수)만큼, Y 축으로 j(j는 정수)만큼 떨어진 블록이 가장 잘 정합 되었을 때, 다시 말해 최소의 AAD(Accumulated absolute difference)를 가졌을 때, 기준블록은 이전의 블록과 대비하여 (i, j)의 움직임 벡터를 갖는다. 탐색영역을p라 하면, 기준블록에 대한 탐색영역 내에서 후보블록은개 가 있다. AAD 함수는 수학식 1과 같다.
,
상기 수학식 1의 AAD 함수를 이용하여 움직임 벡터를 표시하면, 수학식 2와 같다. 여기서 p는 탐색영역의 범위를 나타낸다.
여기서, X는 기준프레임(화면)의 매크로블록(기준블록)이고, 이전프레임의 매크로블록(후보블록)을 Y로 나타낸다. 기준프레임의 기준블록과 가장 유사한 후보블록을 찾기 위해서는, 상기 기준블록을 구성하는 복수 개의 픽셀들과 정해진 탐색영역 내의 후보블록을 구성하는 픽셀들(pixels) 사이의 데이터의 차의 합이 가장 작은 탐색위치를 움직임 벡터를 이용하여 찾아냄으로써 달성할 수 있다.
SIF 영상의 경우 330개(2215)의 매크로블록으로 구성되며, 일반적으로, 하나의 매크로블록의 크기(NM)를 1616 픽셀이다. 각각의 매크로블록마다 주어지는 탐색영역을p라 하면, 한 매크로 블록의 움직임 벡터를 구하기 위해서는개의 AAD 값이 필요하다. 여기서 각각의 AAD는, 기준블록과 이에 대응하는 후보블록들을 구성하는 NM 개의 픽셀데이터 사이의 차와 이에 대한 절대값을 누적하여 구한다. 구하여진 계산 값 중에서 최소 AAD 값을 나타내는 탐색위치를 움직임 벡터로 정한다.
상술한 바와 같이 하나의 매크로 블록의 움직임 벡터를 구하기 위해서는, 수학식 1을 통해서 알 수 있는 바와 같이, 상당한 양의 연산을 수행하여야 한다. 따라서 비디오 압축영상을 실시간으로 구현하기 위해서는 상당히 많은 Processor Element(PE)의 병렬처리가 요구된다.
따라서 본 발명이 이루고자 하는 제1 기술적 과제는, 움직임 벡터를 구함에 있어서 연산 량이 적고 처리시간의 빠른 완전 탐색블록 정합회로를 제공하는데 있다.
본 발명이 이루고자 하는 제2 기술적 과제는, 움직임 벡터를 구함에 있어서 연산 량이 적고 처리시간이 빠른 완전 탐색블록 정합방법을 제공하는데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 움직임 예측 범위[-p, p]에 따른 탐색영역을 나타낸다.
도 2는 Distortion 배열에 따른 병렬 스테이지를 나타낸다.
도 3은 기준블록 및 탐색영역을 나타내는 블록다이어그램이다.
도 4는 본 발명에 따른 완전 탐색블록 정합회로를 나타낸다.
도 5는 도 4에 도시된 PE(Processor Element)블록(430)을 구성하는 PE의 내부 블록다이어그램이다.
도 6은 도 4에 도시된 비교기(440)의 내부 블록다이어그램이다.
도 7은 본 발명에 따른 완전 탐색블록 정합방법을 나타내는 신호흐름도(flowchart)이다.
도 8은 17개의 PE를 이용하여 17개의 Distortion을 계산하는 종래의 시간표를 나타낸다.
도 9는 17개의 PE를 이용하여 17개의 Distortion을 계산하는 본 발명에 따른 시간표를 나타낸다.
상기 제1 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따르면, 상기 완전 탐색블록 정합회로는, 어드레스 발생기, 기준블록메모리, 탐색영역메모리, PE블록, 비교기 및 논리회로를 구비한다.
상기 어드레스 발생기는, 기준블록 및 탐색영역의 후보블록들 사이의 정합을 위하여, 소정의 어드레스 스킵(skip)신호에 따라, 제1어드레스 및 제2어드레스를 각각 발생시킨다. 상기 기준블록메모리는, 상기 제1어드레스에 따라, 상기 기준블록을 구성하는 복수 개의 픽셀들에 대한 데이터를 저장하고, 상기 저장된 기준블록 픽셀데이터를 출력한다. 상기 탐색영역메모리는, 상기 제2어드레스에 따라, 상기 탐색영역을 두 개의 영역으로 구분하여 각 영역의 후보블록을 구성하는 복수 개의 픽셀들에 대한 데이터를 저장하고, 상기 두 영역 각각에서 하나씩의 후보블록 픽셀데이터를 출력한다.
상기 PE블록은, 복수 개의 소정의 제어신호, 상기 기준블록 픽셀데이터 및 상기 후보블록 픽셀데이터를 수신하고, 상기 제어신호들 중에서 해당하는 하나의 제어신호에 따라 상기 기준블록 픽셀데이터와 이에 대응하는 상기 후보블록 픽셀데이터들 사이의 차이를 계산하며, 하나의 기준블록을 구성하는 모든 픽셀에 대한 상기 계산 값들을 누적시킨 AAD값들을 출력하는 PE(Processor Element)를 복수 개 구비한다.
상기 비교기는, 최소 AAD값 및 상기 PE블록으로부터 순차적으로 출력되는 복수 개의 누적된 AAD 값들을 수신하고, 상기 최소 AAD 값과 상기 누적된 AAD값을 각각 비교하여 해당 PE 블록이 누적된 AAD값을 구하는 연산을 계속할 지의 여부를 결정하는 상기 제어신호를 복수 개 출력한다. 상기 논리회로는, 복수 개의 상기 제어신호를 수신하고, 상기 제어신호들의 논리상태에 따라 상기 어드레스 스킵신호를 출력한다.
상기 제2 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따르면, 완전 탐색블록 정합방법은,
하나의 기준블록 및 소정의 탐색영역내의 복수 개의 후보블록들 사이의 정합관계를 계산하는 병렬 연산방식에 있어서,
(a) 임의의 최소 값을 가지는 AAD 값을 설정하는 단계;
(b) 기준블록을 구성하는 복수 개의 픽셀데이터 및 이에 대응하는 후보블록을 구성하는 같은 수의 픽셀데이터 사이의 차의 절대값을 계산하고 상기 계산 값들을 계속하여 누적시키며, 상기 누적되는 중간의 계산 값과 상기 최소 AAD 값 사이의 크기를 비교한 결과를 이용하여 상기 계산과정 중에서 불필요한 계산과정을 생략(skip)하거나, 하나의 후보블록의 모든 픽셀데이터에 대한 누적된 AAD 값이 처음에 설정된 최소 AAD 보다 적은 경우, 최소 AAD 값을 상기 누적된 AAD 값으로 변경시키는 단계;
(c) 상기 단계(b)가 하나의 스테이지를 구성하는 복수 개의 후보블록들 모두에 대한 계산이 완료된 상태인 지를 판단하여, 상기 단계(b)가 완료 상태가 아닌 경우, 다음 후보블록에 대하여 상기 단계(b)를 수행하도록 하는 단계;
(d) 상기 단계(c)의 판단 결과 완료 상태인 경우, 계산하여야 하는 복수 개의 스테이지 중의 마지막 스테이지를 구성하는 복수 개의 후보블록들 중 마지막 후보블록에 대한 계산이 완료된 상태인지를 판단하여, 마지막 스테이지의 마지막 후보블록에 대한 계산이 아닌 경우, 상기 단계(b)를 수행하도록 하는 단계; 및
(e) 상기 단계(d)의 판단 결과 상기 단계(b)가 마지막 스테이지의 마지막 후보블록에 대한 계산인 경우, 모든 프로세스를 끝내는 단계를 구비한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 2는 Distortion 배열에 따른 병렬 스테이지를 나타낸다.
도 2를 참조하면, 상기 Distortion 배열구조는, 모두 17개의 스테이지(stage0 내지 stage16)를 구비하며, 하나의 스테이지는 17개의 후보블록들을 구비한다. 실제 시스템은 기준블록을 X축 방향으로 16개의 픽셀만큼 단계적으로 이동하면서 계산하고 이를 하나의 스테이지라 한다. 상기 스테이지는 Y축 방향으로 계속 진행시켜 총 17개의 스테이지에 대한 연산을 한다. 여기서 하나의 스테이지는의 연산을 수행하므로 모두 17회의 연산을 수행하게 된다. 따라서, 총 289개의 연산(1717)을 수행하게 된다. 여기서,는 좌측 상단의 모서리의 좌표가 각각 (i,j)의 위치에 있는 후보블록에 대한 AAD 값을 나타낸다.
도 3은 기준블록 및 탐색영역을 나타내는 블록다이어그램이다.
도 3을 참조하면, 기준블록은 1616의 픽셀로 구성되어 있고, 탐색영역(S)의 범위를 나타내는 일반식(-p, +p)에서 p가 8이다. 기준블록에 대한 후보블록의 탐색영역(S)은, X축을 기준으로 16개의 픽셀만큼, Y 축을 기준으로 16개의 픽셀만큼 확장된다는 것을 알 수 있다.
본 발명에서는 다중 프로세서의 효율을 높이기 위해 탐색영역(s)을 두 개의 구분된 영역(S1, S2)으로 나눈다. 즉, 픽셀는 16개의 AAD값()의 계산에 사용된다. 다중 프로세서를 이용하여 상기 후보블록의 픽셀데이터를 연속적으로 전파시키면, 병렬로 다중 AAD를 얻을 수 있다.
도 4는 본 발명에 따른 완전 탐색블록 정합회로를 나타낸다.
도 4를 참조하면, 완전 탐색블록 정합회로는, 기준블록메모리(410), 탐색영역메모리(420), 복수 개의 PE(430), 비교기(440), 논리회로(450) 및 어드레스 발생기(460)를 구비한다.
기준블록메모리(410)는, 제1어드레스(AD1)에 따라, 기준블록(미도시)을 구성하는 복수 개의 픽셀들에 대한 데이터를 저장하고, 상기 저장된 기준블록 픽셀데이터(R)를 출력한다. 탐색영역메모리(420)는, 제2어드레스(AD2)에 따라, 탐색영역을 두 개의 영역으로 구분하여 각 영역의 후보블록을 구성하는 복수 개의 픽셀들에 대한 데이터를 저장하고, 상기 두 영역 각각에서 하나씩의 후보블록 픽셀데이터(S1 및 S2)를 출력한다.
복수 개의 PE(430)는, 복수 개의 제어신호(C0 내지 C(N+1)), 기준블록 픽셀데이터(R) 및 후보블록 픽셀데이터(S1 및 S2)를 수신하고, 제어신호들(C0 내지 C(N+1)) 중에서 해당하는 하나의 제어신호에 따라 기준블록 픽셀데이터(R)와 이에 대응하는 후보블록 픽셀데이터들(S1 또는 S2) 사이의 차이를 계산하며, 하나의 기준블록을 구성하는 모든 픽셀에 대한 상기 계산 값들을 누적시킨 AAD값들(AAD0 내지 AAD(N+1))을 출력하는 PE들(Processor Element, 431, 433, 435 및 437)을 구비한다.
제1PE(PE0, 431)는, 기준블록 픽셀데이터(R), 후보블록 픽셀데이터(S1 및 S2) 및 제1제어신호(C0)를 수신하고, 한편으로는 기준블록 픽셀데이터(R)를 소정의 시간 지연시킨 신호()를 출력하고, 다른 한편으로는 제1제어신호(C0)에 따라 기준블록 및 이에 대응되는 후보블록을 구성하는 픽셀데이터에 대한 차의 절대값을 구하고 이를 누적시키는 연산을 수행하여 누적된 AAD값(AAD0)을 출력한다.
제2PE(PE1, 433)는, 지연된 기준블록 픽셀데이터(), 후보블록 픽셀데이터(S1 및 S2) 및 제1제어신호(C1)를 수신하고, 한편으로는 지연된 기준블록 픽셀데이터()를 소정의 시간 지연시킨 신호()를 출력하고, 다른 한편으로는 제2제어신호(C1)에 따라 기준블록 및 이에 대응되는 후보블록을 구성하는 픽셀데이터에 대한 차의 절대값을 구하고 이를 누적시키는 연산을 수행하여 누적된 AAD값(AAD1)을 출력한다.
제NPE(PEN, N은 정수, 435)는, 지연된 기준블록 픽셀데이터(), 후보블록 픽셀데이터(S1 및 S2) 및 제N제어신호(CN)를 수신하고, 한편으로는 지연된 기준블록 픽셀데이터()를 소정의 시간 지연시킨 신호()를 출력하고, 다른 한편으로는 제N제어신호(CN)에 따라 기준블록 및 이에 대응되는 후보블록을 구성하는 픽셀데이터에 대한 차의 절대값을 구하고 이를 누적시키는 연산을 수행하여 누적된 AAD값(AADN)을 출력한다.
제(N+1)PE(PE(N+1), 437)는, 지연된 기준블록 픽셀데이터(), 후보블록 픽셀데이터(S1 및 S2) 및 제(N+1)제어신호(C(N+1))를 수신하고, 제N제어신호(C(N+1))에 따라 기준블록 및 이에 대응되는 후보블록을 구성하는 픽셀데이터에 대한 차의 절대값을 구하고 이를 누적시키는 연산을 수행하여 누적된 AAD값(AAD(N+1))을 출력한다.
비교기(440)는, 최소 AAD값 및 PE블록(430)으로부터 순차적으로 출력되는 복수 개의 누적된 AAD 값들(AAD0 내지 AAD(N+1))을 수신하고, 최소 AAD 값과 누적된AAD값들(AAD0 내지 AAD(N+1))을 각각 비교하여 해당 PE 블록이 누적된 AAD값을 구하는 연산을 계속할 지의 여부를 결정하는 상기 제어신호들(C0 내지 C(N+1))을 출력한다. 논리회로(450)는, 복수 개의 제어신호(C0 내지 C(N+1))를 수신하고, 제어신호들(C0 내지 C(N+1))의 논리상태에 따라 어드레스 스킵(skip)신호(A/S)를 출력한다. 어드레스 발생기(460)는, 어드레스 스킵신호(A/S)에 따라, 제1어드레스(AD1) 및 제2어드레스(AD2)를 각각 발생시킨다.
도 5는 도 4에 도시된 PE블록(430)을 구성하는 PE의 내부 블록도이다.
도 5를 참조하면, 상기 PE는, D 플립플롭(510), 멀티플렉서(520), 절대값 계산기(530) 및 누산기(540)를 구비한다.
D 플립플롭(510)은, 기준블록 픽셀데이터(R)를 소정의 시간 지연된 기준블록 픽셀데이터()를 출력하거나, 지연된 기준블록 픽셀데이터()를 수신하여 소정의 시간 지연시킨 신호()를 출력한다. 이를 일반화시키면, 지연된 기준블록 픽셀데이터()를 수신하여 소정의 시간 지연시킨 신호()를 출력한다. 그러나, PE블록(430)의 제(N+1)PE(437)에는, 플립플롭(510)이 없으므로, 소정의 지연된 기준블록 픽셀데이터()를 지연시킨 신호는 출력되지 않는다.
멀티플렉서(520)는, 후보블록 픽셀데이터(S1 및 S2) 중에서 하나를 선택하여 출력한다. 절대값 계산기(530)는, 기준블록 픽셀데이터(R) 및 상기 멀티플렉서의 출력데이터(S1 또는 S2)사이의 차의 절대값을 계산한다. 누산기(accumulator)는, 절대값 계산기(530)의 출력데이터를 저장하며, 하나의 기준블록에 대응하는 임의의하나의 후보블록들을 구성하는 모든 픽셀에 대하여 계산한 값들을 계속하여 누적시켜 누적된 AAD(제1AAD 내지 누적된 제NAAD 중에서 하나)를 출력한다.
멀티플렉서(520), 절대값 계산기(530) 및 누산기(540)는, 제어신호들(C0 내지 C(N+1)) 중에서 디스에이블 되는 제어신호가 인가되는 PE에 속하는 경우, 그 동작을 멈춘다.
도 6은 도 4에 도시된 비교기(440)의 내부 블록도이다.
도 6을 참조하면, 비교기(440)는, 제1비교블록(610) 내지 제(N+1)비교블록(630)을 구비한다.
제1비교블록(610)는, 최소AAD 값 및 누적된 제1AAD값(AAD0)을 수신하여 크기를 비교하며, 상기 제1AAD값(AAD0)이 최소AAD 값보다 큰 경우 제1제어신호(C0)를 디스에이블 시킨다. 제2비교블록(620)은, 최소AAD 값 및 상기 누적된 제2AAD값(AAD1)을 수신하여 크기를 비교하며, 상기 제2AAD값(AAD1)이 최소AAD 값보다 큰 경우 제2제어신호(C1)를 디스에이블 시킨다. 제(N+1)비교블록(630)은, 최소AAD 값 및 누적된 제(N+1)AAD값(AAD(N+1))을 수신하여 크기를 비교하며, 상기 제(N+1)AAD값(AAD(N+1))이 최소AAD 값보다 큰 경우 상기 제(N+1)제어신호(C(N+1))를 디스에이블 시킨다.
제1비교블록(610) 내지 제(N+1)비교블록(630)은 제1제어신호(C0) 내지 제(N+1)제어신호(C(N+1))들 중에서 해당하는 제어신호가 디스에이블 되면 더 이상 크기를 비교하지 않는다.
도 4 내지 도 6을 참조하여 본 발명에 따른 완전 탐색영역 정합회로에 대하여 설명한다.
어드레스 발생기(460)에서 제1어드레스(AD1)를 기준블록 메모리(410)에 전송하여 기준블록을 구성하는 복수 개의 기준블록 픽셀데이터(R)를 출력하게 하고, 제2어드레스(AD2)를 탐색영역 메모리(420)에 전송하여 후보블록을 구성하는 복수 개의 후보블록 픽셀데이터(S1 및 S2)를 출력하게 한다.
출력된 기준블록 픽셀데이터(R) 및 후보블록 픽셀데이터(S1 및 S2)는 각각 PE블록(430)에 입력되고, 기준블록 픽셀데이터(R) 및 후보블록 픽셀데이터(S1 및 S2)의 차이의 절대 값이 구하여진다. 즉, 하나의 픽셀데이터에 대하여 상기 차이의 절대 값이 구하여 지며 이 값들은 이전에 계산된 값들에 더하여 진 다음 비교기(440)에 전달(AAD0 내지 AAD(N+1))된다.
비교기(440)는 미리 설정하여둔 최소 AAD 값과 누적된 AAD값들(AAD0 내지 AAD(N+1))의 크기를 비교하여 최소 AAD 값이 누적된 AAD값들에 비하여 크다면 제어신호들(C0 내지 C(N+1))을 인에이블 상태로 놔둔다. 그러나, 최소 AAD 값이 누적된 AAD 값들보다 작다면, 더 이상 AAD 값을 계산한다는 것이 의미가 없으므로 PE에서 연산이 수행되지 않도록 해당 제어신호(C0 내지 C(N+1)) 중에서 해당되는 신호를 디스에이블 시킨다. 디스에이블 된 제어신호를 발생하는 비교기의 비교블록 및 디스에이블 된 제어신호를 수신하는 PE블록의 PE는 더 이상 동작을 수행하지 않는다. 이렇게 함으로써, 불필요한 연산을 계속하여 수행하지 않게 되며, 이에 따라 연산의 시간 및 전력 소모도 줄이게 된다.
하나의 스테이지에 대한 상기 과정이 모두 끝나면, 다음 스테이지에 대한 연산이 수행된다. 상기 연산과정이 수행되는 도중에 상기 최소 AAD 값보다 적은 누적된 AAD 값이 생성되면, 최소 AAD 값은 상기 누적된 AAD 값으로 수정된다.
복수 개의 제어신호(C0 내지 C(N+1)) 모두가 디스에이블 되면 논리회로(450)가 이를 감지하여 어드레스 스킵신호(A/S)를 어드레스 발생기(460)에 전달하여 다음 스테이지로 진행되도록 한다.
도 7은 본 발명에 따른 완전 탐색블록 정합방법을 나타내는 신호흐름도(flowchart)이다.
도 7을 참조하면, 완전 탐색블록 정합방법은, 하나의 기준블록 및 소정의 탐색영역내의 복수 개의 후보블록들 사이의 정합관계를 계산하는 병렬 연산방식에 따른 완전 탐색블록 정합방법에 있어서,
임의의 최소 값을 가지는 AAD 값을 설정하는 단계(701);
기준블록의 일 픽셀데이터를 저장한 메모리의 제1어드레스 및 상기 픽셀데이터에 대응하는 후보블록의 일 픽셀데이터를 저장한 메모기의 제2어드레스를 수신하는 단계(703);
상기 제1어드레스의 위치에 저장된 기준블록 픽셀데이터 및 상기 제2어드레스의 위치에 저장된 후보블록 픽셀데이터를 수신하고, 상기 기준블록 픽셀데이터 및 상기 후보블록 픽셀데이터 사이의 AAD 값을 구하고 이를 누산하는(accumulate) 단계(705);
상기 최소 AAD 값 및 상기 누적된 AAD 값의 크기를 비교하는 단계(707);
상기 누적된 AAD 값이 상기 최소 AAD 값에 비해 큰 경우(예), 현재의 후보블록에 대하여는 더 이상의 계산을 수행하지 않도록 하는 단계(709);
상기 누적된 AAD 값이 상기 최소 AAD 값에 비해 작은 경우(아니오), 상기 제1어드레스에 저장된 픽셀데이터가 상기 기준블록의 마지막 픽셀데이터이거나, 상기 제2어드레스에 저장된 픽셀데이터가 상기 후보블록의 마지막 픽셀데이터 인가를 비교하여 상기 제1어드레스 및 상기 제2어드레스에 저장된 픽셀데이터가 마지막 픽셀데이터가 아닌 경우(아니오), 다시 새로운 제1어드레스 및 제2어드레스위치에 있는 픽셀데이터를 수신하는 단계(703)를 수행하는 단계(711);
상기 단계(711)에서의 비교 결과 상기 제1어드레스 및 상기 제2어드레스에 저장된 픽셀데이터가 마지막 픽셀데이터인 경우(예), 최소 AAD 값을 상기 단계(707)에서의 누적된 AAD 값으로 변경하는 단계(713);
상기 단계들(703 내지 713)이 하나의 스테이지를 구성하는 복수 개의 후보블록들 모두에 대한 계산이 완료된 상태인 지를 판단하여, 상기 단계(703 내지 713)가 완료 상태가 아닌 경우(아니오), 다음 후보블록에 대하여 상기 단계(703 내지 713)를 수행하도록 하는 단계(715);
상기 단계(715)의 판단 결과 완료 상태인 경우(예), 계산하여야 하는 복수 개의 스테이지 중의 마지막 스테이지를 구성하는 복수 개의 후보블록들 중 마지막 후보블록에 대한 계산이 완료된 상태인지를 판단하여, 마지막 스테이지의 마지막 후보블록에 대한 계산이 아닌 경우, 상기 단계(703 내지 713)를 수행하도록 하는 단계(717); 및
상기 단계(717)의 판단 결과 상기 단계(703 내지 713)가 마지막 스테이지의마지막 후보블록에 대한 계산인 경우, 모든 프로세스를 끝내는 단계(719)를 구비한다.
도 8은 17개의 PE를 이용하여 17개의 Distortion을 계산하는 종래의 시간표를 나타낸다.
도 8을 참조하면, 17개 PE에 입력되는 기준블록 픽셀데이터()와 후보블록 픽셀데이터()를 이들에 대한 연산을 수행되는 시간에 따라 구분되어 표시되었다. 기준블록 픽셀데이터와 후보블록 픽셀데이터는 왼쪽에서 오른 쪽으로 매 행마다 순차적으로 나란히 유입된다.
여기서는 PE0의 계산 결과를 D(i,0)가 된다. 마찬가지로, PE1의 계산 결과는 D(i,1)가 되고 최종적으로 PE16의 계산 결과는 D(i,16)가 된다. 여기서 I는 0 내지 16까지의 정수이며 스테이지의 수와 같다. 기준블록 픽셀데이터는 PE의 D 플립플롭에 의하여 매번 소정의 시간 지연되어 다음 PE로 전파된다.
도 5에 도시된 누산기(540)에 누적된 값을 저장하는 레지스터를라 하면, 시간 t=0에서 PE0는라 저장되며, 이외의 PE에서는 연산이 수행되지 않는다. 시간 t=1에서, PE0의 누적 레지스터에는이 저장되고, PE1의 누적 레지스터에는가 저장된다. 시간 t=16에서는 기준블록의 두 번째 스테이지(두 번째 행)가 시작되고,는 마지막 PE16에 도달한다. 따라서 모든 PE에서의 연산이 수행된다. 이 때, PE0의 누적 레지스터에는,PE1 내지 PE16의 누적 레지스터에는, (j=1,2,16)가 저장된다.
시간이 t=255일 때, 기준블록의 마지막 픽셀데이터가 입력되고, 따라서 시간 t=256일 때에 첫 번째 AAD 및을 얻는다. 이 후 매 클럭마다 PE1부터 PE16까지 순서대로 AAD,을 차례로 얻는다. 도 8을 참조하면, 17개의 AAD 값을 272 클럭 사이클에 얻을 수 있다.
도 9는 17개의 PE를 이용하여 17개의 Distortion을 계산하는 본 발명에 따른 시간표를 나타낸다.
도 9를 참조하면, t=256에서, 이 전 스테이지에 이어서 다음 AAD 스테이지을 시작할 수 있다. 따라서, 한 블록에 대한 움직임 벡터를 구하기 위하여 289번의 PE 처리과정이 필요하고, 289 AAD 값을 모두 구하기 위해서는 17(1616)+16=4368 사이클이 요구된다.
처리하여야 할 영상이 SIF(352240)이라 하면, 하나의 프레임에는 330(2215)개의 매크로블록이 있고, 1초당 30개의 프레임을 처리하기 위해서 상당히 많은 량의 연산이 요구된다. 계산 특성상 프레임 또는 매크로블록마다, 그리고 PE마다 독립적으로 연산이 가능하기 때문에 병렬(parallel)처리가 가능하다.
도 4에서와 같이 각 PE 처리과정 중 매 시간마다 누적되는 값이 이전의 최소 누적 값보다 클 경우, 해당 PE의 연산동작이 더 이상 필요하지 않게 되므로 동작을 멈추게 한다면, 필요 없는 동작을 줄임에 따라 소비 전력이 감소하는 효과가 있게된다. 또한 각 스테이지 별로 모든 PE가 디스에이블 된다면, 해당 스테이지는 더 이상 정합연산을 수행할 필요가 없으므로 바로 다음 스테이지로 진행하게 되어 처리 시간을 단축시킬 수 있게 된다.
동일 프레임 내의 매크로블록의 움직임 벡터에는 유사성이 있다. 특히, PAN, ZOOM 영상은 대부분의 매크로블록이 비슷한 움직임벡터를 갖는다. 따라서 빠른 움직임 추정을 위하여 이전 매크로블록의 움직임벡터에 해당하는 탐색영역을 먼저 처리하여 초기 최소 AAD 값을 사용하는 것이 바람직하다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 기술적 보호범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명의 실시 예에 따른 완전 탐색블록 정합회로 및 정합방법은, 연산 량을 상당히 줄일 수 있기 때문에 연산에 따른 소비전력을 줄일 수 있음과 더불어 빠르게 움직임 벡터를 얻을 수 있는 장점이 있다.

Claims (8)

  1. 기준블록 및 탐색영역의 후보블록들 사이의 정합을 위하여, 소정의 어드레스 스킵(skip)신호에 따라, 제1어드레스 및 제2어드레스를 각각 발생하는 어드레스 발생기;
    상기 제1어드레스에 따라, 상기 기준블록을 구성하는 복수 개의 픽셀들에 대한 데이터를 저장하고, 상기 저장된 기준블록 픽셀데이터를 출력하는 기준블록메모리;
    상기 제2어드레스에 따라, 상기 탐색영역을 두 개의 영역으로 구분하여 각 영역의 후보블록을 구성하는 복수 개의 픽셀들에 대한 데이터를 저장하고, 상기 두 영역 각각에서 하나씩의 후보블록 픽셀데이터를 출력하는 탐색영역메모리;
    복수 개의 소정의 제어신호, 상기 기준블록 픽셀데이터 및 상기 후보블록 픽셀데이터를 수신하고, 상기 제어신호들 중에서 해당하는 하나의 제어신호에 따라 상기 기준블록 픽셀데이터와 이에 대응하는 상기 후보블록 픽셀데이터들 사이의 차이를 계산하며, 하나의 기준블록을 구성하는 모든 픽셀에 대한 상기 계산 값들을 누적시킨 AAD값들을 출력하는 PE(Processor Element)를 복수 개 구비하는 PE블록;
    최소 AAD값 및 상기 PE블록으로부터 순차적으로 출력되는 복수 개의 누적된 AAD 값들을 수신하고, 상기 최소 AAD 값과 상기 누적된 AAD값을 각각 비교하여 해당 PE 블록이 누적된 AAD값을 구하는 연산을 계속할 지의 여부를 결정하는 상기 제어신호를 복수 개 출력하는 비교기; 및
    복수 개의 상기 제어신호를 수신하고, 상기 제어신호들의 논리상태에 따라 상기 어드레스 스킵신호를 출력하는 논리회로를 구비하는 것을 특징으로 하는 완전 탐색블록 정합회로.
  2. 제1항에 있어서, 상기 어드레스 스킵신호는,
    상기 모든 제어신호가 디스에이블 될 때 인에이블 되는 것을 특징으로 하는 완전 탐색블록 정합회로.
  3. 제1항에 있어서, 상기 최소 AAD 값은,
    상기 PE 블록의 임의의 하나의 PE에서 계산된 AAD 값들 중에서 최소의 값을 가지는 AAD 값으로, 상기 PE 블록에서 연산이 수행되는 과정에서 계속하여 업데이트(update)되는 것을 특징으로 하는 완전 탐색블록 정합회로.
  4. 제1항에 있어서, 상기 PE블록은,
    제1형PE가 복수 개 직렬 연결되어 있으며 마지막으로 하나의 제2형PE가 연결되어 있으며,
    가장 앞쪽의 제1형PE는, 상기 기준블록 픽셀데이터, 상기 후보블록 픽셀데이터 및 상기 복수 개의 제어신호들 중의 제1제어신호를 수신하며, 상기 기준블록 픽셀데이터를 소정의 시간 지연시킨 제1지연 기준블록 픽셀데이터를 출력하고, 상기 제1제어신호에 따라, 상기 기준블록 픽셀데이터와 이에 대응하는 상기 후보블록 픽셀데이터간의 차의 절대값을 구하고 하나의 기준블록에 대응하는 임의의 하나의 후보블록의 모든 픽셀에 대한 상기 계산 값들을 누적시킨 누적된 제1AAD를 출력하며,
    두 번째의 제1형PE는, 상기 제1지연 기준블록 픽셀데이터, 상기 후보블록 픽셀데이터 및 상기 복수 개의 제어신호들 중의 제2제어신호를 수신하며, 상기 제1지연 기준블록 픽셀데이터를 소정의 시간 지연시킨 제2지연 기준블록 픽셀데이터를출력하고, 상기 제2제어신호에 따라, 상기 제1지연 기준블록 픽셀데이터와 이에 대응하는 상기 후보블록 픽셀데이터간의 차의 절대값을 구하며 하나의 기준블록에 대응하는 임의의 다른 하나의 후보블록의 모든 픽셀에 대한 계산 값들을 누적시킨 누적된 제2AAD를 출력하며,
    N(N은 정수) 번째의 제1형PE는, 상기 제(N-1)지연 기준블록 픽셀데이터, 상기 후보영역 픽셀데이터 및 상기 복수 개의 제어신호들 중의 제N제어신호를 수신하여, 상기 제(N-1)지연 기준블록 픽셀데이터를 소정의 시간 지연시킨 제N지연 기준블록 픽셀데이터를 출력하고, 상기 제N제어신호에 따라, 상기 제(N-1)지연 기준블록 픽셀데이터와 이에 대응하는 상기 후보영역 픽셀데이터간의 차의 절대값을 구하고 하나의 기준블록에 대응하는 임의의 또 다른 하나의 후보블록의 모든 픽셀에 대한 계산 값들을 누적시킨 누적된 제NAAD를 출력하며,
    마지막의 제2형PE는, 상기 제N지연 기준블록 픽셀데이터, 상기 후보영역 픽셀데이터 및 상기 복수 개의 제어신호들 중의 제(N+1)제어신호를 수신하며, 상기 제(N+1)제어신호에 따라 상기 제N지연 기준블록 픽셀데이터와 이에 대응하는 상기 후보영역 픽셀데이터간의 차의 절대값을 구하고 하나의 기준블록에 대응하는 임의의 또 다른 하나의 후보블록의 모든 픽셀에 대한 계산 값들을 누적시킨 누적된 제(N+1)AAD를 출력하는 것을 특징으로 하는 완전 탐색블록 정합회로.
  5. 제4항에 있어서, 상기 제1형PE는,
    상기 기준블록 픽셀데이터 또는 소정의 시간 지연된 기준블록 픽셀데이터를수신하는 D 플립플롭;
    상기 2개의 후보블록 픽셀데이터 중에서 하나를 선택하여 출력하는 멀티플렉서;
    상기 기준블록 픽셀데이터 및 상기 멀티플렉서의 출력데이터사이의 차의 절대값을 계산하는 절대값 계산기; 및
    상기 절대값 계산기의 출력데이터를 저장하며, 하나의 기준블록에 대응하는 임의의 하나의 후보블록들을 구성하는 모든 픽셀에 대하여 계산한 값들을 계속하여 누적시켜 누적된 제1AAD 내지 누적된 제NAAD 중에 하나를 출력하는 누산기(accumulator)를 구비하며,
    상기 제2형PE는,
    상기 2개의 후보블록 픽셀데이터 중에서 하나를 선택하여 출력하는 멀티플렉서;
    상기 기준블록 픽셀데이터 및 상기 멀티플렉서의 출력데이터사이의 차의 절대값을 계산하는 절대값 계산기; 및
    상기 절대값 계산기의 출력데이터를 저장하며, 하나의 기준블록에 대응하는 임의의 하나의 후보블록들을 구성하는 모든 픽셀에 대하여 계산한 값들을 계속하여 누적시켜 상기 누적된 제(N+1)AAD를 출력하는 누산기를 구비하며,
    상기 멀티플렉서, 상기 절대값 계산기 및 상기 누산기는, 상기 제1제어신호 내지 상기 제(N+1)제어신호 중에서 해당하는 하나의 제어신호에 의하여 제어되는 것을 특징으로 하는 완전 탐색블록 정합회로.
  6. 제1항에 있어서, 상기 비교기는,
    상기 최소AAD 값 및 상기 누적된 제1AAD 값을 수신하여 크기를 비교하며, 상기 제1AAD 값이 상기 최소AAD 값보다 큰 경우 상기 제1제어신호를 디스에이블 시키는 제1비교블록;
    상기 최소AAD 값 및 상기 누적된 제2AAD 값을 수신하여 크기를 비교하며, 상기 제2AAD 값이 상기 최소AAD 값보다 큰 경우 상기 제2제어신호를 디스에이블 시키는 제2비교블록; 및
    상기 최소AAD 값 및 상기 누적된 제(N+1)AAD 값을 수신하여 크기를 비교하며, 상기 제(N+1)AAD 값이 상기 최소AAD 값보다 큰 경우 상기 제(N+1)제어신호를 디스에이블 시키는 제(N+1)비교블록을 구비하며,
    상기 제1비교블록 내지 상기 제(N+1)비교블록은 상기 제1제어신호 내지 상기 제(N+1)제어신호들 중에서 해당하는 제어신호가 디스에이블 되면 더 이상 크기를 비교하지 않는 것을 특징으로 하는 완전 탐색블록 정합회로.
  7. 하나의 기준블록 및 소정의 탐색영역내의 복수 개의 후보블록들 사이의 정합관계를 계산하는 병렬 연산방식에 따른 완전 탐색블록 정합방법에 있어서,
    (a) 임의의 최소 값을 가지는 AAD 값을 설정하는 단계;
    (b) 기준블록을 구성하는 복수 개의 픽셀데이터 및 이에 대응하는 일 후보블록을 구성하는 같은 수의 픽셀데이터 사이의 차의 절대값을 계산하고 상기 계산 값들을 계속하여 누적시키며, 상기 누적되는 중간의 계산 값과 상기 최소 AAD 값 사이의 크기를 비교한 결과를 이용하여 상기 계산과정 중에서 불필요한 계산과정을 생략(skip)하거나, 하나의 후보블록의 모든 픽셀데이터에 대한 누적된 AAD 값이 처음에 설정된 최소 AAD 보다 적은 경우, 최소 AAD 값을 상기 누적된 AAD 값으로 변경시키는 단계;
    (c) 상기 단계(b)가 하나의 스테이지를 구성하는 복수 개의 후보블록들 모두에 대한 계산이 완료된 상태인 지를 판단하여, 상기 단계(b)가 완료 상태가 아닌 경우, 다음 후보블록에 대하여 상기 단계(b)를 수행하도록 하는 단계;
    (d) 상기 단계(c)의 판단 결과 완료 상태인 경우, 계산하여야 하는 복수 개의 스테이지 중의 마지막 스테이지를 구성하는 복수 개의 후보블록들 중 마지막 후보블록에 대한 계산이 완료된 상태인지를 판단하여, 마지막 스테이지의 마지막 후보블록에 대한 계산이 아닌 경우, 상기 단계(b)를 수행하도록 하는 단계; 및
    (e) 상기 단계(d)의 판단 결과 상기 단계(b)가 마지막 스테이지의 마지막 후보블록에 대한 계산인 경우, 모든 프로세스를 끝내는 단계를 구비하는 것을 특징으로 하는 완전 탐색블록 정합방법.
  8. 제7항에 있어서, 상기 단계(b)는,
    (b1) 기준블록의 일 픽셀데이터를 저장한 메모리의 제1어드레스 및 상기 픽셀데이터에 대응하는 후보블록의 일 픽셀데이터를 저장한 메모기의 제2어드레스를 수신하는 단계;
    (b2) 상기 제1어드레스의 위치에 저장된 기준블록 픽셀데이터 및 상기 제2어드레스의 위치에 저장된 후보블록 픽셀데이터를 수신하고, 상기 기준블록 픽셀데이터 및 상기 후보블록 픽셀데이터 사이의 AAD 값을 구하고 이를 누산하는(accumulate) 단계;
    (b3) 상기 최소 AAD 값 및 상기 누적된 AAD 값의 크기를 비교하는 단계;
    (b4) 상기 누적된 AAD 값이 상기 최소 AAD 값에 비해 큰 경우, 현재의 후보블록에 대하여는 더 이상의 계산(b2)을 수행하지 않도록 하는 단계;
    (b5) 상기 누적된 AAD 값이 상기 최소 AAD 값에 비해 작은 경우, 상기 제1어드레스에 저장된 픽셀데이터가 상기 기준블록의 마지막 픽셀데이터이거나, 상기 제2어드레스에 저장된 픽셀데이터가 상기 후보블록의 마지막 픽셀데이터 인가를 비교하여 상기 제1어드레스 및 상기 제2어드레스에 저장된 픽셀데이터가 마지막 픽셀데이터가 아닌 경우, 다시 새로운 제1어드레스 및 제2어드레스위치에 있는 픽셀데이터를 수신하는 단계(b2)를 수행하는 단계; 및
    (b6) 상기 단계(b5)에서의 비교 결과 상기 제1어드레스 및 상기 제2어드레스에 저장된 픽셀데이터가 마지막 픽셀데이터인 경우, 최소 AAD 값을 상기 단계(b5)에서의 누적된 AAD 값으로 변경하는 단계를 구비하는 것을 특징으로 하는 완전 탐색블록 정합방법.
KR10-2001-0057981A 2001-09-19 2001-09-19 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법 KR100413770B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0057981A KR100413770B1 (ko) 2001-09-19 2001-09-19 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법
US10/198,448 US6990149B2 (en) 2001-09-19 2002-07-18 Circuit and method for full search block matching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0057981A KR100413770B1 (ko) 2001-09-19 2001-09-19 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법

Publications (2)

Publication Number Publication Date
KR20030025058A true KR20030025058A (ko) 2003-03-28
KR100413770B1 KR100413770B1 (ko) 2004-01-03

Family

ID=27724719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0057981A KR100413770B1 (ko) 2001-09-19 2001-09-19 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법

Country Status (2)

Country Link
US (1) US6990149B2 (ko)
KR (1) KR100413770B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274824B2 (en) * 2003-04-10 2007-09-25 Faraday Technology Corp. Method and apparatus to reduce the system load of motion estimation for DSP
US20060002471A1 (en) * 2004-06-30 2006-01-05 Lippincott Louis A Motion estimation unit
JP4834497B2 (ja) * 2006-09-13 2011-12-14 Hoya株式会社 表示装置
US9307122B2 (en) * 2006-09-27 2016-04-05 Core Wireless Licensing S.A.R.L. Method, apparatus, and computer program product for providing motion estimation for video encoding
US20080144902A1 (en) * 2006-10-25 2008-06-19 Aloka Co., Ltd. Optimal block searching algorithm for tissue displacement estimation in elasticity imaging
US20080225948A1 (en) * 2007-03-13 2008-09-18 National Tsing Hua University Method of Data Reuse for Motion Estimation
JP5617644B2 (ja) * 2011-01-12 2014-11-05 コニカミノルタ株式会社 画像処理演算装置、及び、画像形成装置
TW201409994A (zh) * 2012-08-30 2014-03-01 Novatek Microelectronics Corp 立體視訊的編碼方法與編碼裝置
CN116074533B (zh) * 2023-04-06 2023-08-22 湖南国科微电子股份有限公司 运动矢量预测方法、系统、电子设备及存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113377A (ja) * 1984-11-07 1986-05-31 Sony Corp テレビジヨン信号の動き検出装置
US5072293A (en) * 1989-08-29 1991-12-10 U.S. Philips Corporation Method of estimating motion in a picture signal
DE4322343C2 (de) * 1992-07-06 1996-10-02 Mitsubishi Electric Corp Mittel zum Erfassen eines Bewegungsvektors und Verfahren zum Bestimmen eines Bewegungsvektors

Also Published As

Publication number Publication date
US6990149B2 (en) 2006-01-24
KR100413770B1 (ko) 2004-01-03
US20030067986A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
EP0896300B1 (en) Device and method for motion vector detection
US8218635B2 (en) Systolic-array based systems and methods for performing block matching in motion compensation
US6690730B2 (en) Motion estimator
US8345764B2 (en) Motion estimation device having motion estimation processing elements with adder tree arrays
KR0182058B1 (ko) 움직임 추정을 위한 다중 해상도 순환 탐색 장치 및 그 방법
US6687299B2 (en) Motion estimation method and apparatus for interrupting computation which is determined not to provide solution
KR100413770B1 (ko) 완전 탐색블록 정합회로 및 완전 탐색블록 정합방법
US5313296A (en) Image information processor in which residual information is stored in a blank area of a field memory
EP0899687A1 (en) Method and apparatus for detecting motion vector and image coding apparatus
KR20020050395A (ko) 계층탐색을 이용한 움직임 추정장치 및 방법
KR100551952B1 (ko) 영상 압축에서의 움직임 탐색 방법
EP1420595A1 (en) Motion vector selection in a video motion estimator based on a preferred reference point
JPH0262178A (ja) 画像処理装置の動き検出方式
WO2005036887A1 (ja) 動きベクトル探索方法、動きベクトル探索装置および動きベクトル探索プログラム
Campos et al. Integer-pixel motion estimation H. 264/AVC accelerator architecture with optimal memory management
US6968011B2 (en) Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices
KR100926440B1 (ko) 영상부호화를 위한 블록 매칭 움직임 추정 장치
JP2885039B2 (ja) 動きベクトル検出回路
KR20030027004A (ko) 전환 유닛 및 방법 및 화상 처리 장치
JPH04180383A (ja) 動き補償フレーム間予測符号化における動きベクトルの探索回路
JPH10191358A (ja) 動ベクトル検出装置
KR20000066066A (ko) 동영상 추정 알고리즘에 있어서 프로세싱 엘레멘트 수 결정 방법
KR100223052B1 (ko) 비디오 움직임 추정장치
KR19980014203A (ko) 오버플로우 처리기능을 갖는 움직임 추정용 기본 연산장치
JP2005323299A (ja) 動きベクトル探索方法及び符号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee