KR20030019779A - Substrate used to mount flip chip for reducing proximity effect - Google Patents
Substrate used to mount flip chip for reducing proximity effect Download PDFInfo
- Publication number
- KR20030019779A KR20030019779A KR1020010053094A KR20010053094A KR20030019779A KR 20030019779 A KR20030019779 A KR 20030019779A KR 1020010053094 A KR1020010053094 A KR 1020010053094A KR 20010053094 A KR20010053094 A KR 20010053094A KR 20030019779 A KR20030019779 A KR 20030019779A
- Authority
- KR
- South Korea
- Prior art keywords
- flip chip
- substrate
- signal line
- mounting substrate
- line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 230000000694 effects Effects 0.000 title claims abstract description 14
- 230000005672 electromagnetic field Effects 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 플립칩(flip chip) 제작시 범프의 높이에 따른 특성의 변화를 억제하는 방법에 관한것으로서, 더욱 상세하게는 고주파 특성의 저하가 없는 GHz 대역 갈륨비소(GaAs) 반도체 칩를 실장하기 위한 플립칩 실장 기판을 제조하기 위한 것으로, 이를 위하여 본 발명의 플립칩 실장 기판(200)은, 신호선(1)과 접지선 (2,2')들로 구성된 코플레나 도판관(CPW)의 회로 배선을 가진 플립칩(100)을 실장하는 기판(200)에 있어서, 상기 플립칩(100)의 신호선(1)의 양단과 연결되는 입출력 단자(들을 구비한 회로를 구성하는 기판(201)의 상면에, 그 길이가 상기 플립칩 (100)의 신호선(1) 양단에 형성된 기판과의 접합용 범프(5,5')들 사이이내이며, 그 폭이 상기 신호선(1) 좌우에 형성되어 있는 접지선(2)과 접지선(2')사이에 달하며, 일정한 깊이(d)를 가진 홈(202)이 형성되어있어 회로 동작시 상기 플립칩 실장 기판(200)의 상면이 상기 플립칩(100)의 신호선(1)과 접지선(2,2')들간에 형성되는 전자기장에 끼치는 영향을 최소화할 수 있는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of suppressing a change in characteristics depending on bump height during fabrication of a flip chip, and more particularly, a flip for mounting a GHz band gallium arsenide (GaAs) semiconductor chip without deterioration of high frequency characteristics. In order to manufacture a chip mounting substrate, the flip chip mounting substrate 200 according to the present invention uses a circuit wiring of a coplanar conduit (CPW) composed of a signal line 1 and a ground line 2, 2 ′. In the substrate 200 for mounting the flip chip 100, the upper surface of the substrate 201 constituting the circuit having the input and output terminals (connected with both ends of the signal line 1 of the flip chip 100, The ground line 2 has a length within the bumps 5 and 5 'for bonding to the substrate formed on both ends of the signal line 1 of the flip chip 100, and the width of the ground line 2 is formed on the left and right sides of the signal line 1. ) And the ground line (2 '), the groove 202 having a constant depth (d) is formed to The upper surface of the operation when the flip chip mounting substrate 200 is characterized in that to minimize the effect on the electromagnetic field that is formed between the signal line 1 and the ground line (2, 2 ') of the flip chip 100.
이러한 본 발명의 플립칩 실장 기판을 이용하면, 플립칩의 신호선간 형성되는 전자기장에 미치는 영향을 최소화하여 전송선로의 특성임피던스를 일정하게 유지할 수 있게 되고, 플립칩 패키지 제조공정에 있어 범프의 높이를 키우는 것보다도 그 제조 공정이 더욱 간단하여 저렴한 비용의 플립칩 패키지 제작이 용이한 장점을 가진다.Using the flip chip mounting substrate of the present invention, it is possible to minimize the influence on the electromagnetic field formed between the signal lines of the flip chip to maintain the characteristic impedance of the transmission line, and to increase the bump height in the flip chip package manufacturing process. The manufacturing process is simpler than that of raising, so it is easy to manufacture a low cost flip chip package.
Description
본 발명은 플립칩(flip chip) 제작시 범프의 높이에 따른 특성의 변화를 억제하는 방법에 관한것으로서, 더욱 상세하게는 고주파 특성의 저하가 없는 GHz 대역 갈륨비소(GaAs) 반도체 칩를 실장하기 위한 플립칩 실장 기판을 제조하는 방법에 관한것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of suppressing a change in characteristics depending on bump height when fabricating a flip chip, and more particularly, a flip for mounting a GHz band gallium arsenide (GaAs) semiconductor chip without deterioration of high frequency characteristics. A method for manufacturing a chip mounted substrate.
종래의 CPW 플립칩 실장용 기판은 첨부된 도면 1내지 3에 나타낸 바와 같이, 통상의 반도체 기판(200')위에 플립칩(100)의 회로와 기판(200')의 회로가 연결되는 입출력패드(6)들과 상기 입출력 패드(6)의 상기 플립칩(100)의 범프(5)들이 접합되는 본딩패드(7)로 구성되었으며, 플립칩(100)에 형성된 범프(5) 혹은 플립칩 실장 기판(200')의 본딩패드(7)에 형성된 범프(5')들이 접합되어 상기 플립칩(100)이 플립칩 실장 기판(200')에 고정되었고, 이때에 플립칩(100)과 플립칩 실장 기판(200') 사이에는 접합된 범프(5,5')들로 인한 약간의 갭(gap)이 형성되었었다.Conventional CPW flip chip mounting substrates as shown in the accompanying drawings 1 to 3, the input and output pads that the circuit of the flip chip 100 and the circuit of the substrate 200 'is connected on the conventional semiconductor substrate 200' ( 6) and a bonding pad 7 to which the bumps 5 of the flip chip 100 of the input / output pad 6 are bonded to each other, and the bumps 5 or the flip chip mounting substrate formed on the flip chip 100 are bonded to each other. Bumps 5 'formed on the bonding pads 7 of 200' are bonded to each other so that the flip chip 100 is fixed to the flip chip mounting substrate 200 ', and the flip chip 100 and the flip chip mounting are then mounted. There was a slight gap between the substrates 200 'due to the bonded bumps 5, 5'.
이러한 방법에서는 통상적으로 CPW 플립칩의 안쪽 신호선(1)과 좌우의 바깥쪽 접지선(2,2')들 사이에 형성되는 도 2의 단면에서 같은 유도 전자기장(10)이 플립칩 실장 기판(200') 상면에 의해 방해를 받게 되므로, 도 3에서와 같이 유도 장기장(10)이 원활히 형성되지 못하고 예측이 불가능한 불규칙적인 전자기장을 형성하게 되었다.In this method, the same induced electromagnetic field 10 in the cross section of FIG. 2 formed between the inner signal line 1 and the left and right outer ground lines 2, 2 'of the CPW flip chip is typically provided with the flip chip mounting substrate 200'. Since it is disturbed by the upper surface, as shown in FIG. 3, the induced organ field 10 is not formed smoothly and forms an irregular electromagnetic field that is not predictable.
이로 인해 CPW 플립칩(100)에 신호선(1)의 특성임피던스가 변하게 되어 일련의 CPW 플립칩(100)의 신호선(1)을 통해 전송되는 전송신호가 예측 불가능한 불규칙성을 띄게 되므로 회로 동작에 심각한 오류를 범하게 되었다. (이와 같은 효과를 근접효과(proximity effect)라고 일컫는다.)As a result, the characteristic impedance of the signal line 1 is changed in the CPW flip chip 100, so that a transmission signal transmitted through the signal line 1 of the series of CPW flip chips 100 has an unpredictable irregularity, thereby causing a serious error in circuit operation. Was committed. (This effect is called a proximity effect.)
이러한 특성임피던스의 변화를 최소화하기 위하여서는 상기 플립칩(100)과 플립칩 실장 기판(200') 사이에 일정 간격이상으로 이격된 갭을 필요로 하는데, 종래의 방법에 있어서는 상기의 플립칩과 기판을 접합시키는 범프(5)의 높이를 높임으로써 이를 해결하고자 하였다.In order to minimize the change in the characteristic impedance, a gap spaced apart by a predetermined distance or more is required between the flip chip 100 and the flip chip mounting substrate 200 ′. To solve this by increasing the height of the bump (5) for bonding.
그러나, 상기와 같이 범프의 높이를 높이기 위해서는 범프 위에 재차의 도금 혹은 솔더 크림의 적층 후 고온의 가스에서 리플로(reflow) 가열 과정을 여러 단계 거쳐야 하는 등 그 제조 공정수가 늘어나고 그로서 공정시간이 많이 걸려, 플립칩 패키지의 제조 단가를 높이는 단점을 가지고 있었다.However, in order to increase the height of the bump as described above, the number of manufacturing processes is increased, such as a reflow heating process in a high temperature gas after plating or laminating solder cream on the bump again, thereby increasing the process time. It has a drawback of increasing the manufacturing cost of flip chip package.
본 발명은 CPW 구조의 플립칩을 실장함에 있어, 플립칩이 실장되는 기판에 신호선 양쪽의 접지선들 사이의 간격만큼의 길이와 일정한 깊이를 가진 홈을 형성토록 함으로써, 상기의 신호선과 접지선들 사이의 전자기장 형성을 원활케하여 플립칩의 특성임피던스를 일정하게 유지 할 수 있으며 단순한 제조 공정 및 저렴한 비용으로 제조될 수 있는 근접효과 억제용 플립칩 실장 기판을 제공하고자 한다.According to the present invention, in mounting a flip chip of a CPW structure, a groove having a predetermined depth and a length equal to an interval between ground lines on both sides of a signal line is formed on a substrate on which the flip chip is mounted, thereby providing a gap between the signal line and the ground lines. The purpose of the present invention is to provide a flip chip mounting substrate for suppressing the proximity effect, which can maintain the characteristic impedance of the flip chip by facilitating electromagnetic field formation and can be manufactured at a simple manufacturing process and at a low cost.
도 1은 종래의 일실시예로 보인 플립칩 및 플립칩 실장 기판의 분리 사시도,1 is an exploded perspective view of a flip chip and a flip chip mounting substrate according to a conventional embodiment;
도 2는 상기 도 1의 플립칩 "A-A"선 단면도,2 is a cross-sectional view of the flip chip "A-A" of FIG.
도 3은 상기 도 1의 플립칩을 종래의 플립칩 실장 기판에 실장한 상태에서의 "A-A"선 단면도,3 is a cross-sectional view taken along line “A-A” in a state where the flip chip of FIG. 1 is mounted on a conventional flip chip mounting substrate;
도 4는 상기 도 1의 플립칩을 본 발명의 플립칩 실장 기판 상에 실장한 상태에서의 "A-A"선 단면도,4 is a cross-sectional view taken along line “A-A” in a state where the flip chip of FIG. 1 is mounted on a flip chip mounting substrate of the present invention;
도 5는 본 발명의 플립칩 실장 기판의 일실시예의 사시도,5 is a perspective view of one embodiment of a flip chip mounting substrate of the present invention;
도 6은 본 발명의 일실시 예에서의 비교 그래프.6 is a comparison graph in an embodiment of the present invention.
※ 도면의 주요부분에 대한 부호설명※ Explanation of Codes on Major Parts of Drawings
1 : 신호선(signal line)2, 2' : 접지선(ground line)1: signal line 2, 2 ': ground line
3 : 소자4 : 피복재3: element 4: covering material
5, 5' : 범프6 : 입출력 패드5, 5 ': bump 6: input / output pad
7 : 본딩 패드10 : 전자기력선7: bonding pad 10: electromagnetic force lines
100 : 플립칩200, 200' : 플립칩 실장 기판100: flip chip 200, 200 ': flip chip mounting substrate
201 : 기판202 : 홈201: substrate 202: groove
상기의 목적을 달성하고자 본 발명의 플립칩 실장 기판(200)은, 신호선 (1:signal line)과 접지선(2,2':ground line)들로 구성된 코플레나 도판관(CPW:coplanar waveguide)의 회로 배선을 가진 플립칩(100)을 실장하는 기판에 있어서, 상기 플립칩(100)의 신호선(1)의 양단과 연결되는 입출력 단자들을 구비한 회로를 구성하는 기판(201)의 상면에 상기 플립칩의 신호선 양단에 형성된 기판과의 접합용 범프(5')들 사이의 길이와 상기 신호선 좌우의 접지선(2,2') 사이의 폭을 가지며, 상기 플립칩(100)의 신호선(1)과 접지선(2,2')들 간에 형성되는 전자기장에 영향에 최소할 수 있도록 파인 일정한 깊이의 홈(202)이 나있는 것을 특징으로 한다.In order to achieve the above object, the flip chip mounting substrate 200 according to the present invention includes a coplanar waveguide (CPW) including a signal line (1) and a ground line (2,2 ': ground line). A substrate on which a flip chip 100 having a circuit wiring is mounted, wherein the flip chip 100 has a top surface of a substrate 201 constituting a circuit having input and output terminals connected to both ends of a signal line 1 of the flip chip 100. The signal line 1 of the flip chip 100 has a length between the bumps 5 'for bonding to the substrate formed on both ends of the signal line of the flip chip and a width between the ground lines 2 and 2' on the left and right sides of the signal line. And a groove 202 of a constant depth is formed to minimize the influence on the electromagnetic field formed between the ground and the ground lines (2, 2 ').
이하, 본 발명의 근접효과 억제용 플립칩 실장 기판의 구조를 더욱 상세히 설명하고자 첨부된 도면을 참조하면 다음과 같다.Hereinafter, with reference to the accompanying drawings to explain in more detail the structure of the flip chip mounting substrate for suppressing the proximity effect of the present invention.
도 1 내지 도 3은 상술한 바와 같이 상기 종래 기술을 설명하고자 나타낸 것으로써, 도 1은 종래의 일실시예로 보인 플립칩 및 플립칩 실장 기판의 분리 사시도이고, 도 2는 상기 도 1의 플립칩 "A-A"선 단면도이며, 도 3은 상기 도 1의 플립칩을 종래의 플립칩 실장 기판에 실장한 상태에서의 "A-A"선 단면도를 나타낸 것이다.1 to 3 illustrate the prior art as described above, FIG. 1 is an exploded perspective view of a flip chip and a flip chip mounting substrate according to an exemplary embodiment, and FIG. 2 is a flip of FIG. 3 is a cross-sectional view taken along the line AA of the chip, and FIG. 3 is a cross-sectional view taken along the line AA of the flip chip of FIG. 1 on a conventional flip chip mounting substrate.
도 4와 도 5는 본 발명의 플립칩 실장 기판에 관한것으로, 도 4는 상기 도 1의 플립칩을 본 발명의 플립칩 실장 기판 상에 실장한 상태에서의 "A-A"선 단면도이고, 도 5는 본 발명의 플립칩 실장 기판의 일실시예의 사시도를 나타낸 것이다.4 and 5 are related to the flip chip mounting substrate of the present invention, Figure 4 is a cross-sectional view taken along line "AA" in the state in which the flip chip of Figure 1 is mounted on the flip chip mounting substrate of the present invention, Figure 5 Shows a perspective view of one embodiment of a flip chip mounting substrate of the present invention.
또한, 본 발명의 플립칩 실장 기판(200)이 우수한 특성을 가짐을 보이기 위하여 실험한 데이터를 도 6의 그래프에 나타내었다.In addition, the experiment data are shown in the graph of FIG. 6 to show that the flip chip mounting substrate 200 of the present invention has excellent characteristics.
본 발명의 회로 기판에 실장되는 플립칩(100)은 도 1에서와 같이 신호선(1)과 신호선(1) 양쪽의 접지선(2,2')들이 일련으로 신호선(1)을 따라 연속적으로 나있도록 형성된다.As shown in FIG. 1, the flip chip 100 mounted on the circuit board of the present invention may have the signal lines 1 and the ground lines 2 and 2 'of both the signal lines 1 successively along the signal lines 1 in series. Is formed.
상기 도 1과 같은 플립칩(100)은 뒤집혀서 플립칩 실장 기판(200')의 상면에 실장되며, 이렇게 실장된 플립칩(100)을 플립칩 실장 기판(200')에 고정시키기 위하여서는 플립칩(100)상에 형성된 범프(5) 혹은 플립칩 실장 기판(200')상에 형성된 범프(5')은 양쪽 모두에 형성된 범프(5,5')들과 접합하여 고정시키도록 하였다.The flip chip 100 as shown in FIG. 1 is inverted and mounted on the top surface of the flip chip mounting substrate 200 '. In order to fix the flip chip 100 mounted on the flip chip mounting substrate 200', the flip chip 100 is flipped. The bumps 5 formed on the 100 or the bumps 5 'formed on the flip chip mounting substrate 200' are bonded to and fixed to the bumps 5 and 5 'formed on both sides.
상기 플립칩(100)상의 신호선(1)에는 일련의 전기적 신호가 전송되어지며, 이때에 신호선(1)의 주위로 도 2에서와 같은 전자기력선(10)이 군을 이뤄 형성되는 전자기장이 형성되게 된다.A series of electrical signals are transmitted to the signal line 1 on the flip chip 100, and at this time, an electromagnetic field is formed around the signal line 1 by forming electromagnetic force lines 10 as shown in FIG. 2. do.
이러한 전자기장을 형성하는 플립칩(100)을 도 3에서와 같은 종래의 플립칩 실장 기판(200')을 실장하게 되면, 상기에 설명한 플립칩(100) 고정용 범프(5,5')들에 의한 플립칩(100) 하부면과 플립칩 실장 기판(200') 상면사이의 갭(h')만이 형성될 뿐이므로 플립칩(100)의 전자기장이 기판 상부면에 의하여 원활치 못하게 되었다.When the flip chip 100 forming the electromagnetic field is mounted on the conventional flip chip mounting substrate 200 ′ as shown in FIG. 3, the flip chip 100 for fixing the flip chip 100 to the bumps 5 and 5 ′ described above. Since only a gap h 'is formed between the bottom surface of the flip chip 100 and the top surface of the flip chip mounting substrate 200 ′, the electromagnetic field of the flip chip 100 is not smoothed by the top surface of the substrate.
그러나, 도 4와 같은 본 발명의 플립칩 실장 기판(200)에 있어서는 상기 도 5에서와 같이 전자기력선(10)의 흐름이 기판(201) 상면에 나 있는 홈(202)으로 인해 원활케 되어 플립칩(100)의 특성임피던스가 기판(201)에 의한 영향을 덜 받게 되어 안정적이게 된다.However, in the flip chip mounting substrate 200 of the present invention as shown in FIG. 4, as shown in FIG. 5, the flow of the electromagnetic force lines 10 is smoothed due to the grooves 202 in the upper surface of the substrate 201. The characteristic impedance of the chip 100 is less affected by the substrate 201 and thus becomes stable.
상기 기판(201) 상면의 홈(202)은 종래의 화학적 에칭 방법이나 프레스 가공 등의 방법을 이용하면 용이하게 생성할 수 있는 것으로, 홈(202) 깊이(d')는 기판(201)의 두께를 감안할 때 플립칩(100)상의 신호선(1)들 간의 간섭을 최소화할 수 있는 범위로 정하는 것이 바람직하다.The groove 202 on the upper surface of the substrate 201 can be easily formed by using a conventional chemical etching method or a press working method, and the groove 202 depth d 'is the thickness of the substrate 201. In consideration of this, it is preferable to set the range to minimize the interference between the signal lines 1 on the flip chip 100.
또한, 상기 플립칩 실장 기판(200)에 파이는 홈(202)의 옆면(203)이 기판 (201)의 상부 평면과 이루는 기울기 각이 20°내지 90°사이의 각인 것으로 하는 것이 좋은데, 이는 홈(202)의 옆면(203)의 각이 너무 작으면 기판(200)에 홈(202)을 판 효과를 가질 수 없으며, 90°이상의 각으로 홈(202)을 형성하는 것은 그 작업 공정이 복잡해지며 정확도가 떨어질 수 있어 불필요하다.In addition, it is preferable that the inclination angle of the side surface 203 of the groove 202 formed in the flip chip mounting substrate 200 with the upper plane of the substrate 201 is an angle between 20 ° and 90 °, which is a groove. If the angle of the side surface 203 of 202 is too small, the groove 202 may not be plated on the substrate 200, and forming the groove 202 at an angle of 90 ° or more complicates the work process. This is unnecessary because the accuracy may be reduced.
홈(202)을 파는 작업 공정상 용이할 뿐 아니라 플립칩(100)에서 형성되는 전자기력선(10)의 흐름에 지장을 최소화하여 플립칩 패키지의 RF 특성을 좋게 할 수 있으므로 바람직하다.Not only is it easy for the operation process of digging the groove 202, but it is preferable because the RF characteristic of the flip chip package can be improved by minimizing the disturbance in the flow of the electromagnetic force line 10 formed in the flip chip 100.
상기 도면에 있어서는 본 발명을 이해하기 용이하도록 한 개의 쓰루 라인 (through line)으로 CPW 플립칩의 회로 구조를 형성하였으나, 통상적인 회로에서와 같이 신호선(1)들이 꾸불꾸불한 회로로 구성되거나 다수개의 신호선(1) 라인들이 얽혀서 이루어질 수 있으므로, 간단한 회로 구조에서는 신호선들을 따르는 홈(202)을 형성할 수 도 있으며, 복잡한 회로 구조에 있어서는 도 4에서와 같이 기판(201)상의 플립칩(100)이 고정되는 부분을 제외한 나머지 부분이 통째로 파여지는 홈 (202)을 형성할 수도 있다.In the above drawings, the circuit structure of the CPW flip chip is formed by one through line so that the present invention can be easily understood. However, as in a conventional circuit, the signal lines 1 are composed of sinuous circuits or a plurality of circuits. Since the signal line 1 lines may be entangled, a groove 202 may be formed along the signal lines in a simple circuit structure. In a complicated circuit structure, the flip chip 100 on the substrate 201 may be formed as shown in FIG. The remaining portion other than the portion to be fixed may form a groove 202 that is entirely dug.
상기와 같이 홈(202)을 파는 것은 범프(5')의 높이를 높이는 것과 같은 효과를 가지게 되는데 이러한 효과를 입증하기 위하여 다음과 같은 일실시예의 실험을 행하여 하기 도 6의 그래프 및 하기 표 1과 같은 결과 값을 얻을 수 있었다.Digging the groove 202 as described above has the same effect as raising the height of the bump (5 ') To demonstrate this effect by performing the experiment of the following embodiment of Figure 6 and Table 1 and The same result was obtained.
[실시예]EXAMPLE
본 발명의 근접효과 억제용 플립칩 실장 기판의 실질적 효과를 실험하기 위하여, 도 6과 같은 50옴(Ω)의 쓰루 라인(through line)의 신호선이 형성된 갈륨비소(GaAs) 반도체 칩을 실장하도록 함에 있어, 갈륨비소(GaAs) 기판 상에 범프(5')의 높이(h)만을 100㎛(①), 50㎛(③), 20㎛(④)으로 각기 달리한 것과 범프의 높이를 50㎛로 한 상태에서 깊이를 50㎛의 홈을 추가 한 경우(②)에 입력 반사 계수(S11)값과 삽입손실(S21)값을 측정하여 비교하였다.In order to test the practical effect of the flip chip mounting substrate for suppressing the proximity effect of the present invention, a gallium arsenide (GaAs) semiconductor chip having a 50 ohm through line signal line as shown in FIG. The height h of the bump 5 'on the gallium arsenide (GaAs) substrate was changed to 100 µm (1), 50 µm (3), and 20 µm (4), respectively, and the bump height was 50 µm. In the case of adding a groove having a depth of 50 μm in one state (②), the input reflection coefficient (S 11 ) and insertion loss (S 21 ) were measured and compared.
상기와 같은 조건에 따른 그 결과는 도 6에 나타낸 그래프와 같으며, 도 6의 그래프에 보여진 바와 같이 저주파대역에서는 범프의 높이 변화에 따른 차이가 별로 크지 않았지만, 30㎓~40㎓ 대역에서는 범프의 높이가 낮아지게 되면 입력 반사 계수(S11)이 높아지고, 삽입손실(S21)은 낮아지는 경향을 보였다.According to the above conditions, the result is the same as the graph shown in FIG. 6, and as shown in the graph of FIG. 6, the difference according to the change of the height of the bump was not very large in the low frequency band, but the bump of the bump was in the 30 ㎓ to 40 ㎓ band. As the height decreases, the input reflection coefficient S 11 increases and the insertion loss S 21 tends to decrease.
이에 표 1을 참조하면, 범프의 높이가 50㎛인 것에 대하여, 50㎛의 홈이 파인 것(②)의 입력 반사 계수(S11)이 -7.15㏈, 삽입 손실(S21)이 -0.93㏈으로 홈이 없이 범프(5')의 높이(h)만 50㎛인 것(③)의 입력 반사 계수(S11) -6.09㏈, 삽입 손실(S21) -1.23㏈보다 RF특성이 향상되었음을 알 수 있다.Referring to Table 1, when the bump height is 50 µm, the groove has an input reflection coefficient (S11) of -7.15 kV and insertion loss (S21) of -0.93 kV with a 50 µm groove (2). Without this, it can be seen that the RF characteristics are improved over the input reflection coefficient S11 -6.09 ㏈ and insertion loss S21 -1.23 의 with only the height h of bump 5 'having a thickness of 50 µm (3).
물론 상기 범프 높이 50㎛에 홈 50㎛이 있는 것(②)보다 범프 높이가 100㎛의 것(①)이 더욱 우수한 RF특성을 나타내기는 하였으나, 범프 100㎛을 형성시키기 위해서는 범프 높이를 50㎛으로 한 것보다 배이상의 작업 공정 및 시간이 필요하게 되어 통상적인 에칭 방법 혹은 프레스 공정에 의한 기판(201)상에 50㎛의 홈을 파는 것이 그 제조 공정상 더욱 용이함을 감안하면 실질적으로 범프의 높이를 100㎛으로 키우는 것보다는 범프 높이 50㎛에 기판에 50㎛의 홈을 파는 것이 더욱 유리할 것이다.Of course, the bump height is 50 μm and the bump height is 100 μm (①), but the bump height is 50 μm to form the bump 100 μm. Considering that the work process and time more than twice are necessary, it is substantially easier to manufacture a 50 μm groove on the substrate 201 by a conventional etching method or a press process in view of the manufacturing process. It would be more advantageous to dig a 50 μm groove into the substrate at a bump height of 50 μm than to grow to 100 μm.
이하 표 1은 34㎓ 주파수에서의 S-파라미터 특성을 요약한 것이다.Table 1 below summarizes the S-parameter characteristics at the 34 kHz frequency.
상기와 같은 본 발명을 이용하면, 기판과 플립칩 사이의 갭을 용이하게 형성할 수 있어 기판과 플립칩의 밀착으로 생기는 근접효과에 의한 전송선로의 특성임피던스 변화를 줄일 수 있어 입출력 정합 회로의 설계시 특성의 변화를 최소화할 수 있으며, 이를 방지하기 위한 범프의 높이를 키우는 것보다도 그 제조 공정이 더욱 간단하여 저렴한 비용으로 시행할 수 있는 장점을 가진다.By using the present invention as described above, it is possible to easily form a gap between the substrate and the flip chip, it is possible to reduce the change in the characteristic impedance of the transmission line due to the proximity effect caused by the close contact between the substrate and the flip chip design of the input-output matching circuit The change in the characteristics of the time can be minimized, and the manufacturing process is simpler than increasing the height of the bump to prevent this has the advantage that it can be carried out at low cost.
특히, 본 발명은 ㎓ 대역에 이용되는 MMIC(monolithic microwave integrated circuits)의 플립칩 실장시 패키징에 의한 MMIC 칩의 특성 저하를 줄여줄 수 있어 고주파 반도체 회로 설계에 유용하게 사용될 수 있을 것이다.In particular, the present invention can reduce the deterioration of the characteristics of the MMIC chip due to packaging during flip chip mounting of MMIC (monolithic microwave integrated circuits) used in the band band will be useful in high frequency semiconductor circuit design.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010053094A KR20030019779A (en) | 2001-08-31 | 2001-08-31 | Substrate used to mount flip chip for reducing proximity effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010053094A KR20030019779A (en) | 2001-08-31 | 2001-08-31 | Substrate used to mount flip chip for reducing proximity effect |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030019779A true KR20030019779A (en) | 2003-03-07 |
Family
ID=27721747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010053094A KR20030019779A (en) | 2001-08-31 | 2001-08-31 | Substrate used to mount flip chip for reducing proximity effect |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030019779A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1138244A (en) * | 1997-07-24 | 1999-02-12 | Toshiba Corp | Optical module |
| JPH11346103A (en) * | 1998-06-02 | 1999-12-14 | Matsushita Electric Ind Co Ltd | Milimeter wave module |
| JP2000036504A (en) * | 1998-07-21 | 2000-02-02 | Nec Corp | Semiconductor device and manufacture thereof |
| JP2000114413A (en) * | 1998-09-29 | 2000-04-21 | Sony Corp | Semiconductor device, its manufacture, and method for mounting parts |
| JP2000223530A (en) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | Flip-chip bonded device and mounting method |
-
2001
- 2001-08-31 KR KR1020010053094A patent/KR20030019779A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1138244A (en) * | 1997-07-24 | 1999-02-12 | Toshiba Corp | Optical module |
| JPH11346103A (en) * | 1998-06-02 | 1999-12-14 | Matsushita Electric Ind Co Ltd | Milimeter wave module |
| JP2000036504A (en) * | 1998-07-21 | 2000-02-02 | Nec Corp | Semiconductor device and manufacture thereof |
| JP2000114413A (en) * | 1998-09-29 | 2000-04-21 | Sony Corp | Semiconductor device, its manufacture, and method for mounting parts |
| JP2000223530A (en) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | Flip-chip bonded device and mounting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510758A (en) | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps | |
| US7304859B2 (en) | Chip carrier and fabrication method | |
| US6985056B2 (en) | High-frequency circuit and high-frequency package | |
| CN110556365B (en) | Matching circuit for integrated circuit wafer | |
| JPH04336702A (en) | Package | |
| JPH01253246A (en) | Semiconductor integrated circuit mounting substrate, manufacture thereof and semiconductor integrated circuit device | |
| US6118357A (en) | Wireless MMIC chip packaging for microwave and millimeterwave frequencies | |
| CN114068580A (en) | Transistors with I/O ports in the active area of the transistor | |
| US20050285234A1 (en) | High-frequency circuit | |
| US6507110B1 (en) | Microwave device and method for making same | |
| US9502382B2 (en) | Coplaner waveguide transition | |
| Jentzsch et al. | Optimization of flip-chip interconnects for millimeter-wave frequencies | |
| US6249013B1 (en) | Microwave-millimeter wave circuit device and method for manufacturing the same | |
| KR20030019779A (en) | Substrate used to mount flip chip for reducing proximity effect | |
| US20050012123A1 (en) | Semiconductor device having a flip-chip construction | |
| JP5086065B2 (en) | Hybrid device and manufacturing method thereof | |
| US6762494B1 (en) | Electronic package substrate with an upper dielectric layer covering high speed signal traces | |
| US5773887A (en) | High frequency semiconductor component | |
| US20230420380A1 (en) | Semiconductor device with multiple dies | |
| JPS6215850A (en) | Multi-chip package substrate | |
| EP4195260A2 (en) | Transistor with odd-mode oscillation stabilization circuit | |
| CN117766526A (en) | Packaging substrate | |
| Seler et al. | Comparative analysis of high-frequency transitions in Embedded Wafer Level BGA (eWLB) and Quad Flat no Leads (VQFN) Packages | |
| US20210391633A1 (en) | Integrated circulator system | |
| Morioka et al. | Surface mount package for high frequency band |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010831 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030630 Patent event code: PE09021S01D |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20030728 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20040413 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20030630 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |