KR20030018999A - Apparatus and method for determining stuff time to generate VC pointer of SDH - Google Patents

Apparatus and method for determining stuff time to generate VC pointer of SDH Download PDF

Info

Publication number
KR20030018999A
KR20030018999A KR1020010053622A KR20010053622A KR20030018999A KR 20030018999 A KR20030018999 A KR 20030018999A KR 1020010053622 A KR1020010053622 A KR 1020010053622A KR 20010053622 A KR20010053622 A KR 20010053622A KR 20030018999 A KR20030018999 A KR 20030018999A
Authority
KR
South Korea
Prior art keywords
stuff
positive
negative
output
pointer
Prior art date
Application number
KR1020010053622A
Other languages
Korean (ko)
Inventor
정창영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010053622A priority Critical patent/KR20030018999A/en
Publication of KR20030018999A publication Critical patent/KR20030018999A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1611Synchronous digital hierarchy [SDH] or SONET

Abstract

PURPOSE: A stuff time deciding device for generating a VC(Virtual Container) pointer of SDH(Synchronous Digital Hierarchy) and a method thereof are provided to decide a stuff time when reading and writing VC data of SDH in a memory element, so as to prevent overflow or underflow of the memory element and maintain an appropriate level. CONSTITUTION: A subtracter(411) performs a subtraction operation between a write pointer inputted from a write pointer generator and a read pointer applied from a read pointer generator, for comparison. A positive stuff decider(412) receives an operated result of the subtracter(411) to decide positive stuff. A negative stuff decider(413) receives the operated result of the subtracter(411) to decide negative stuff. A stuff output unit(412) receives outputs of the positive and negative stuff deciders(412,413) and temporarily stores the received outputs, to output positive stuff action or negative stuff action according to read clock outputted in an 'A' block. In the stuff output unit(412), a positive stuff output part includes flip flop-1(414) and a flip flop-2(415) storing outputs of the positive stuff decider(412) for outputting in accordance with the read clock. The first AND gate(418) performs an AND operation for outputs of each flip flop(414,415) to output the positive stuff action. A negative stuff output part includes flip flop-3(416) and a flip flop-4(417) storing outputs of the negative stuff decider(413) for outputting in accordance with the read clock. And the second AND gate(419) performs an AND operation for outputs of each flip flop(416,417) to output the negative stuff action.

Description

동기식 디지털 계위의 가상상자 포인터 생성을 위한 스터프 타임 결정장치 및 그 방법 {Apparatus and method for determining stuff time to generate VC pointer of SDH}Stuff Time Determination Device and Method for Generating Virtual Box Pointer of Synchronous Digital Layer {Apparatus and method for determining stuff time to generate VC pointer of SDH}

본 발명은 동기식 디지털 계위(Synchronous Digital Hierarchy, 또는 SDH)의 가상상자(Virtual Container, 또는 VC) 포인터 생성에 관한 것으로, 보다 상세하게는 SDH의 VC 데이터를 기억소자에 쓰기/읽기 하는 경우에 기억소자의 오버 플로우나 언더 플로우를 방지하고 적정수준을 유지하기에 적당하도록 스터프 타임을 결정하기 위한 SDH의 VC 포인터 생성을 위한 스터프 타임 결정장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the generation of a virtual container (or VC) pointer of a synchronous digital hierarchy (SDH), and more particularly to a storage device when writing / reading VC data of an SDH to a storage device. The present invention relates to a stuff time determining apparatus and a method for generating a VC pointer of the SDH for determining the stuff time so as to prevent overflow or underflow and maintain a proper level.

최근의 동기식 전송시스템은 ITU-T(International Telecommunication Union-Telecommunication standardization section)의 SDH 표준에 따른 다중화 방식을 사용한다. SDH에 따른 다중화 방식은 회선분기 및 결합과 회선분배 기능이 용이하고 다양한 OAM&P(Operation, Administration, Maintenance and Provisioning) 기능을 제공하여 전송국간 및 신호경로에 대한 성능 감시, 유지보수 등의 신속을 기한다.Recent synchronous transmission systems use a multiplexing scheme according to the SDH standard of the International Telecommunication Union-Telecommunication standardization section (ITU-T). The multiplexing method according to SDH facilitates circuit branching, combining, and circuit distribution functions, and provides various OAM & P (Operation, Administration, Maintenance and Provisioning) functions to quickly monitor and maintain performances between transmission stations and signal paths. .

SDH 시스템은 입력된 신호들을 수용하여 가상상자(VC)에 의해 매핑을 하고 계위 단위(TU) 포인터를 처리하여 다중화함으로써 STM-1신호를 생성한다. STM-1 신호는 155Mbps이며, 이를 다중화하여 STM-N(N=1, 4, 16, 64...) 신호를 생성한다. 이때 입력 신호가 동기되어 있는 경우에는 동기화하는 과정을 거치지 않고 단순히 인터리빙하여 다중화한다.The SDH system generates the STM-1 signal by accepting the input signals, mapping them by the virtual box VC, and processing and multiplexing the hierarchy unit (TU) pointer. The STM-1 signal is 155Mbps, which is multiplexed to produce STM-N (N = 1, 4, 16, 64 ...) signals. In this case, when the input signal is synchronized, the interleaved multiplexed signal is simply interleaved without going through a synchronization process.

다중화 과정에서 입력신호의 속도와 시스템 클럭의 속도를 일치시키기 위하여 스터핑 비트(Stuff Bit)가 사용된다. SDH에서 스터프 비트는 페이로드상의 고정된 위치에 삽입된다. 예를 들어, 3개의 AU-3 신호를 AUG로 다중화하는 경우에는 각 AU-3마다 동일한 위치에 2개의 스터프 비트가 들어간다.In the multiplexing process, a stuffing bit is used to match the speed of the input signal with the speed of the system clock. In SDH the stuff bits are inserted in fixed positions on the payload. For example, when three AU-3 signals are multiplexed by AUG, two stuff bits are put in the same position for each AU-3.

도1은 일반적인 포인터를 이용한 스터프 결정장치의 블록도이며, 도2는 종래의 스터프 결정장치에서 A블록의 상세도이며, 도3은 도2에 따른 장치의 신호 타이밍도이다.Fig. 1 is a block diagram of a stuff determining device using a general pointer, Fig. 2 is a detailed view of block A in a conventional stuff determining device, and Fig. 3 is a signal timing diagram of the device according to Fig. 2.

도1에 따르면, 스터프 결정장치는 기억소자(130), 기억소자(130)를 읽기 위한 A블록(110), 기억소자(130)에 기록하기 위한 B블록(120)을 포함하여 이루어진다.According to FIG. 1, the stuff determining device includes a memory device 130, an A block 110 for reading the memory device 130, and a B block 120 for writing to the memory device 130.

A블록(110)은 읽기 어드레스(readaddress), 읽기 클럭(readclk), 읽기 인에이블 신호(readenable)를 제공하여 기억소자(130)로부터 VC 데이터를 읽기 한다. 이와 같은 체계로 B블록(120)은 기억소자(130)에 기록될 데이터(Write VC), 쓰기 어드레스(writeaddress), 쓰기 클럭(writeclk), 쓰기 인에이블(writeenable) 신호를 제공한다.The A block 110 reads VC data from the memory device 130 by providing a read address, a read clock, and a read enable signal. In such a scheme, the B block 120 provides data Write VC, a write address, a write clock, and a write enable signal to be written to the memory device 130.

그리고 읽기 포인터 생성부(140)는 A블록(110)으로부터 읽기 클럭(readclk), 읽기 인에이블 신호(readenable)를 제공받아 읽기 포인터(readpointer)를 생성한다. 쓰기 포인터 생성부(150)는 B블록(120)으로부터 쓰기 클럭(writeclk), 쓰기 인에이블 신호(writeenable)를 제공받아 쓰기 포인터(writepointer)를 생성한다The read pointer generator 140 receives a read clock and a read enable signal from the A block 110 to generate a read pointer. The write pointer generator 150 receives a write clock and a write enable signal from the B block 120 to generate a write pointer.

이때 기억소자(130)는 입력되는 VC 데이터를 쓰기 어드레스(writeaddress)로 지정되는 위치에 저장한다.In this case, the memory device 130 stores the input VC data at a location designated by a write address.

도2에 따르면, A블록(110)은 뺄셈기(111)와 포지티브 스터핑 결정부(112)와 네거티브 스터핑 결정부(113)와 두 개의 플립플롭(114, 115)을 포함한다.According to FIG. 2, the A block 110 includes a subtractor 111, a positive stuffing determiner 112, a negative stuffing determiner 113, and two flip-flops 114 and 115.

A블록(110)으로 인가되는 읽기 포인터(readpointer)와 쓰기 포인터(writepointer) 값은 뺄셈기(111)에 의해 감산되며, 이 감산 결과값은 포지티브 스터핑 결정부(112)와 네거티브 스터핑 결정부(113)로 인가되어 포지티브 스터핑과 네거티브 스터핑이 결정된다.The read pointer and the write pointer values applied to the A block 110 are subtracted by the subtractor 111, and the result of the subtraction is the positive stuffing determining unit 112 and the negative stuffing determining unit 113. Is applied to determine positive stuffing and negative stuffing.

포지티브 스터핑과 네거티브 스터핑은 플립플롭(114)(115)에 저장되었다가 포지티브 스터핑 액션과 네거티브 스터핑 액션으로 각각 출력된다. 이처럼 SDH의 다중화 과정에서 스터프 타임이 결정된다.Positive stuffing and negative stuffing are stored in flip-flops 114 and 115 and output as positive stuffing action and negative stuffing action, respectively. As such, the stuff time is determined during the multiplexing process of the SDH.

그러나 종래기술은 도3에 도시된 바와 같이 쓰기 클럭(writeclk)과 읽기 클럭(readclk)의 동기가 맞지 않는 경우, 쓰기 포인터(writepointer)와 읽기 포인터(readpointer) 값의 천이(Transition) 구간에서 그 값을 취하여 감산하면 포지티브나 네거티브 스터프를 결정할 수 없게 되는 문제점이 있다.However, according to the related art, when the write clock and the read clock are not synchronized as shown in FIG. 3, the value in the transition period between the write pointer and the read pointer is read. Taking and subtracting gives a problem that it is impossible to determine positive or negative stuff.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 SDH의 VC 데이터를 기억소자에 쓰기/읽기 하는 경우에 스터프 타임을 결정하여 기억소자의 오버 플로우나 언더 플로우를 방지하고 적정수준을 유지하는 SDH의 VC 포인터 생성을 위한 스터프 타임 결정장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention was created to solve the above conventional problems, and an object of the present invention is to determine the stuff time when writing / reading VC data of SDH to a memory device, thereby reducing the overflow or underflow of the memory device. It is to provide a stuff time determination device for generating VC pointer of SDH that prevents and maintains an appropriate level.

본 발명의 다른 목적은 쓰기 포인터와 읽기 포인터 값의 차이에 따라 포지티브 스터프와 네거티브 스터프를 생성하여 읽기 클럭으로 읽어 논리곱 연산함으로써포지티브 스터프인지 네거티브 스터프인지를 결정하는 SDH의 VC 포인터 생성을 위한 스터프 타임 결정방법을 제공하는 것이다.Another object of the present invention is to generate a positive stuff and a negative stuff according to the difference between a write pointer and a read pointer value, and read and then multiply by a read clock to generate a stuff time for generating a VC pointer of the SDH to determine whether it is positive or negative stuff. To provide a decision method.

도1은 일반적인 포인터를 이용한 스터프 결정장치의 블록도이며,1 is a block diagram of a stuff determining device using a general pointer,

도2는 종래의 스터프 결정장치에서 A블록의 상세도이며,Figure 2 is a detailed view of the A block in the conventional stuff determination device,

도3은 도2에 따른 장치의 신호 타이밍도이며,3 is a signal timing diagram of the apparatus according to FIG.

도4는 본 발명의 실시예에 따른 SDH의 VC 포인터 생성을 위한 스터프 타임 결정장치의 블록도이고,4 is a block diagram of a stuff time determining apparatus for generating a VC pointer of an SDH according to an embodiment of the present invention;

도5는 본 발명의 실시예에 따른 기억소자의 구성예이고,5 is a configuration example of a memory device according to an embodiment of the present invention;

도6은 본 발명의 실시예에 따른 신호 타이밍도이며,6 is a signal timing diagram according to an embodiment of the present invention;

도7은 본 발명의 실시예에 따른 SDH의 VC 포인터 생성을 위한 스터프 타임 결정방법의 순서도이다.7 is a flowchart illustrating a stuff time determining method for generating a VC pointer of an SDH according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

411 : 뺄셈기412 : 포지티브 스터프 결정부411: subtractor 412: positive stuff determiner

413 : 네거티브 스터프 결정부 414, 415, 416, 417 : 플립플롭413: negative stuff determining unit 414, 415, 416, 417: flip-flop

418, 419 : AND 게이트 420 : 스터프 출력단418, 419: AND gate 420: Stuff output stage

상기 목적을 달성하기 위한 본 발명의 SDH의 VC 포인터 생성을 위한 스터프 타임 결정장치는, 입력되는 두 개의 신호간을 비교하기 위한 비교부와; 상기 비교부의 비교 결과를 인가받아 포지티브 스터프를 결정하기 위한 포지티브 스터프 결정부와; 상기 비교부의 비교 결과를 인가받아 네거티브 스터프를 결정하기 위한 네거티브 스터프 결정부와; 상기 포지티브 스터프 결정부와 네거티브 스터프 결정부의 출력을 인가받아 저장하였다가 설정된 읽기 클럭에 따라 출력하기 위한 스터프 출력단을 포함하는 것을 그 특징으로 한다.In order to achieve the above object, a stuff time determining apparatus for generating a VC pointer of an SDH of the present invention includes: a comparison unit for comparing two input signals; A positive stuff determiner for determining positive stuff by receiving a comparison result from the comparator; A negative stuff determining unit for determining a negative stuff by receiving a comparison result of the comparing unit; It is characterized in that it comprises a stuff output stage for receiving the output of the positive stuff determiner and the negative stuff determiner and output according to the set read clock.

여기서 비교부는 입력되는 두 개의 신호간을 감산하는 뺄셈기로 이루어질 수 있다.Here, the comparator may be a subtractor for subtracting two input signals.

그리고 스터프 출력단은 포지티브 스터프 결정부의 출력을 저장하였다가 읽기 클럭에 따라 출력하기 위한 복수개의 플립플롭을 구비한 포지티브 스터프 출력부, 포지티브 스터프 출력부의 각 플립플롭의 출력을 논리곱 연산하여 포지티브 스터프 액션으로써 출력하기 위한 제1 AND 게이트, 네거티브 스터프 결정부의 출력을 저장하였다가 읽기 클럭에 따라 출력하기 위한 복수개의 플립플롭을 구비한 네거티브 스터프 출력부, 네거티브 스터프 출력부의 각 플립플롭의 출력을 논리곱 연산하여 네거티브 스터프 액션으로써 출력하기 위한 제2 AND 게이트를 포함하여 이루어질 수 있다.The stuff output stage stores the output of the positive stuff decision unit and performs a logical AND operation on the positive stuff output unit having a plurality of flip flops for outputting according to the read clock, and the output of each flip flop unit of the positive stuff output unit as a positive stuff action. Negative stuff output unit having a plurality of flip-flops for storing the first AND gate for output, the output of the negative stuff determiner, and outputs the output according to the read clock, the output of each flip-flop of the negative stuff output unit And a second AND gate for outputting as a negative stuff action.

상기 목적을 달성하기 위한 본 발명의 SDH의 VC 포인터 생성을 위한 스터프 타임 결정방법은, 입력되는 쓰기 포인터와 읽기 포인터 값의 차이를 비교부가 연산하는 단계와; 상기 쓰기 포인터와 읽기 포인터 값의 차이가 읽기 클럭의 특정 위상에서 설정된 값을 갖는 것으로 판정되는 경우에 포지티브 스터프 결정부와 네거티브 스터프 결정부에서 제1 포지티브 스터프와 제1 네거티브 스터프를 동시에 출력하는 단계와; 상기 읽기 클럭의 특정 위상의 반전상에서 연산된 상기 쓰기 포인터와 읽기 포인터 값의 차이에 따라 제2 포지티브 스터프 또는 제2 네거티브 스터프를 출력하고, 상기 출력된 제2 포지티브 스터프 또는 제2 네거티브 스터프를 상기 제1 포지티브 스터프와 제1 네거티브 스터프와 논리곱 연산하여 포지티브 스터프인지 네거티브 스터프인지를 결정하는 단계를 포함하는 것을 그 특징으로 한다.A stuff time determining method for generating a VC pointer of the SDH of the present invention for achieving the above object comprises the steps of: calculating a difference between an input write pointer and a read pointer value; Outputting a first positive stuff and a first negative stuff simultaneously from a positive stuff determiner and a negative stuff determiner when it is determined that a difference between the write pointer and the read pointer value has a value set in a specific phase of a read clock; ; Outputting a second positive stuff or a second negative stuff according to a difference between the write pointer and the read pointer value calculated on a reverse phase of a specific phase of the read clock, and outputting the outputted second positive stuff or second negative stuff And a logical AND operation with the first positive stuff and the first negative stuff to determine whether it is a positive stuff or a negative stuff.

여기서 읽기 포인터와 쓰기 포인터는 기억소자의 포인터 위치를 지시하며, 기억소자는 포지티브 스터프와 네거티브 스터프 타임에 대해 일정수의 영역이 할당되고, 포지티브 스터프와 네거티브 스터프 타임의 사이에 가드 타임 영역을 두어 서로 겹치지 않도록 한다.Here, the read pointer and the write pointer indicate the pointer position of the memory device, and the memory device is allocated a certain number of areas for the positive stuff and the negative stuff time, and puts a guard time area between the positive stuff and the negative stuff time. Do not overlap.

이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도4는 본 발명의 실시예에 따른 SDH의 VC 포인터 생성을 위한 스터프 타임 결정장치의 블록도이고, 도5는 본 발명의 실시예에 따른 기억소자의 구성예이고,도6은 본 발명의 실시예에 따른 신호 타이밍도이다.4 is a block diagram of a stuff time determining apparatus for generating a VC pointer of an SDH according to an embodiment of the present invention, FIG. 5 is a configuration example of a memory device according to an embodiment of the present invention, and FIG. 6 is an embodiment of the present invention. A signal timing diagram according to an example.

본 실시예는 도1에 도시된 포인터를 이용한 스터프 결정장치에 적용되는 것으로, 이하 도1의 참조번호를 인용한다.This embodiment is applied to the stuff determining device using the pointer shown in FIG. 1, and the following reference numerals of FIG.

도4에 따르면, 스터프 타임 결정장치는 쓰기 포인터 생성부(140)에서 입력되는 쓰기 포인터(writepointer)와 읽기 포인터 생성부(150)에서 인가되는 읽기 포인터(readpointer)를 감산함으로써 상호 비교하는 뺄셈기(411), 뺄셈기(411)의 연산 결과를 인가받아 포지티브 스터프를 결정하기 위한 포지티브 스터프 결정부(412), 뺄셈기(411)의 연산 결과를 인가받아 네거티브 스터프를 결정하기 위한 네거티브 스터프 결정부(413), 포지티브 스터프 결정부(412)와 네거티브 스터프 결정부(413)의 출력을 인가받아 일시 저장하였다가 A블록(110)에서 출력되는 읽기 클럭(readclk)에 따라 포지티브 스터프 액션(positive stuff action) 또는 네거티브 스터프 액션(negative stuff action)으로 출력하기 위한 스터프 출력단(420)을 포함하여 이루어진다.According to FIG. 4, the stuff time determining apparatus compares each other by subtracting a write pointer input from the write pointer generator 140 and a read pointer applied from the read pointer generator 150. 411), a positive stuff determining unit 412 for determining the positive stuff by receiving the operation result of the subtractor 411, and a negative stuff determining unit for determining the negative stuff by receiving the operation result of the subtractor 411 ( 413, the positive stuff decision unit 412 and the negative stuff decision unit 413 receive the output temporarily stored in the positive stuff action (positive stuff action) according to the read clock (readclk) output from the A block 110 Or a stuff output stage 420 for outputting as a negative stuff action.

스터프 출력단(420)은 포지티브 스터프 결정부(412)의 출력을 저장하였다가 읽기 클럭(readclk)에 따라 출력하는 플립플롭1(414)과 플립플롭2(415)를 구비한 포지티브 스터프 출력부, 포지티브 스터프 출력부의 각 플립플롭(414)(415)의 출력을 논리곱 연산하여 포지티브 스터프 액션(positive stuff action)으로써 출력하는 제1 AND 게이트(418), 네거티브 스터프 결정부의 출력을 저장하였다가 읽기 클럭(readclk)에 따라 출력하는 플립플롭3(416)과 플립플롭4(417)를 구비한 네거티브 스터프 출력부, 네거티브 스터프 출력부의 각 플립플롭(416)(417)의 출력을 논리곱 연산하여 네거티브 스터프 액션(negative stuff action)으로써 출력하는 제2 AND 게이트(419)를 포함하여 이루어진다.The stuff output stage 420 includes a positive stuff output unit and a positive stuff output unit having a flip-flop 1 414 and a flip-flop 2 415 that store the output of the positive stuff determiner 412 and output the stored data according to a read clock. The output of the first AND gate 418 and the negative stuff determiner are stored by performing a logical AND operation on the outputs of the flip-flops 414 and 415 of the stuff output unit and outputting them as a positive stuff action. a negative stuff action by performing an AND operation on the output of each of the negative stuff output unit having the flip-flop 3 (416) and the flip-flop 4 (417), and the output of each flip-flop (416, 417) of the negative stuff output unit. and a second AND gate 419 which outputs as a negative stuff action.

도5에 따르면, 기억소자(130)는 읽기 포인터와 쓰기 포인터에 의해 지시되는 포인터 위치에 B블록(120)에서 읽어들인 VC 단위 데이터를 기록하고, A블록(110)이 VC 단위 데이터를 읽어 갈 수 있도록 한다.According to FIG. 5, the memory device 130 writes the VC unit data read from the B block 120 at the pointer positions indicated by the read pointer and the write pointer, and the A block 110 reads the VC unit data. To help.

이 기억소자(130)에서 스터핑 타임을 결정하는 동안에 메모리 오버 플로우나 언더 플로우가 발생되는 것을 방지하기 위하여 다수의 영역으로 분리 운용한다. 기억소자(130)의 분리된 영역은 포지티브 스터프와 네거티브 스터프에 일정수만큼 할당된다. 여기서 포지티브 스터프와 네거티브 스터프간의 겹침을 방지하기 위하여 가드 타임을 더 할당하여 기억소자(130)의 각 영역을 구성한다.In order to prevent memory overflow or underflow from occurring while determining the stuffing time in the memory device 130, the memory device 130 is divided into a plurality of areas. Separate areas of the memory device 130 are allocated to the positive stuff and the negative stuff by a predetermined number. In this case, in order to prevent overlap between the positive stuff and the negative stuff, the guard time is further allocated to configure each area of the memory device 130.

예를 들어, 기억소자(130)를 1바이트의 처리에 적합하도록 8개의 영역으로 분할하여 0~2는 포지티브 스터프용으로 할당하고, 3~4는 가드 타임용으로 할당하며, 5~7은 네거티브 스터프용으로 할당할 수 있다.For example, the memory device 130 is divided into eight regions suitable for one-byte processing, where 0 to 2 are allocated for positive stuff, 3 to 4 for guard time, and 5 to 7 are negative. Can be allocated for stuff.

그래서 도6에 도시된 바와 같이, 쓰기 포인터(writepointer)와 읽기 포인터(readpointer) 값의 차이가 읽기 클럭(readclk)의 폴링에지에서 7(='111')이 되면, 포지티브 스터프 결정부(412)와 네거티브 스터프 결정부(413)에서 포지티브 스터프와 네거티브 스터프의 가능성을 모두 발생시킨다.Thus, as shown in FIG. 6, when the difference between the value of the write pointer and the read pointer becomes 7 (= '111') in the polling edge of the read clock readclk, the positive stuff determiner 412 The negative stuff decision unit 413 generates both the positive stuff and the negative stuff.

이후 읽기 클럭(readclk)의 다음 라이징 에지에서의 값과 논리곱 연산을 수행하여 포지티브 또는 네거티브 스터프를 결정할 수 있게 된다.The result is a logical AND operation with the value at the next rising edge of the read clock (clcl) to determine the positive or negative stuff.

이하, 본 발명의 스터프 타임 결정방법의 실시예를 설명한다.An embodiment of the stuff time determination method of the present invention will be described below.

도7은 본 발명의 실시예에 따른 SDH의 VC 포인터 생성을 위한 스터프 타임 결정방법의 순서도이다.7 is a flowchart illustrating a stuff time determining method for generating a VC pointer of an SDH according to an embodiment of the present invention.

도7에 따르면, SDH의 VC 포인터 생성을 위한 스터프 타임을 결정하기 위하여 쓰기 포인터 생성부(150)에서 입력되는 쓰기 포인터(writepointer)와 읽기 포인터 생성부(140)에서 입력되는 읽기 포인터(readpointer) 값의 차이를 연산한다(S610).Referring to FIG. 7, a write pointer input from the write pointer generator 150 and a read pointer value input from the read pointer generator 140 to determine the stuff time for generating the VC pointer of the SDH. Compute the difference (S610).

이어서, 쓰기 포인터(writepointer)와 읽기 포인터(readpointer) 값의 차이가 A블록(110)에서 입력되는 읽기 클럭(readclk)의 특정 위상에서 설정된 값을 갖는지 여부를 판정한다. 이때 특정 위상은 읽기 클럭(readclk)의 폴링에지가 되도록 하고, 이 위상에서 판정되는 값은 기억소자(130)의 최상위 비트인 7(='111')로 설정한다. 이러한 경우에는 쓰기 포인터(writepointer)와 읽기 포인터(readpointer) 값의 차이가 읽기 클럭(readclk)의 폴링에지에서 7인지 여부를 판정하게 되는 것이다(S620).Subsequently, it is determined whether the difference between the write pointer and the read pointer value has a value set in a specific phase of the read clock readclk inputted from the A block 110. At this time, the specific phase is to be the falling edge of the read clock readclk, and the value determined in this phase is set to 7 (= '111'), which is the most significant bit of the memory device 130. In this case, it is determined whether the difference between the value of the write pointer and the read pointer is 7 in the polling edge of the read clock readclk (S620).

단계 S620에서 해당 조건이 성립되는 것으로 판정되면, 포지티브 스터프 결정부(412)와 네거티브 스터프 결정부(413)에서 포지티브 스터프와 네거티브 스터프의 가능성을 동시에 발생시킨다. 이는 제1 포지티브 스터프와 제1 네거티브 스터프를 동시에 출력하는 것으로 달성된다(S630).If it is determined in step S620 that the condition is satisfied, the positive stuff determining unit 412 and the negative stuff determining unit 413 simultaneously generate the possibility of positive stuff and negative stuff. This is achieved by simultaneously outputting the first positive stuff and the first negative stuff (S630).

단계 S630에 이어서, 읽기 클럭(readclk)의 다음 번 라이징 에지에서 쓰기 포인터(writepointer)와 읽기 포인터(readpointer) 값의 차이에 따라 제2 포지티브 스터프 또는 제2 네거티브 스터프를 출력한다(S640).In operation S630, the second positive stuff or the second negative stuff is output according to the difference between the write pointer and the read pointer value at the next rising edge of the read clock readclk (S640).

단계 S640에 이어서, 제2 포지티브 스터프 또는 제2 네거티브 스터프를 제1 포지티브 스터프와 제1 네거티브 스터프에 각각 논리곱 연산하여 포지티브 스터프인지 네거티브 스터프인지를 결정한다(S650).Subsequently, in step S640, the second positive stuff or the second negative stuff is logically ORed to the first positive stuff and the first negative stuff, respectively, to determine whether the positive stuff or the negative stuff is present (S650).

예를 들어, 제1 포지티브 스터프는 플립플롭1(414)에 일시저장되어 있고, 제2 포지티브 스터프는 플립플롭2(415)에 일시저장되어 있다가 읽기 클럭(readclk)의 라이징 에지에서 제1 AND 게이트(418)로 출력되어 논리곱 연산되어지고, 이 논리곱 연산의 결과로써 포지티브 스터프 액션이 출력되는 체계이다.For example, the first positive stuff is temporarily stored in flip-flop 1 414, the second positive stuff is temporarily stored in flip-flop 2 415, and then the first AND at the rising edge of the read clock readclk. It is a system that is output to the gate 418 and is ANDed and the positive stuff action is output as a result of this AND.

제1 네거티브 스터프와 제2 네거티브 스터프에 대한 논리곱 연산은 예시된 제1 포지티브 스터프와 제2 포지티브 스터프에 대한 논리곱 연산에 대응되는 체계로 이루어진다.The AND operation on the first negative stuff and the second negative stuff consists of a system corresponding to the AND operation on the illustrated first positive stuff and the second positive stuff.

이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.The embodiments described above are within the scope of various changes, modifications, and equivalents of the present invention. Therefore, the present invention is not limited to the description of the examples.

본 발명에 의한 SDH의 VC 포인터 생성을 위한 스터프 타임 결정장치 및 그 방법에 따르면, SDH의 VC 단위 데이터를 기억소자에 쓰기/읽기 하는 경우에 기억소자의 오버 플로우나 언더 플로우를 방지하기에 적당한 스터프 타임을 결정할 수 있게 되는 효과가 있다.According to the present invention, a stuff time determining apparatus for generating VC pointer of SDH and a method suitable for preventing overflow or underflow of a memory device when writing / reading VC unit data of SDH to a memory device are provided. This has the effect of being able to determine the time.

따라서 본 발명은 기억소자에 저장되고 읽혀지는 VC 단위 데이터의 손상을 방지할 수 있는 장점을 갖는다.Therefore, the present invention has an advantage of preventing damage to the VC unit data stored and read in the memory device.

Claims (6)

입력되는 두 개의 신호간을 비교하기 위한 비교부와;A comparator for comparing two input signals; 상기 비교부의 비교 결과를 인가받아 포지티브 스터프를 결정하기 위한 포지티브 스터프 결정부와;A positive stuff determiner for determining positive stuff by receiving a comparison result from the comparator; 상기 비교부의 비교 결과를 인가받아 네거티브 스터프를 결정하기 위한 네거티브 스터프 결정부와;A negative stuff determining unit for determining a negative stuff by receiving a comparison result of the comparing unit; 상기 포지티브 스터프 결정부와 네거티브 스터프 결정부의 출력을 인가받아 저장하였다가 설정된 읽기 클럭에 따라 출력하기 위한 스터프 출력단을 포함하는 것을 특징으로 하는 동기식 디지털 계위의 가상상자 포인터 생성을 위한 스터프 타임 결정장치.And a stuff output stage configured to receive and store the outputs of the positive stuff determiner and the negative stuff determiner and output the stored data according to a set read clock. 제 1항에 있어서, 상기 비교부는,The method of claim 1, wherein the comparison unit, 입력되는 두 개의 신호간을 감산하는 뺄셈기로 이루어지는 것을 특징으로 하는 동기식 디지털 계위의 가상상자 포인터 생성을 위한 스터프 타임 결정장치.A stuff time determining apparatus for generating a virtual box pointer of a synchronous digital hierarchy, comprising: a subtractor for subtracting two input signals. 제 1항 또는 제 2항에 있어서, 상기 스터프 출력단은,The stuff output terminal of claim 1 or 2, 상기 포지티브 스터프 결정부의 출력을 저장하였다가 상기 읽기 클럭에 따라 출력하기 위한 복수개의 플립플롭을 구비한 포지티브 스터프 출력부와;A positive stuff output unit having a plurality of flip-flops for storing the output of the positive stuff determining unit and outputting the output according to the read clock; 상기 포지티브 스터프 출력부의 각 플립플롭의 출력을 논리곱 연산하여 포지티브 스터프 액션으로써 출력하기 위한 제1 AND 게이트와;A first AND gate for performing an AND operation on the output of each flip-flop of the positive stuff output unit and outputting the result as a positive stuff action; 상기 네거티브 스터프 결정부의 출력을 저장하였다가 상기 읽기 클럭에 따라 출력하기 위한 복수개의 플립플롭을 구비한 네거티브 스터프 출력부와;A negative stuff output unit having a plurality of flip-flops for storing the output of the negative stuff determining unit and outputting the negative stuff determining unit according to the read clock; 상기 네거티브 스터프 출력부의 각 플립플롭의 출력을 논리곱 연산하여 네거티브 스터프 액션으로써 출력하기 위한 제2 AND 게이트를 포함하여 이루어지는 것을 특징으로 하는 동기식 디지털 계위의 가상상자 포인터 생성을 위한 스터프 타임 결정장치.And a second AND gate for performing an AND operation on the output of each flip-flop of the negative stuff output unit to output the negative stuff action as a negative stuff action. 입력되는 쓰기 포인터와 읽기 포인터 값의 차이를 연산하는 (a) 단계와;(A) calculating a difference between an input write pointer and a read pointer value; 상기 쓰기 포인터와 읽기 포인터 값의 차이가 읽기 클럭의 특정 위상에서 설정된 값을 갖는 것으로 판정되는 경우에 포지티브 스터프 결정부와 네거티브 스터프 결정부에서 제1 포지티브 스터프와 제1 네거티브 스터프를 동시에 출력하는 (b) 단계와;When it is determined that the difference between the write pointer and the read pointer value has a value set at a specific phase of a read clock, the positive stuff determiner and the negative stuff determiner simultaneously output the first positive stuff and the first negative stuff (b). ) Step; 상기 읽기 클럭의 특정 위상의 반전상에서 연산된 상기 쓰기 포인터와 읽기 포인터 값의 차이에 따라 제2 포지티브 스터프 또는 제2 네거티브 스터프를 출력하고, 상기 출력된 제2 포지티브 스터프 또는 제2 네거티브 스터프를 상기 제1 포지티브 스터프와 제1 네거티브 스터프와 논리곱 연산하여 포지티브 스터프인지 네거티브 스터프인지를 결정하는 (c) 단계를 포함하는 것을 특징으로 하는 동기식 디지털 계위의 가상상자 포인터 생성을 위한 스터프 타임 결정방법.Outputting a second positive stuff or a second negative stuff according to a difference between the write pointer and the read pointer value calculated on a reverse phase of a specific phase of the read clock, and outputting the outputted second positive stuff or second negative stuff 1. The method of claim 1, further comprising: (c) determining whether the positive stuff or the negative stuff is performed by performing an AND operation on the positive stuff and the first negative stuff. 제 4항에 있어서,The method of claim 4, wherein 상기 읽기 포인터와 쓰기 포인터는 기억소자의 포인터 위치를 지시하며,The read pointer and the write pointer indicate a pointer position of a memory device. 상기 기억소자는 포지티브 스터프와 네거티브 스터프 타임에 대해 특정수의 영역이 할당되고, 상기 포지티브 스터프와 네거티브 스터프 타임의 사이에 여유 시간을 위한 가드 타임 영역이 할당되는 것을 특징으로 하는 동기식 디지털 계위의 가상상자 포인터 생성을 위한 스터프 타임 결정방법.The memory device is a virtual box of a synchronous digital hierarchy, characterized in that a specific number of areas are allocated to positive stuff and negative stuff time, and a guard time area for spare time is allocated between the positive stuff and negative stuff time. How to determine stuff time for pointer creation. 제 5항에 있어서, 상기 단계 (b)에서,The method of claim 5, wherein in step (b), 상기 읽기 클럭의 특정 위상은 폴링에지이며, 상기 설정된 값은 상기 기억소자에 할당된 네거티브 스터프 타임의 최상위 영역의 값이 되도록 하는 것을 특징으로 하는 동기식 디지털 계위의 가상상자 포인터 생성을 위한 스터프 타임 결정방법.The specific phase of the read clock is a falling edge, and the set value is a value of the uppermost region of the negative stuff time allocated to the memory device. A stuff time determination method for generating a virtual box pointer of a synchronous digital hierarchy. .
KR1020010053622A 2001-08-31 2001-08-31 Apparatus and method for determining stuff time to generate VC pointer of SDH KR20030018999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010053622A KR20030018999A (en) 2001-08-31 2001-08-31 Apparatus and method for determining stuff time to generate VC pointer of SDH

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010053622A KR20030018999A (en) 2001-08-31 2001-08-31 Apparatus and method for determining stuff time to generate VC pointer of SDH

Publications (1)

Publication Number Publication Date
KR20030018999A true KR20030018999A (en) 2003-03-06

Family

ID=27722089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010053622A KR20030018999A (en) 2001-08-31 2001-08-31 Apparatus and method for determining stuff time to generate VC pointer of SDH

Country Status (1)

Country Link
KR (1) KR20030018999A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965281B2 (en) 2006-11-14 2018-05-08 Intel Corporation Cache storing data fetched by address calculating load instruction with label used as associated name for consuming instruction to refer
US10228949B2 (en) 2010-09-17 2019-03-12 Intel Corporation Single cycle multi-branch prediction including shadow cache for early far branch prediction
US10275255B2 (en) 2013-03-15 2019-04-30 Intel Corporation Method for dependency broadcasting through a source organized source view data structure
US10289605B2 (en) 2006-04-12 2019-05-14 Intel Corporation Apparatus and method for processing an instruction matrix specifying parallel and dependent operations

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10289605B2 (en) 2006-04-12 2019-05-14 Intel Corporation Apparatus and method for processing an instruction matrix specifying parallel and dependent operations
US9965281B2 (en) 2006-11-14 2018-05-08 Intel Corporation Cache storing data fetched by address calculating load instruction with label used as associated name for consuming instruction to refer
US10228949B2 (en) 2010-09-17 2019-03-12 Intel Corporation Single cycle multi-branch prediction including shadow cache for early far branch prediction
US10275255B2 (en) 2013-03-15 2019-04-30 Intel Corporation Method for dependency broadcasting through a source organized source view data structure

Similar Documents

Publication Publication Date Title
JP3130425B2 (en) Jitter suppression circuit
JPH04261239A (en) Method and system for point processing of digital tdm data stream
US6920603B2 (en) Path error monitoring method and apparatus thereof
US6188685B1 (en) Synchronous digital transmission system
KR20030018999A (en) Apparatus and method for determining stuff time to generate VC pointer of SDH
EP0098653A1 (en) High-stability clock signal regenerator
US5703915A (en) Transmission system and multiplexing/demultiplexing equipment involving a justifiable bit stream
US7940651B2 (en) Momentary-disconnection-free switching device
US7349445B2 (en) Phase adjusting apparatus, phase adjusting method for use therein, and program for phase adjusting method
KR100358382B1 (en) Apparatus for parallel mapping of serial input data in SDH system
JPH0621929A (en) Transmission apparatus and equalization circuit device
US20080025346A1 (en) Method and device for synchronizing and multiplexing asynchronous signals
EP0776104B1 (en) Method and network node for resynchronizing frames in a synchronous digital transmission system
KR100254580B1 (en) Position-adjusting control bit circuit
US7542484B2 (en) Managing payload specific latencies in a cross-connect system
JP4810004B2 (en) Multiplex transmission equipment
KR100443014B1 (en) Apparatus for data transmission between different clock using dual-port RAM
KR100280203B1 (en) Bit leaking device
JP2001237694A (en) Pll circuit with hold-over function
JP2000196462A (en) Parallel/serial converting circuit and synchronous multiple transmission device having the same
KR100332414B1 (en) Apparatus for virtual container mapper in synchronous digital hierarchy
JP3119548B2 (en) Cell phase matching device for both active and standby systems in an ATM communication system
EP1073226B1 (en) Method for mapping tributaries in time division frames in telecommunications networks and circuit therefor
JP3034561B2 (en) Frame phase synchronization circuit
JPH05175929A (en) Frame phase synchronizing method and circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination