KR20030018458A - Semiconductor package of fine pitch ball grid array type and molding apparatus therefor - Google Patents

Semiconductor package of fine pitch ball grid array type and molding apparatus therefor Download PDF

Info

Publication number
KR20030018458A
KR20030018458A KR1020010052191A KR20010052191A KR20030018458A KR 20030018458 A KR20030018458 A KR 20030018458A KR 1020010052191 A KR1020010052191 A KR 1020010052191A KR 20010052191 A KR20010052191 A KR 20010052191A KR 20030018458 A KR20030018458 A KR 20030018458A
Authority
KR
South Korea
Prior art keywords
semiconductor package
center window
substrate
contact pad
encapsulant
Prior art date
Application number
KR1020010052191A
Other languages
Korean (ko)
Other versions
KR100404251B1 (en
Inventor
양성연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0052191A priority Critical patent/KR100404251B1/en
Publication of KR20030018458A publication Critical patent/KR20030018458A/en
Application granted granted Critical
Publication of KR100404251B1 publication Critical patent/KR100404251B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PURPOSE: An FBGA(Fine-pitch Ball Grid Array) semiconductor package is provided to remove mold flash in a mold process of a face-down semiconductor package without using an additional release film. CONSTITUTION: A substrate(106) is used for mounting a semiconductor chip(110). A center window(116) is formed by opening a particular part of the substrate(106) for wire bonding from a center of the semiconductor chip(110). A contact pad(114) is formed on the substrate(106). A plurality of solder balls are adhered on the contact pad(114). A scratch(122) is formed between the center window(116) and the contact pad(114) in order to prevent the inflow of a sealant from the center window(116) to the contact pad(114) when a semiconductor package is molded. The scratch(122) is formed by the sealant in a molding process of the center window.

Description

파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩 장치{SEMICONDUCTOR PACKAGE OF FINE PITCH BALL GRID ARRAY TYPE AND MOLDING APPARATUS THEREFOR}Fine pitch ball grid array semiconductor package and its molding apparatus {SEMICONDUCTOR PACKAGE OF FINE PITCH BALL GRID ARRAY TYPE AND MOLDING APPARATUS THEREFOR}

본 발명은 반도체 패키지 및 그의 몰딩 장치에 관한 것으로, 좀 더 구체적으로는 반도체 패키지 몰딩 공정에서 발생되는 몰드 플래쉬(mold flash)를 방지하기 위한 페이스 다운 타입의 반도체 패키지 및 그의 몰딩 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a molding apparatus thereof, and more particularly to a face down type semiconductor package and a molding apparatus thereof for preventing mold flash generated in a semiconductor package molding process.

일반적으로 반도체 소자의 조립 공정은 리드 프레임(lead frame)의 다이 패드 상에 접착제를 이용하여 칩(chip)을 접착시키고 와이어 본딩한 다음, 칩을 플라스틱 또는 에폭시 몰드 컴파운드(EMC : Epoxy Mold Compound) 등의 봉지 재료로 패키징하게 된다.In general, a semiconductor device assembly process involves bonding a chip on a die pad of a lead frame using an adhesive and wire bonding the chip, and then placing the chip on a plastic or epoxy mold compound (EMC). It is packaged with the encapsulation material of.

페이스 다운(face down) 타입의 파인 피치 볼 그리드 어레이(Finepitch Ball Grid Array : FBGA) 반도체 패키지는 플렉서블 기판(flexible PCB) 상에 다수의 칩들을 접착한다. 그리고 다수의 칩들을 형성하는 플렉서블 기판은 FBGA 패키지 몰드 공정에서 칩 상단부와 본딩 와이어를 보호하기 위한 센터 윈도우(center window) 부분을 감싸기 위해 에폭시 봉지제(EMC : Epoxy Mold Compound)를 이용하여 몰딩된다. FBGA 패키지는 개별 패키지를 몰딩하는 것이 아니라, 일정 형태의 제품을 집적화하고, 이를 메트릭스(matrix) 화하여 일괄적으로 몰딩한다. 이 때,몰드 플래쉬가 클램핑 영역을 벗어나 솔더 볼이 접착되어야 하는 콘택 패드 부분까지 침범하게 되어 솔더 볼이 접착되는 것을 불가능하게 한다.A face down type fine pitch ball grid array (FBGA) semiconductor package adheres a plurality of chips onto a flexible PCB. In addition, the flexible substrate forming the plurality of chips is molded using an epoxy encapsulant (EMC) to surround the upper portion of the chip and a center window for protecting the bonding wire in the FBGA package mold process. The FBGA package does not mold individual packages, but aggregates a certain type of product, matrixes them, and molds them collectively. At this time, the mold flash breaks out of the clamping region to the contact pad portion to which the solder ball is to be bonded, making it impossible to bond the solder ball.

클램핑(clamping)이란, 금형으로 기판을 상하로 눌러서 봉지제가 충진되는 부분의 봉지제가 밖으로 유출되는 것을 방지하는 것을 말한다. 그러나 몰딩시 크램핑 영역은 기판의 양측에만 상하로 설정되어 있고, 몰딩 장치에 의해 높은 압력(예를 들어, 40 톤 정도)이 가해진다. 그리고 칩의 파손을 방지하기 위하여 칩 상단에서는 클램핑할 수 없어 센터 윈도우의 몰딩시 센터 윈도우로부터 콘택 패드로 에폭시 봉지제가 유출되어 몰드 플래쉬가 발생된다.Clamping means pressing the board | substrate up and down with a metal mold | die, and preventing the sealing agent of the part in which the sealing agent is filled out to flow out. However, during molding, the clamping region is set up and down only on both sides of the substrate, and a high pressure (for example, about 40 tons) is applied by the molding apparatus. In addition, in order to prevent chip breakage, the upper end of the chip cannot be clamped, and an epoxy encapsulant is leaked from the center window to the contact pad during molding of the center window, thereby generating a mold flash.

도 1을 참조하면, 일반적인 FBGA 반도체 패키지(10)는 칩(11)을 접착하는 기판(12) 하부에 복수 개의 솔저 볼(16)들을 접착한다. 그리고 본딩 와이어(18)를 보호하기 위한 센터 윈도우(20)를 포함한다. 따라서 칩 상단부(14)와 센터 윈도우(20)는 에폭시 봉지제를 이용하여 몰딩된다.Referring to FIG. 1, a general FBGA semiconductor package 10 adheres a plurality of soldier balls 16 to a lower portion of the substrate 12 to bond the chip 11. And a center window 20 for protecting the bonding wire 18. Thus, the chip top 14 and the center window 20 are molded using an epoxy encapsulant.

도 2는 도 1에 도시된 FBGA 반도체 패키지를 제조하는 몰딩 공정에서 복수 개의 칩들을 포함하는 메트릭스 화된 기판 상에 에폭시 봉지제를 이용하여 몰딩되는 것을 나타내고 있다.FIG. 2 illustrates molding using an epoxy encapsulant on a matrixed substrate including a plurality of chips in a molding process of manufacturing the FBGA semiconductor package shown in FIG. 1.

도면을 참조하면, 상기 기판(26)은 복수 개의 칩(28)들이 접착되어 있으며, 에폭시 봉지제를 이용하여 칩 상단부(30)와 하단부의 센터 윈도우(32)가 채워진다. 센터 윈도우(32)는 본딩 와이어(34)를 보호하기 위해서 에폭시 봉지제로 채워진다. 그리고 상기 기판(26)은 몰딩 장치(20 : 22, 24)에 의해서 상하로 클램핑된다. 클램핑 영역은 기판 양단(36)과 센터 윈도우(32) 주변에 형성된다. 기판 양단(36)은몰딩 장치(20)의 압력에 의해 상하로 클램핑되며, 센터 윈도우(32) 주변은 칩(28)을 보호하기 위하여 하단에서만 클램핑된다.Referring to the drawing, a plurality of chips 28 are bonded to the substrate 26, and the chip upper end 30 and the lower center window 32 are filled using an epoxy encapsulant. The center window 32 is filled with an epoxy encapsulant to protect the bonding wire 34. The substrate 26 is clamped up and down by the molding apparatus 20: 22, 24. Clamping regions are formed around the substrate 36 and around the center window 32. Both ends of the substrate 36 are clamped up and down by the pressure of the molding device 20, and the center window 32 is clamped only at the bottom to protect the chip 28.

여기서 도면에 도시된 화살표는 클램핑 영역을 나타내며 화살표의 크기로 클램핑 압력을 나타낸다. 칩(28)들이 접착된 중앙 부분들은 칩의 파손을 방지하기 위하여 상단에서는 클림핑할 수 없고, 하단에서의 클램핑은 약하게 수행된다.Here, the arrow shown in the figure represents the clamping area and the clamping pressure in the size of the arrow. The central portions to which the chips 28 are bonded cannot be crimped at the top to prevent breakage of the chip, and the clamping at the bottom is weakly performed.

이어서 몰드 플래쉬가 발생되는 현상을 상기 기판의 일부분(40)을 이용하여 상세히 설명한다.Next, the phenomenon in which the mold flash is generated is described in detail using the portion 40 of the substrate.

도 3을 참조하면, 상기 기판의 일부분(40)은 상기 기판의 일측에 클램핑 영역(42)을 나타내고 있으며, 상기 센터 윈도우(32)와 콘택 패드(44) 사이에 몰드 플래쉬(46)가 발생되어 있음을 나타낸다.Referring to FIG. 3, a portion 40 of the substrate shows a clamping region 42 on one side of the substrate, and a mold flash 46 is generated between the center window 32 and the contact pad 44. It is present.

상술한 바와 같이, 페이스 다운 타입 FBGA 반도체 패키지의 몰딩 공정은 칩을 감싸고 있는 칩의 하단 중앙에 본딩 와이어를 보호하기 위한 센터 윈도우를 에폭시 봉지제로 감싼다. 이 때, 칩 윗면과 센터 윈도우를 동시에 에폭시 봉지제가 유입될 때, 금형을 클램핑하여야 하는데 칩의 파손이 우려되어 충분한 클램핑을 수행할 수 없다. 그 결과, 유입되는 봉지제가 클램핑 영역을 지나서 콘택 패드로 유출되어 몰드 플래쉬가 발생된다. 이를 해결하기 위한 방법으로 하부 몰딩 체이스와 반도체 패키지 사이에 릴리즈 필름을 이용하여 봉지제가 클램핑 영역을 침범하지 못하도록 한다. 그러나 이 방법은 기존의 TSOP(Thin Small Outline Package)를 생산하는 장비에서는 적용이 불가능하며, 별도의 장비를 구매해야 가능하다. 또한 릴리즈 필름을 이용하므로 원가가 상승되는 문제점이 있다.As described above, the molding process of the face down type FBGA semiconductor package wraps the center window for protecting the bonding wire in the bottom center of the chip surrounding the chip with an epoxy encapsulant. At this time, when the epoxy encapsulant flows into the upper surface of the chip and the center window at the same time, the mold must be clamped, but the chip may be broken and sufficient clamping cannot be performed. As a result, the incoming encapsulant flows out through the clamping region to the contact pads to generate a mold flash. To solve this problem, a release film is used between the lower molding chase and the semiconductor package to prevent the encapsulant from invading the clamping region. However, this method is not applicable to existing equipment that produces thin small outline packages (TSOPs), and it is possible to purchase separate equipment. In addition, there is a problem that the cost is increased because the release film is used.

본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 페이스 다운 타입 반도체 패키지의 몰딩 공정에서 센터 윈도우로부터 솔더 볼이 접착되는 콘택 패드로 유입되는 봉지제를 차단하여 솔더 볼을 콘택 패드에 접착하기 용이한 반도체 패키지의 몰딩 장치를 구현하는데 있다. 그리고 본 발명의 몰딩 장치에 의해서 스크래치가 형성된 반도체 패키지를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and in the molding process of a face down type semiconductor package, it is easy to adhere the solder ball to the contact pad by blocking an encapsulant flowing into the contact pad to which the solder ball is bonded from the center window. To implement a molding apparatus of a semiconductor package. And to provide a semiconductor package having a scratch formed by the molding apparatus of the present invention.

도 1은 일반적인 파인 피치 볼 그리드 어레이 패키지의 구조를 도시한 단면도;1 is a cross-sectional view showing the structure of a typical fine pitch ball grid array package;

도 2는 도 1에 도시된 파인 피치 볼 그리드 어레이 패키지의 몰딩 시 클램핑 영역을 나타내는 단면도;FIG. 2 is a cross-sectional view illustrating a clamping region during molding of the fine pitch ball grid array package shown in FIG. 1; FIG.

도 3은 종래 기술에 따른 파인 피치 볼 그리드 어레이 패키지 몰딩 시 발생되는 몰드 플래쉬를 설명하기 위한 단면도;3 is a cross-sectional view illustrating a mold flash generated when molding a fine pitch ball grid array package according to the prior art;

도 4는 본 발명에 따른 몰드 플래쉬를 방지하기 위한 파인 피치 볼 그리드 어레이 패키지의 구성을 나타내는 단면도; 그리고4 is a cross-sectional view showing the configuration of a fine pitch ball grid array package for preventing a mold flash according to the present invention; And

도 5는 도 4에 도시된 스크래치를 형성하기 위한 몰딩 장치의 일부를 나타내는 단면도이다.FIG. 5 is a cross-sectional view showing a part of a molding apparatus for forming the scratch shown in FIG. 4.

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

100 : 몰딩 장치102 : 상부 몰드 체이스100 molding device 102 upper mold chase

104 : 하부 몰드 체이스106 : 기판104: lower mold chase 106: substrate

108 : 봉지제110 : 칩108: encapsulant 110: chip

112 : 클램핑 영역114 : 콘택 패드112: clamping area 114: contact pad

116 : 센터 윈도우118 : 본딩 와이어116: center window 118: bonding wire

122 : 스크래치122: scratch

상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 페이스 다운(face down) 타입의 반도체 패키지에 있어서, 반도체 칩을 실장하기 위한 기판과, 상기 반도체 칩 중앙으로부터 와이어 본딩을 위한 상기 기판의 특정 부분이 오픈되어 형성된 센터 윈도우와, 상기 기판에 구비되어 솔더 볼이 접착되는 콘택 패드 및 상기 반도체 패키지의 몰딩 시, 상기 기판에 접착되고 상기 센터 윈도우와 상기 패드 사이에 형성되어 봉지제가 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 것을 차단하기 위해 돌기되는 스크래치를 포함한다.According to an aspect of the present invention for achieving the above object, in a face down type semiconductor package, a substrate for mounting a semiconductor chip, and the specification of the substrate for wire bonding from the center of the semiconductor chip A center window formed with an open portion, a contact pad provided on the substrate, and a solder ball adhered thereto, and the semiconductor package is adhered to the substrate and formed between the center window and the pad when the semiconductor package is molded, and an encapsulant is formed from the center window. And a scratch that protrudes to prevent entry into the contact pad.

이 특징의 바람직한 실시예에 있어서, 상기 스크래치는 상기 센터 윈도우의 몰딩시, 상기 봉지제에 의해서 형성된다. 이 때, 상기 봉지제는 에폭시 몰드 컴파운드를 사용한다.In a preferred embodiment of this aspect, the scratch is formed by the encapsulant when the center window is molded. At this time, the encapsulant uses an epoxy mold compound.

상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 칩을 접착하기 위한 다이 패드와, 상기 다이 패드의 중앙이 오프닝되어 형성된 센터 윈도우 및 솔더 볼을 접착시기기 위한 콘택 패드를 포함하는 기판를 갖는 페이스 다운 타입 반도체 패키지의 몰딩 장치에 있어서, 상기 반도체 패키지의 상부를 봉지제로 몰딩하기 위한 상부 몰드 체이스와, 상기 센터 윈도우를 상기 봉지제로 몰딩하기 위하여 상기 상부 몰드 체이스에 대응하여 구비되고, 상기 센터 윈도우와 상기 콘택 패드 사이에서 상기 기판 상에 접착되는 스크래치를 형성하기 위한 홈(groove)을 구비하는 상기 하부 몰드 체이스를 포함하되, 상기 스크래치는 상기 센터 윈도우로부터 상기 콘택 패드로 상기 봉지제가 유입되는 것을 차단시킨다.According to another feature of the present invention for achieving the above object, having a die pad for bonding the chip, a center window formed by opening the center of the die pad and a contact pad for bonding the solder ball A molding apparatus for a face down type semiconductor package, comprising: an upper mold chase for molding an upper portion of the semiconductor package with an encapsulant, and a corresponding upper mold chase for molding the center window with the encapsulant, the center window And the lower mold chase having a groove for forming a scratch adhered on the substrate between the contact pad, wherein the scratch prevents the encapsulant from flowing from the center window to the contact pad. Let's do it.

이 특징의 바람직한 실시예에 있어서, 상기 홈은 상기 반도체 패키지의 몰딩시, 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 상기 봉지제를 이용하여 상기 스크래치를 형성하도록 구비된다.In a preferred embodiment of the present feature, the groove is provided to form the scratch using the encapsulant introduced from the center window into the contact pad when molding the semiconductor package.

따라서 본 발명의 반도체 패키지는 센터 윈도우 몰딩 시, 몰딩 장치의 하부 몰드 체이스의 홈에 의해서 스크래치를 형성하여, 봉지제가 솔더 볼의 콘택 패드로 유입되는 것이 차단된다.Accordingly, the semiconductor package of the present invention forms a scratch by the groove of the lower mold chase of the molding apparatus during the center window molding, thereby preventing the encapsulant from flowing into the contact pad of the solder ball.

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 플래쉬 방지를 위한 파인 피치 볼 그리드 어레이 반도체 패키지의 구성을 나타내는 단면도이다.4 is a cross-sectional view showing the configuration of a fine pitch ball grid array semiconductor package for preventing flash according to the present invention.

도면을 참조하면, 상기 반도체 패키지는 페이스 다운 타입의 FBGA 패키지로, 기판(106) 하부에 신규한 스크래치(122)를 구비한다. 그리고 상기 반도체 패키지는 칩(110)이 접착된 기판(106)의 특정 부위가 오프닝되어 형성된 센터 윈도우(116)와, 솔더 볼(미도시됨)이 접착되는 다수의 콘택 패드들(114)을 포함한다. 상기 센터 윈도우(116)는 본딩 와이어(118)를 보호하기 위하여 봉지제로 몰딩된다.Referring to the drawings, the semiconductor package is a face down type FBGA package, and has a new scratch 122 under the substrate 106. The semiconductor package includes a center window 116 formed by opening a specific portion of the substrate 106 to which the chip 110 is attached, and a plurality of contact pads 114 to which solder balls (not shown) are bonded. do. The center window 116 is molded with an encapsulant to protect the bonding wire 118.

구체적으로 설명하면, 본 발명에 의한 반도체 패키지는 반도체 패키지의 몰딩 공정에서 패키지 상부(108)와 하부를 에폭지 봉지제로 몰딩된다. 이 때 센터 윈도우(116) 내부가 에폭시 봉지제로 몰딩된다. 몰딩 장치(100 : 102, 104)에 의해서 클램핑되는 영역(112)은 패키지가 접착된 기판(106)의 양단에 구비되어 있다. 특히 하부의 센터 윈도우(116)와 콘택 패드(114) 사이의 클램핑 영역은 칩의 손상을 방지하기 위하여 상부에서 클램핑하지 않게 되어 기판(106)과 하부 몰드 체이스(104) 사이의 틈으로 봉지제가 유입된다. 따라서 본 발명의 반도체 패키지는 하부 클램핑 영역 즉, 센터 윈도우(116)와 콘택 패드(114) 사이에 삼각형의 스크래치를 형성하여 몰드 플래쉬가 콘택 패드(114)에 형성되는 것을 방지한다. 이 때, 상기 스크래치(122)는 몰딩 장치(100)로 유입되는 봉지제에 의해서 형성된다.In detail, the semiconductor package according to the present invention is molded with an epoxy encapsulant on the upper and lower portions of the package 108 in the molding process of the semiconductor package. At this time, the inside of the center window 116 is molded with an epoxy encapsulant. The regions 112 clamped by the molding devices 100: 102, 104 are provided at both ends of the substrate 106 to which the package is bonded. In particular, the clamping region between the lower center window 116 and the contact pad 114 is not clamped at the top to prevent chip damage, so that the encapsulant flows into the gap between the substrate 106 and the lower mold chase 104. do. Accordingly, the semiconductor package of the present invention forms a triangular scratch between the lower clamping region, that is, the center window 116 and the contact pad 114, to prevent the mold flash from being formed on the contact pad 114. At this time, the scratch 122 is formed by an encapsulant flowing into the molding apparatus 100.

그리고 도 5는 도 4에 도시된 반도체 패키지에 스크래치를 형성하기 위한 몰딩 장치의 일부를 나타내는 단면도이다. 그리고 상기 몰딩 장치(100)는 복수 개의 반도체 패키지가 구비되는 메트릭스를 몰딩하기 위하여 도면에 도시된 금형 구조가 연속적으로 형성되어 있다.5 is a cross-sectional view illustrating a part of a molding apparatus for forming a scratch in the semiconductor package shown in FIG. 4. In the molding apparatus 100, a mold structure illustrated in the drawing is continuously formed in order to mold a matrix having a plurality of semiconductor packages.

도면을 참조하면, 상기 몰딩 장치(100)는 도 4에 도시된 반도체 패키지의 스크래치를 형성하기 위한 신규한 하부 몰드 체이스(104)를 구비한다. 그리고 상기 몰딩 장치(100)는 하부 몰드 체이스(104)에 대응하는 상부 몰드 체이스(102)를 구비한다.Referring to the drawings, the molding apparatus 100 has a novel lower mold chase 104 for forming scratches of the semiconductor package shown in FIG. The molding apparatus 100 includes an upper mold chase 102 corresponding to the lower mold chase 104.

상기 하부 몰드 체이스(104)는 반도체 패키지의 센터 윈도우(116)와 콘택 패드(114) 사이의 클램핑 영역에 상기 스크래치를 형성하는 홈(124)을 구비한다. 상기 홈(124)은 예컨대, 오목한(concave) 삼각 형태로 형성되며, 유입되는 봉지제에 의해 발생되는 몰드 플래쉬를 조절한다. 즉, 몰딩 공정시, 에폭시 봉지제가 센터 윈도우(116)로 유입되고, 클램핑 영역을 침범하여 홈(124)에 고인다. 이어서 홈(124)에 고인 에폭시 봉지제는 홈(124)에 대응되는 기판의 하단부에 접착되어 스크래치가 형성된다.The lower mold chase 104 has a groove 124 that forms the scratch in the clamping region between the center window 116 and the contact pad 114 of the semiconductor package. The groove 124 is, for example, formed in a concave triangular shape, and controls the mold flash generated by the encapsulant introduced. That is, during the molding process, an epoxy encapsulant flows into the center window 116 and penetrates the clamping region and accumulates in the groove 124. Subsequently, the epoxy encapsulant accumulated in the groove 124 is adhered to the lower end of the substrate corresponding to the groove 124 to form a scratch.

상술한 바와 같이, 페이스 다운 반도체 패키지의 제조 공정 중 몰딩 공정은 에폭시 봉지제를 이용하여 칩 면과, 칩 중앙 하단에 본딩 와이어를 보호하기 위한 센터 윈도우를 감싸게 된다. 이 때, 칩의 상부와 센터 윈도우를 동시에 에폭시 봉지제가 유입되고, 이를 적정의 압력으로 클램핑한다. 센터 윈도우의 클램핑 시, 칩의 상단과 센터 윈도우 주변을 동일한 압력으로 클램핑해야 하나, 칩의 파손이 우려되며 봉지제의 유입을 방해하기 때문에 제대로 클램핑을 수행할 수 없게 된다. 그 결과, 유입되는 봉지제는 센터 윈도우로부터 콘택 패드로 침범하여 상기 하부 몰드 체이스에 구비되는 홈에 유입된다. 따라서 홈의 상단에 위치한 기판의 특정 부분에 스크래치가 형성된다. 그러므로 유입되는 봉지제는 스크래치에 의해서 콘택 패드로 유입되지 않게 되어, 솔더 볼의 접착 미스에 대한 발생율이 최소화된다.As described above, the molding process in the manufacturing process of the face-down semiconductor package wraps the center of the chip and the center window for protecting the bonding wire at the bottom of the center of the chip using an epoxy encapsulant. At this time, the epoxy encapsulant is introduced at the same time into the upper portion of the chip and the center window, and clamped at a proper pressure. When clamping the center window, the upper part of the chip and the center window should be clamped at the same pressure, but the chip may be damaged and the clamping may not be performed properly because it prevents the inflow of the encapsulant. As a result, the incoming encapsulant invades the contact pad from the center window and flows into the groove provided in the lower mold chase. Thus, a scratch is formed on a specific portion of the substrate located at the top of the groove. Therefore, the encapsulant is not introduced into the contact pad by the scratch, thereby minimizing the incidence of the solder ball adhesion failure.

상술한 바와 같이, 본 발명은 페이스 다운 반도체 패키지의 몰드 공정에서 발생되는 몰드 플래쉬를 제거하기 위한 별도의 릴리즈 필름을 사용하지 않음으로써, 원가 절감 및 기존의 TSOP용 몰드 장비를 100 % 사용할 수 있다.As described above, the present invention does not use a separate release film for removing the mold flash generated in the mold process of the face down semiconductor package, thereby reducing cost and using 100% of the existing mold equipment for TSOP.

또한 스크래치로 인하여 센터 윈도우로부터 콘택 패드로 유입되는 봉지제를 차단함으로써, 플래쉬에 의한 미스 볼(miss ball)을 제로화 할 수 있다.Also, by blocking the encapsulant flowing into the contact pad from the center window due to the scratch, the miss ball caused by the flash can be zeroed.

Claims (5)

페이스 다운(face down) 타입의 반도체 패키지에 있어서:In a face down type semiconductor package: 반도체 칩을 실장하기 위한 기판과;A substrate for mounting a semiconductor chip; 상기 반도체 칩 중앙으로부터 와이어 본딩을 위한 상기 기판의 특정 부분이 오픈되어 형성된 센터 윈도우와;A center window formed by opening a specific portion of the substrate for wire bonding from the center of the semiconductor chip; 상기 기판에 구비되어 솔더 볼이 접착되는 콘택 패드 및;A contact pad provided on the substrate and to which a solder ball is attached; 상기 반도체 패키지의 몰딩 시, 상기 기판에 접착되고 상기 센터 윈도우와 상기 패드 사이에 형성되어 봉지제가 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 것을 차단하기 위해 돌기되는 스크래치를 포함하는 것을 특징으로 하는 페이스 다운 타입의 반도체 패키지.Face molding, characterized in that when the molding of the semiconductor package comprises a scratch adhered to the substrate and formed between the center window and the pad to prevent the encapsulant from flowing into the contact pad from the center window Semiconductor package of the type. 제 1 항에 있어서,The method of claim 1, 상기 스크래치는 상기 센터 윈도우의 몰딩시, 상기 봉지제에 의해서 형성되는 것을 특징으로 하는 페이스 다운 타입의 반도체 패키지.And wherein the scratch is formed by the encapsulant when the center window is molded. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 봉지제는 에폭시 몰드 컴파운드인 것을 특징으로 하는 페이스 다운 타입의 반도체 패키지.The encapsulating agent is a face down type semiconductor package, characterized in that the epoxy mold compound. 칩을 접착하기 위한 다이 패드와, 상기 다이 패드의 중앙이 오프닝되어 형성된 센터 윈도우 및 솔더 볼을 접착시기기 위한 콘택 패드를 포함하는 기판를 갖는 페이스 다운 타입 반도체 패키지의 몰딩 장치에 있어서:A molding apparatus of a face down type semiconductor package having a substrate including a die pad for adhering a chip, a center window formed by opening a center of the die pad, and a contact pad for adhering a solder ball: 상기 반도체 패키지의 상부를 봉지제로 몰딩하기 위한 상부 몰드 체이스와;An upper mold chase for molding an upper portion of the semiconductor package with an encapsulant; 상기 센터 윈도우를 상기 봉지제로 몰딩하기 위하여 상기 상부 몰드 체이스에 대응하여 구비되고, 상기 센터 윈도우와 상기 콘택 패드 사이에서 상기 기판 상에 접착되는 스크래치를 형성하기 위한 홈(groove)을 구비하는 상기 하부 몰드 체이스를 포함하되;The lower mold provided corresponding to the upper mold chase for molding the center window with the encapsulant, and having a groove for forming a scratch adhered on the substrate between the center window and the contact pad. Including chases; 상기 스크래치는 상기 센터 윈도우로부터 상기 콘택 패드로 상기 봉지제가 유입되는 것을 차단시키는 것을 특징으로 하는 반도체 패키지의 몰딩 장치.And the scratch prevents the encapsulant from flowing into the contact pad from the center window. 제 4 항에 있어서,The method of claim 4, wherein 상기 홈은 상기 반도체 패키지의 몰딩시, 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 상기 봉지제를 이용하여 상기 스크래치를 형성하도록 구비되는 것을 특징으로 하는 반도체 패키지의 몰딩 장치.And the groove is formed to form the scratch using the encapsulant introduced into the contact pad from the center window when molding the semiconductor package.
KR10-2001-0052191A 2001-08-28 2001-08-28 Semiconductor package of fine pitch ball grid array type and molding apparatus therefor KR100404251B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052191A KR100404251B1 (en) 2001-08-28 2001-08-28 Semiconductor package of fine pitch ball grid array type and molding apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052191A KR100404251B1 (en) 2001-08-28 2001-08-28 Semiconductor package of fine pitch ball grid array type and molding apparatus therefor

Publications (2)

Publication Number Publication Date
KR20030018458A true KR20030018458A (en) 2003-03-06
KR100404251B1 KR100404251B1 (en) 2003-11-03

Family

ID=27721239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0052191A KR100404251B1 (en) 2001-08-28 2001-08-28 Semiconductor package of fine pitch ball grid array type and molding apparatus therefor

Country Status (1)

Country Link
KR (1) KR100404251B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170108649A (en) * 2016-03-18 2017-09-27 에스케이하이닉스 주식회사 Semiconductor packages without mold flash and methods for fabricating the same
US10229865B2 (en) 2016-06-23 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162213A (en) * 1986-12-25 1988-07-05 Mitsubishi Electric Corp Resin molding apparatus
JPH01123447A (en) * 1987-11-07 1989-05-16 Sanken Electric Co Ltd Manufacture of resin sealed electronic part
KR100211421B1 (en) * 1997-06-18 1999-08-02 윤종용 Semiconductor chip package using flexible circuit board with central opening
KR100281122B1 (en) * 1998-02-13 2001-02-01 김영환 semiconductor package
KR200309907Y1 (en) * 1999-05-14 2003-04-14 앰코 테크놀로지 코리아 주식회사 structure for lead frame in semiconductor package
US6451625B1 (en) * 2001-01-13 2002-09-17 Siliconware Precision Industries, Co., Ltd. Method of fabricating a flip-chip ball-grid-array package with molded underfill

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170108649A (en) * 2016-03-18 2017-09-27 에스케이하이닉스 주식회사 Semiconductor packages without mold flash and methods for fabricating the same
US10229865B2 (en) 2016-06-23 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
KR100404251B1 (en) 2003-11-03

Similar Documents

Publication Publication Date Title
US6117382A (en) Method for encasing array packages
US6989122B1 (en) Techniques for manufacturing flash-free contacts on a semiconductor package
US7365420B2 (en) Semiconductor packages and methods for making and using same
US6403387B1 (en) Method and apparatus for transfer molding encapsulation of a semiconductor die with attached heat sink
US20040266069A1 (en) Overmolding encapsulation process and encapsulated article made therefrom
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
EP0923120A1 (en) Method for manufacturing semiconductor device
US8643172B2 (en) Heat spreader for center gate molding
US20020112881A1 (en) Substrate of semiconductor package
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
KR100404251B1 (en) Semiconductor package of fine pitch ball grid array type and molding apparatus therefor
US6309914B1 (en) Method for making a semiconductor package
EP0430204B1 (en) Plastic mould type semiconductor device
KR100687860B1 (en) Molding apparatus of semiconductor package
JPH1044180A (en) Transfer resin sealing method and resin sealing with the method
KR100208471B1 (en) Molding method of bga package with a heat sink
KR20080101207A (en) Mold resin effluence prevention case
JP3732660B2 (en) Resin-sealed semiconductor device
KR0142840B1 (en) Coatniy method of diepad surgace pckage
KR960015518B1 (en) Semiconductor device and method and mold for manufacturing the same
US20040169276A1 (en) Method of packaging a semiconductor chip
JPH06283629A (en) Semiconductor device and method and mold for manufacturing same
KR19990005522A (en) Chip size package using protrusion molding die
JPH05243337A (en) Film carrier
JPH05235073A (en) Method of sealing semiconductor device with resin

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee