KR20030016057A - 플래시 메모리 - Google Patents

플래시 메모리 Download PDF

Info

Publication number
KR20030016057A
KR20030016057A KR1020010049969A KR20010049969A KR20030016057A KR 20030016057 A KR20030016057 A KR 20030016057A KR 1020010049969 A KR1020010049969 A KR 1020010049969A KR 20010049969 A KR20010049969 A KR 20010049969A KR 20030016057 A KR20030016057 A KR 20030016057A
Authority
KR
South Korea
Prior art keywords
cell
flash memory
address
redundancy
block
Prior art date
Application number
KR1020010049969A
Other languages
English (en)
Other versions
KR100437826B1 (ko
Inventor
박용팔
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0049969A priority Critical patent/KR100437826B1/ko
Publication of KR20030016057A publication Critical patent/KR20030016057A/ko
Application granted granted Critical
Publication of KR100437826B1 publication Critical patent/KR100437826B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 태그(tag)를 이용한 에러 셀의 판독으로 리던던시 셀을 이용한 메모리 액세스 속도를 높이고 소자의 신뢰성을 높일 수 있도록한 플래시 메모리에 관한 것으로,복수개의 셀들을 갖는 플래시 메모리 셀 어레이와 불량 셀 발생시에 이를 대체하기 위한 리던던시 메모리 셀들;상기 플래시 메모리 셀 어레이와 리던던시 메모리 셀들을 액세스하기 위한 로우 어드레스를 디코딩하는 각각의 셀 X-디코더와 리던던시 X-디코더 그리고 컬럼 어드레스를 디코딩하는 Y-디코더;상기 디코딩된 셀 로우 어드레스를 이용하여 불량 셀 발생시에 어드레스의 점프를 위해 점프 어드레스를 지정하는 셀 어드레스 제어 블록;상기 디코딩된 리던던시 로우 어드레스를 이용하여 리던던시 메모리 셀의 특정 셀을 액세스하는 리던던시 어드레스 제어 블록;리드/라이트 동작시의 에러 발생시에 불량 셀을 정의하기 위해 세팅되는 값을 달리하여 해당 어드레스가 점프되도록 하는 셀 태그 블록;상기 셀 태그 블록의 세팅값에 따라 에러가 발생한 플래시 메모리 셀 어레이의 로우 어드레스를 가져와서 그 영역으로 치환되도록 하는 리던던시 태그 블록을 포함한다.

Description

플래시 메모리{flash memory}
본 발명은 플래시 메모리에 관한 것으로, 특히 태그(tag)를 이용한 에러 셀의 판독으로 리던던시 셀을 이용한 메모리 액세스 속도를 높이고 소자의 신뢰성을 높일 수 있도록한 플래시 메모리에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 플래시 메모리 장치에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 플래시 메모리의 구성도이다.
일반적으로 반도체 메모리 특히, 전기적으로 소거 및 프로그램 가능한 롬 셀들을 구비한(Electrically Erasable and Programmable ROM cell)을 구비한 불휘발성 메모리 장치 (non-volatile memory device)를 플래시 메모리란 한다.
낸드형 플래시 메모리 장치는 프로그램하고자 하는 셀에 대응하는 비트 라인의 전위는 0V로, 그리고 프로그램이 금지된 셀에 대응하는 비트 라인의 전위는 전원 전압으로 바이어스된다.
이때, 통상적으로 데이터의 로딩(loading)은 매 비트 라인에 연결된 데이터 래치 및 센싱 회로 (data latch and sensing circuit) (또는, 페이지 버퍼-page buffer)에 의해 이루어진다.
데이터 로딩후 워드 라인에 프로그램 전압이 인가되면 프로그램 동작이 수행된다.
프로그램 동작은 전술한 실질적인 프로그램 동작과 상기 프로그램 동작에 의해서 원하는 데이터가 셀에 기입되었는지를 판별하는 프로그램 검증 동작을 위한 독출 동작의 반복 루프로 이루어진다.
이러한 동작은 모든 EEPROM 셀들이 프로그램 패스될 때까지 반복된다.
프로그램 동작이 수행되는 동안에, 프로그램이 금지된 EEPROM 셀들의 게이트들 역시 프로그램 전압이 인가되고 그리고 프로그램 금지를 위해 금지된 셀들에 대응하는 비트 라인들이 전원 전압으로 바이어스 되더라도, 프로그램 속도가 빠른 셀들(fast cells)은 소거된 상태에서 프로그램 상태에 해당하는 드레시홀드 전압을갖는다.
즉, 프로그램 금지된 셀들 중 패스트 셀들이 프로그램되며, 프로그램 간섭 (program interference)라 칭한다.
전술한 종류의 페일은 프로그램 구간 중의 프로그램 검증 단계에서 검출 불가능하며, 프로그램 동작이 수행된 후 처음 로딩한 데이터와 프로그램된 데이터를 비교하여서 검출할 수 있다.
통상적으로 상기 낸드형 플래시 메모리 장치를 구비한 시스템에서, 프로그램 동작이 수행된 후 처음 로딩한 데이터와 프로그램된 데이터가 비교되고 있다.
이와 같은 비교 과정은 많은 시간을 필요로 하며, 이는 시스템의 또 다른 부하로서 작용하고 있다.
도 1은 4Mbit의 16분할 32Kbytes 단위의 플래시 메모리 셀 구조를 나타낸 것이다.
32Kbytes 단위 블록(4)들과, 이들 단위 블록(4)들을 복수개 포함하는 메모리 셀 블록(3)과, 상기 메모리 셀 블록(3)에 연결되어 로우 어드레스를 디코딩하는 X-디코더와 상기 메모리 셀 블록(3)의 비트 라인들에 연결되어 데이터를 센싱하는 센스 앰프 그리고 데이터 라이트를 위한 라이트 회로를 포함하는 데이터 입출력 회로(2)가 구비되고, 상기 메모리 셀 블록(3)의 컬럼 어드레스를 디코딩하는 Y-디코더(1)로 크게 구성된다.
종래 기술의 플래시 메모리의 경우에는 리던던시 셀(도시하지 않음)이 있으나 불량 셀이 존재하는 경우에 이를 리던던시 셀로 교체하는 작업을 소프트웨어 방식으로 진행하여 소프트웨어의 크기가 증가하고 처리 속도가 저하될 수 있다.
그러나 이와 같은 종래 기술의 반도체 메모리의 페일 검출 및 리던던시셀을 이용한 에러 셀의 교체에 있어서는 다음과 같은 문제점이 있다.
종래 기술의 플래시 메모리의 경우에는 불량 셀의 검출 및 리던던시 셀을 이용한 셀 교체 작업을 소프트웨어 방식으로 진행하여 소프트웨어 크기 증가 및 처리 속도 저하 문제가 있다.
본 발명은 이와 같은 종래 기술의 반도체 메모리의 페일 검출 및 리던던시 셀을 이용한 셀 교체의 문제를 해결하기 위한 것으로, 태그(tag)를 이용한 에러 셀의 판독으로 리던던시 셀을 이용한 메모리 액세스 속도를 높이고 소자의 신뢰성을 높일 수 있도록한 플래시 메모리를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 플래시 메모리의 구성도
도 2는 본 발명에 따른 플래시 메모리의 구성도
도면의 주요 부분에 대한 부호의 설명
21. Y-디코더 22a. 리던던시 X-디코더
22b. 셀 X-디코더 23. 플래시 메모리 셀 어레이
24. 리던던시 메모리 셀 25. 리던던시 태그 블록
26. 셀 태그 블록 27a. 리던던시 어드레스 제어 블록
27b. 셀 어드레스 제어 블록 28. 점프 어드레스 블록
이와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리는 복수개의 셀들을 갖는 플래시 메모리 셀 어레이와 불량 셀 발생시에 이를 대체하기 위한 리던던시 메모리 셀들;상기 플래시 메모리 셀 어레이와 리던던시 메모리 셀들을 액세스하기 위한 로우 어드레스를 디코딩하는 각각의 셀 X-디코더와 리던던시 X-디코더 그리고 컬럼 어드레스를 디코딩하는 Y-디코더;상기 디코딩된 셀 로우 어드레스를 이용하여 불량 셀 발생시에 어드레스의 점프를 위해 점프 어드레스를 지정하는 셀 어드레스 제어 블록;상기 디코딩된 리던던시 로우 어드레스를 이용하여 리던던시 메모리 셀의 특정 셀을 액세스하는 리던던시 어드레스 제어 블록;리드/라이트 동작시의 에러 발생시에 불량 셀을 정의하기 위해 세팅되는 값을 달리하여 해당 어드레스가 점프되도록 하는 셀 태그 블록;상기 셀 태그 블록의 세팅값에 따라 에러가 발생한 플래시 메모리 셀 어레이의 로우 어드레스를 가져와서 그 영역으로 치환되도록 하는 리던던시 태그 블록을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 플래시 메모리에 관하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 플래시 메모리의 구성도이다.
본 발명에 따른 플래시 메모리는 태그 블록(Tag block)과 링크(link)용 어드레스 블록을 구성하여 불량 셀 발생시에 태그값에 따라 리던던시 셀의 어드레스가 지정되도록한 것이다.
그 구성은 일정 크기의 바이트들로 구성되는 복수개의 단위 블록들을 복수개 포함하는 플래시 메모리 셀 어레이(23)와, 상기 플래시 메모리 셀 어레이(23)의 불량 셀 발생시에 이를 대체하기 위한 리던던시 메모리 셀(24)과, 상기 플래시 메모리 셀 어레이(23)의 로우 어드레스를 디코딩하는 셀 X-디코더(22b)와 상기 리던던시 메모리 셀(24)의 로우 어드레스를 디코딩하는 리던던시 X-디코더(22a)와, 상기 플래시 메모리 셀 어레이(23),리던던시 메모리 셀(24)의 컬럼 어드레스를 디코딩하는 Y-디코더(21)와, 상기 셀 X-디코더(22b)에 의해 디코딩된 어드레스를 이용하여 플래시 메모리 셀 어레이(23)의 특정 셀을 선택하거나 불량 셀 발생시에 어드레스의 점프를 위해 점프 어드레스 블록(28)을 거쳐 리던던시가 이루어지도록 제어하는 셀 어드레스 제어 블록(27b)과, 상기 리던던시 X-디코더(22a)에 의해 디코딩된 어드레스를 이용하여 리던던시 메모리 셀(24)의 특정 셀을 액세스하는 리던던시 어드레스 제어 블록(27a)과, 상기 플래시 메모리 셀 어레이(23)의 로우(row)에 대응하여 구성되고 리드/라이트 동작시의 에러 발생시에 불량 셀을 정의하기 위해 세팅되는 값을 달리하여 어드레스가 점프되도록 하는 셀 태그 블록(26)과, 상기 리던던시 메모리 셀(24)의 로우에 대응하여 구성되고 상기 셀 태그 블록(26)의 세팅값에 따라 에러가 발생한 플래시 메모리 셀 어레이(23)의 로우 어드레스를 가져와서 그 영역으로 치환되도록 하는 리던던시 태그 블록(25)으로 구성된다.
여기서, 점프 어드레스 블록(28)은 15 비트의 크기를 갖고, 각각의 리던던시 태그 블록(25),셀 태그 블록(26)은 1 비트의 크기를 갖는다.
이와 같은 본 발명에 따른 플래시 메모리는 플래시 메모리 셀 어레이(23)에 리드/라이트(read/write) 또는 소거(erase)시에 에러가 발생하게 되면 셀 태그 블록(26)의 해당 영역을 '1'로 세팅한다.
새로운 데이터를 라이트 또는 리드시에 셀 태그 블록(26)이 최초의 '0'에서 '1'로 세팅되면 셀 어드레스 제어 블록(27b)에서는 점프 어드레스 블록(28)의 점프 어드레스를 지정한다.
점프 어드레스가 지정되면 리던던시 메모리 셀(24)에서는 리던던시 태그 블록(25)의 해당 영역값이 '1'로 세팅되고 에러가 발생한 플래시 메모리 셀 어레이(23)의 해당 로우 어드레스를 가져와서 그 영역으로 치환한다.
만약, 새로운 에러 영역이 발생하면 셀 태그 블록(26)의 해당 영역을 새롭게 '1'로 세팅하고 상기한 과정을 반복하게 된다.
만일, 플래시 메모리 셀 어레이(23)에서 아무 문제가 없는 경우에는 태그값은 '0'가 되고 셀 어드레스 제어 블록(27b)에서는 점프 어드레스 블록(28)을 거치지 않고 직접 플래시 메모리 셀 어레이(23)와 콘택한다.
이와 같은 본 발명에 따른 플래시 메모리는 다음과 같은 효과가 있다.
불량 셀의 검출 및 리던던시 셀을 이용한 셀 교체 작업을 소프트웨어 방식으로 진행하지 않고 태그(tag)를 이용한 에러 셀의 판독으로 리던던시 셀을 이용한 메모리 액세스 속도를 높이는 효과가 있다.
또한, 정확한 리던던시 셀 교체 작업으로 소자의 신뢰성을 높일 수 있다.

Claims (5)

  1. 복수개의 셀들을 갖는 플래시 메모리 셀 어레이와 불량 셀 발생시에 이를 대체하기 위한 리던던시 메모리 셀들;
    상기 플래시 메모리 셀 어레이와 리던던시 메모리 셀들을 액세스하기 위한 로우 어드레스를 디코딩하는 각각의 셀 X-디코더와 리던던시 X-디코더 그리고 컬럼 어드레스를 디코딩하는 Y-디코더;
    상기 디코딩된 셀 로우 어드레스를 이용하여 불량 셀 발생시에 어드레스의 점프를 위해 점프 어드레스를 지정하는 셀 어드레스 제어 블록;
    상기 디코딩된 리던던시 로우 어드레스를 이용하여 리던던시 메모리 셀의 특정 셀을 액세스하는 리던던시 어드레스 제어 블록;
    리드/라이트 동작시의 에러 발생시에 불량 셀을 정의하기 위해 세팅되는 값을 달리하여 해당 어드레스가 점프되도록 하는 셀 태그 블록;
    상기 셀 태그 블록의 세팅값에 따라 에러가 발생한 플래시 메모리 셀 어레이의 로우 어드레스를 가져와서 그 영역으로 치환되도록 하는 리던던시 태그 블록을 포함하는 것을 특징으로 하는 플래시 메모리.
  2. 제 1 항에 있어서, 점프 어드레스 블록은 15 비트의 크기를 갖고, 각각의 리던던시 태그 블록,셀 태그 블록은 각가 1 비트의 크기를 갖는 것을 특징으로 하는 플래시 메모리.
  3. 제 1 항에 있어서, 에러가 발생한 플래시 메모리 셀 어레이의 로우 어드레스를 가져와서 그 영역으로 치환되도록 한후 새로운 에러 영역이 발생하면 셀 태그 블록의 해당 영역값을 새롭게 세팅하고 상기한 치환 과정을 반복하는 것을 특징으로 하는 플래시 메모리.
  4. 제 1 항에 있어서, 플래시 메모리 셀 어레이에서 아무 문제가 없는 경우에는 태그 값의 새로운 세팅없이 셀 어드레스 제어 블록에서는 점프 어드레스 블록을 거치지 않고 직접 플래시 메모리 셀 어레이을 액세스하는 것을 특징으로 하는 플래시 메모리.
  5. 제 1 항에 있어서, 셀 태그 블록은 플래시 메모리 셀 어레이의 로우에 대응하여 각각의 영역이 구성되고 리던던시 태그 블록은 리던던시 메모리 셀의 로우에 대응하여 각각의 영역이 구성되는 것을 특징으로 하는 플래시 메모리.
KR10-2001-0049969A 2001-08-20 2001-08-20 플래시 메모리 KR100437826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0049969A KR100437826B1 (ko) 2001-08-20 2001-08-20 플래시 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0049969A KR100437826B1 (ko) 2001-08-20 2001-08-20 플래시 메모리

Publications (2)

Publication Number Publication Date
KR20030016057A true KR20030016057A (ko) 2003-02-26
KR100437826B1 KR100437826B1 (ko) 2004-06-30

Family

ID=27719787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0049969A KR100437826B1 (ko) 2001-08-20 2001-08-20 플래시 메모리

Country Status (1)

Country Link
KR (1) KR100437826B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923818B1 (ko) * 2007-08-22 2009-10-27 주식회사 하이닉스반도체 퓨즈 회로와 이를 구비한 플래시 메모리 소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
TW548653B (en) * 1999-01-26 2003-08-21 Nec Electronics Corp Semiconductor memory device having redundancy memory circuit
JP3307360B2 (ja) * 1999-03-10 2002-07-24 日本電気株式会社 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923818B1 (ko) * 2007-08-22 2009-10-27 주식회사 하이닉스반도체 퓨즈 회로와 이를 구비한 플래시 메모리 소자
US7760553B2 (en) 2007-08-22 2010-07-20 Hynix Semiconductor Inc. Fuse circuit and flash memory device having the same
US8189388B2 (en) 2007-08-22 2012-05-29 Hynix Semiconductor Inc. Fuse circuit and flash memory device having the same

Also Published As

Publication number Publication date
KR100437826B1 (ko) 2004-06-30

Similar Documents

Publication Publication Date Title
US7768831B2 (en) Flash memory device and method of controlling flash memory device
US9582191B2 (en) Memory block quality identification in a memory
US7676710B2 (en) Error detection, documentation, and correction in a flash memory device
US7401267B2 (en) Program failure recovery
US6252800B1 (en) Semiconductor memory device
JP3875621B2 (ja) 不揮発性半導体記憶装置
US8125825B2 (en) Memory system protected from errors due to read disturbance and reading method thereof
US7168013B2 (en) Memory with element redundancy
US20050286297A1 (en) Multiple level cell memory device with single bit per cell, re-mappable memory block
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
US7437625B2 (en) Memory with element redundancy
JP4251717B2 (ja) 不揮発性半導体記憶装置
KR100437826B1 (ko) 플래시 메모리
JP4637526B2 (ja) メモリカードおよび不揮発性記憶装置
US8923068B2 (en) Low margin read operation with CRC comparision
JP2004030849A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
US20240126642A1 (en) Storage device
JP2008103076A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
KR20130072715A (ko) 비휘발성 메모리 장치 및 그 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 11

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 16