KR20030009855A - 유에스비 허브 - Google Patents

Abstract

본 발명은 데이터의 전송속도를 효율적으로 제어하는데 적당한 유에스비 허브에 관한 것으로, 고속 전송 속도를 요구하는 주변 장치에 연결되는 ASB 버스와, 저속 전송 속도를 요구하는 주변 장치에 연결되는 APB 버스와, 상기 ASB 버스 및 APB 버스에 연결되며 메모리 영역에 따라 상기 ASB 또는 APB 버스를 선택적으로 이용하여 데이터를 전송하도록 제어하는 유에스비 콘트롤러를 포함하여 구성되는 것을 특징으로 한다.

Description

유에스비 허브 {USB HUB}

본 발명은 유에스비 허브(USB HUB)에 관한 것으로, 더욱 상세하게는 데이터의 전송속도를 효율적으로 제어하는데 적당한 유에스비 허브에 관한 것이다.

일반적으로, 중앙처리장치를 구비하는 시스템에서는 메모리간의 블록 전송이나 메모리와 입출력장치간의 데이터 전송에 있어서, 프로그램에 의한 방법을 사용하면 데이터의 전송률이 낮아지며, 중앙처리장치의 동작은 입출력장치와의 데이터전송에만 관여하게 되어 시스템의 효율이 감소하는 문제점이 있었다.

상기와 같은 문제점을 감안하여 종래에는 중앙처리장치의 부하를 줄이기 위해 데이터 전송을 담당하는 직접 메모리 억세스(DIRECT MEMORY ACCESS ; DMA)를 두어 입출력 장치와 메모리간 또는 메모리와 메모리 사이의 데이터 전송을 처리하였다.

그리고, 최근에는 PC(Personal computer)와 주변기기의 새로운 접속 규격으로 유에스비(USB ; Universal Serial Bus)가 사용되고 있다.

유에스비는 플러그 앤 플레이(Plug & Play)를 제공하여 손쉬운 설치 및 제거, 사용의 편리함 등의 장점을 사용자에게 제공하고 있다.

이러한 유에스비는 한 개의 버스에 여러 가지 주변기기가 사용하므로 대역폭을 효과적으로 사용하는 것이 중요하다.

그리고, 유에스비 전송방식에는 실시간 전송을 위한 인터럽트(Interrupt) 전송방식과 실시간 전송을 지원하는 등시성(Isochronous) 전송방식이 있다.

상기 인터럽트 전송방식은 주로 키보드나 마우스 등의 인터페이스 기기들에 사용되는 방식이고, 상기 등시성 전송방식은 주로 카메라, 스피커, 마이크 등에 사용되는 방식으로 여러 가지 데이터를 효과적으로 전송할 수 있다.

일반적으로 유에스비 데이터 트랜스퍼(USB data Transfer)에 CRC(Cyclic Redundancy Check) 에러 체크와 핸드쉐이킹(Handshaking)을 사용하여 전송하는데,등시성 전송방식은 이러한 CRC 에러 체크나 핸드쉐이킹을 사용하지 않고, 일정시간내에 데이터를 전송하는데 목적을 둔다.

따라서, ASB 버스가 연결된 유에스비 모듈에서 등시성 모드를 사용할 경우, CPU와 같은 속도로 데이터를 주고 받을 수 있게 된다.

이러한 상기 인터럽트 전송방식과 등시성 전송방식은 유에스비의 전체 대역폭 중에서 일정한 대역폭을 주변기기에 할당함으로써 실시간 전송을 가능하게 한다.

즉, 고속 전송의 경우 12Mbps에 동기되어 DMA를 사용하는 전송방식을 이용하고, 저속 전송의 경우 1.5Mbps에 동기되어 암바버스(AMBA bus)를 사용하는 전송방식을 이용한다.

이하, 종래 기술에 따른 유에스비 허브를 첨부된 도면을 참조하여 설명하기로 한다.

종래의 유에스비 허브는 유에스비 콘트롤러에 APB 버스가 연결되어 저속 전송을 제어하는데 사용된다.

도 1은 종래의 유에스비 콘트롤러를 설명하기 위한 구성도이다.

도 1에 도시한 바와 같이, 종래의 유에스비 콘트롤러는 제 1 포트(D+)및 제 2 포트(D-)와 신호를 주고받는 유에스비 송수신기(USB Transceiver)(1)와, 상기 유에스비 송수신기(1)의 신호를 프로토콜 체크 및 변환하는 시리얼 인터페이스 엔진(Serial Interface Engine ; SIE)(2)과, 상기 시리얼 인터페이스 엔진(2) 및 컨피규레이션 롬(Configuration ROM)(3)과 연결되어 패킷(Packet) 및 바이트(Byte)단위로 신호를 전송하고 유에스비 프로토콜(USB Protocol)을 제어하는 디바이스 인터페이스(Device Interface)(4)와, APB 버스와 연결되는 APB 인터페이스(7)와, 상기 디바이스 인터페이스(4)와 APB 인터페이스(7) 사이에서 데이터 패킷을 주고받는 제 1, 2 엔드포인트(5)(6)를 포함하여 구성된다.

그러나, 상기와 같은 종래의 유에스비 허브는 다음과 같은 문제점이 있다.

유에스비 콘트롤러가 APB 버스와 연결되어 사용되는 경우, 저속 전송을 지원하는 모드만을 사용하게 되어 1.5Mbps로 동작되기 때문에 데이터를 전송하기 위해서는 고속 전송에 비해 8배의 시간이 소요된다.

본 발명은 이와 같은 종래 기술의 유에스비 허브의 문제를 해결하기 위한 것으로, 유에스비 콘트롤러에 연결된 ASB 및 APB 버스를 이용하여 메모리 영역에 따라 데이터의 전송속도를 효율적으로 제어할 수 있는 유에스비 허브를 제공하는데 그 목적이 있다.

도 1은 종래의 유에스비 콘트롤러를 나타낸 구성도

도 2는 본 발명에 의한 유에스비 허브를 나타낸 구성도

도 3은 본 발명에 의한 유에스비 콘트롤러를 나타낸 구성도

도면의 주요 부분에 대한 부호의 설명

21 : ARM 코아 22 : 디코더

23 : 유에스비 콘트롤러 24 : APB 브리지

31 : 유에스비 송수신기 32 : 시리얼 인터페이스 엔진

33 : 컨피규레이션 롬 34 : 디바이스 인터페이스

35 : 제 1 엔드포인트 36 : 제 2 엔드포인트

37 : APB 인터페이스 38 : ASB 인터페이스

이와 같은 목적을 달성하기 위한 본 발명에 따른 유에스비 허브는 고속 전송 속도를 요구하는 주변 장치에 연결되는 ASB 버스와, 저속 전송 속도를 요구하는 주변 장치에 연결되는 APB 버스와, 상기 ASB 버스 및 APB 버스에 연결되며 메모리 영역에 따라 상기 ASB 또는 APB 버스를 선택적으로 이용하여 데이터를 전송하도록 제어하는 유에스비 콘트롤러를 포함하여 구성되는 것을 특징으로 한다.

이하, 본 발명에 따른 유에스비 허브를 첨부된 도면을 참조하여 설명하기로한다.

도 2는 본 발명에 의한 유에스비 허브를 설명하기 위한 구성도이고, 도 3은 본 발명에 의한 유에스비 콘트롤러의 구성도이다.

도 2에 도시한 바와 같이, 본 발명에 의한 유에스비 허브는 고속 전송 속도를 요구하는 메모리 블록이나 모듈들에 연결되는 ASB 버스와, 저속 전송 속도를 요구하는 메모리 블록이나 모듈들에 연결되는 APB 버스와, 상기 ASB 버스 및 APB 버스에 연결되며 메모리 영역에 따라 상기 ASB 또는 APB 버스를 선택적으로 이용하여 데이터를 전송하도록 제어하는 유에스비 콘트롤러(23)를 포함하여 구성된다.

여기서, 상기 ASB 버스는 ARM 코아(Advanced RISC Machine core)(21) 및 APB 브리지(APB Bridge)(24) 사이에 연결되며, 디코더(Decoder)(22)에 의해 메모리 블록이나 모듈이 선택되어 연결된다.

또한, 상기 APB 버스는 APB 브리지(24)에 의해 모듈이 선택되어 연결되며, 상기 APB 브리지(24)는 디코더(22)에 의해 동작한다.

그리고, 도 3에 도시한 바와 같이, 상기 유에스비 콘트롤러(23)는 제 1 포트(D+)및 제 2 포트(D-)와 신호를 주고받는 유에스비 송수신기(USB Transceiver)(31)와, 상기 유에스비 송수신기(31)에 연결되어 데이터를 프로토콜 체크(Front end bit level protocol check), 비트-시리얼(bit-serial)화 및 NRZI 인코딩(encoding)하고 비트-스터프드 데이터 스트림(bit-stuffed data stream)을 바이트(byte) 및 패킷 오리엔티드 데이터 스트림(packet oriented data stream)으로 변환하는 시리얼 인터페이스 엔진(Serial Interface Engine ; SIE)(32)과, 상기시리얼 인터페이스 엔진(32) 및 컨피규레이션 롬(Configuration ROM)(33)에 연결되어 패킷(Packet) 및 바이트(Byte) 단위로 신호를 전송하고 유에스비 프로토콜(USB Protocol)을 제어하는 디바이스 인터페이스(Device Interface)(34)와, APB 버스 및 ASB 버스에 각각 연결되는 APB 인터페이스(37) 및 ASB 인터페이스(38)와, 상기 디바이스 인터페이스(34)와 APB 및 ASB 인터페이스(37)(38)을 선택적으로 연결하여 데이터 패킷을 주고받는 제 1, 2 엔드포인트(35)(36)를 포함하여 구성된다.

상기와 같은 구성을 갖는 본 발명에 의한 유에스비 허브의 동작을 설명하면 다음과 같다.

먼저, 메모리 맵(Memory Map)에서 유에스비 콘트롤러가 사용되어질 영역을 두 영역으로 구분하여 ASB 버스와 APB 버스에 각각 연결된다.

이때, 디코더(22)를 통해 메모리 맵에 의해 선택된 고속 동작을 요하는 메모리 블록이나 모듈들이 ASB 버스에 연결되어 동작하는데, 상기 ASB 버스는 주로 48Mbps로 동작하는 클럭(Clock)을 사용하여 샘플링(Sampling)을 하여 데이터를 전송한다.

이는 유에스비 콘트롤러(23)가 12Mbps의 고속 동작으로 전송하지만, 읽기 또는 쓰기를 할 경우의 샘플링은 4배의 클럭 속도를 필요로 하기 때문이다.

이에 반해, APB 버스는 6Mbps(1.5Mbps ×4)의 클럭 속도를 필요로 하는데, APB 브리지(24)에 의해 선택된 저속 동작을 요하는 모듈들이 연결되어 동작하며, 상기 APB 브리지(24)는 ASB 버스에 연결되어 디코더(22)에 의해 동작한다.

각각의 버스 신호가 연결되는 하나의 유에스비 콘트롤러(23)는 내부에 어드레스에 따라 신호를 선택하는 먹스(MUX)부(도시하지 않음)가 필요하다.

즉, 고속 및 저속 동작에서 사용되어질 클럭 신호와 그 외의 신호들이 메모리 맵에 의해 결정된다.

그리고, 상기 ASB 버스 및 APB 버스가 동시에 유에스비 콘트롤러(23)에 연결되어 발생하는 신호 충돌을 막기 위해서 각기 다른 메모리 영역을 할당하여 서로 다르게 동작을 한다.

상기와 같은 본 발명에 의한 유에스비 허브는 다음과 같은 효과가 있다.

메모리 영역에 따라 ASB 버스 또는 APB 버스를 선택적으로 이용하여 데이터를 전송함으로써 고속 및 저속의 전송속도로 데이터를 제어할 수 있다.

즉, 주변 장치 또는 모듈의 동작속도에 따라 데이터의 전송속도를 조절하여 프로세서의 퍼포먼스을 향상시킬 수 있다.

Claims (3)

1. 고속 전송 속도를 요구하는 주변 장치에 연결되는 ASB 버스와,

   저속 전송 속도를 요구하는 주변 장치에 연결되는 APB 버스와,

   상기 ASB 버스 및 APB 버스에 연결되며 메모리 영역에 따라 상기 ASB 또는 APB 버스를 선택적으로 이용하여 데이터를 전송하도록 제어하는 유에스비 콘트롤러를 포함하여 구성되는 것을 특징으로 하는 유에스비 허브.
2. 제 1 항에 있어서, 상기 ASB 버스에 연결되는 주변 장치는 디코더에 의해 선택되고, 상기 APB 버스에 연결되는 주변 장치는 APB 브리지에 의해 선택되는 것을 특징으로 하는 유에스비 허브.
3. 제 1 항에 있어서, 상기 유비에스 콘트롤러는 제 1 포트및 제 2 포트와 신호를 주고받는 유에스비 송수신기와, 상기 유에스비 송수신기에 연결되어 데이터를 프로토콜 체크 및 변환하는 시리얼 인터페이스 엔진과, 상기 시리얼 인터페이스 엔진 및 컨피규레이션 롬에 연결되어 데이터를 전송하며 유에스비 프로토콜을 제어하는 디바이스 인터페이스와, APB 버스 및 ASB 버스에 각각 연결되는 APB 인터페이스 및 ASB 인터페이스와, 상기 디바이스 인터페이스와 APB 및 ASB 인터페이스을 선택적으로 연결하여 데이터 패킷을 주고받는 제 1, 2 엔드포인트를 포함하여 구성되는 것을 특징으로 하는 유에스비 허브.