KR20030009284A - 감소된 표면을 갖는 콜 아웃 기억장치 - Google Patents

Abstract

본 발명은 제한된 수의 라인을 사용하여 검색된 데이타를 포함하는 기억장치 셀을 위치 설정하고 이와 동시에 예정된 특성을 갖는 셀에 검색을 제한함으로서 검색과정을 촉진시키면서 필요한 기억장치 표면을 감소시키는 것을 가능하게 하는 기억장치 시스템 및 방법에 관한 것이다. 본 발명의 기억장치 시스템은 어드레스 버스 및 데이타 버스, 행 선택장치 및 열 선택장치, 및 기억장치 셀의 이차원 배열로 구성되고 각각의 기억장치 셀은 마스킹 회로, 비교기 회로 및 비교결과를 기억하기 위한 기억장치 비트로 구성되며, 몇몇 실시예에서 상기 셀은 레인지 회로를 또한 포함한다. 기억장치는 판독 및 기록 모드로 조작되거나 또는 새롭고 신속한 검색 모드로 조작될 수 있다.

Description

감소된 표면을 갖는 콜 아웃 기억장치{Call Out Memory With Reduced Surface}

예컨대 콜 아웃 기능을 갖는 기억장치가 멤콜의 특허출원 제PCT/IL00/00121호에 기술되어 있다.

상기 제PCT/IL00/00121호의 콜 아웃 기억장치는 각각의 셀이 독립하여 어드레스 버스, 데이타 버스 및 오리진 버스에 연결되어 있는 병렬조직을 갖고 있다. 그 결과, 응답시간은 "콜 아웃" 기능을 실행하는데 필요한 기억장치 크기, 검색 데이타의 위치 또는 논리 게이트의 수와 무관계하게 된다.

상기 제PCT/IL00/00121호의 콜 아웃 기억장치는 검색하고자 하는 데이타가 어드레스 버스에 세트되는 것을 특징으로 한다. 이 장치가 "콜 아웃" 모드에서 조작되면, 각각의 기억장치 셀은 어드레스 라인에 의하여 셀에 전달되는 데이타와 셀에 기억되는 데이타 사이의 비교를 수행한다. 비교 결과 수개의 셀에 대하여 "부합" 상태로 되는 경우, 단일 검사 셀의 어드레스는 데이타 버스에 세트된다. 특정 셀은 1) 예정된 방향에서 사전 설정된 소위 오리진 값보다 적은 어드레스 값을 가지며, 2) 검사 데이타를 갖는 모든 셀 가운데서 상기 오리진 값에 가장 가까운 어드레스 값을 가지며 상기 조건 1)을 검증하는 조건을 검증하여야만 한다. 이와 같은 주기는 새로운 오리진으로서 데이타 버스에 세트된 검사 셀에 대하여 반복될 수도 있고, 이 공정은 모든 검사 셀이 검색될 때까지 되풀이 하여 반복될 수 있다.

또한 제PCT/IL00/00121호에 기술된 바와 같은 "콜 아웃" 장치는 소위 표준 모드에서 조작될 수도 있으며, 이 경우 그 기능은 공지 방식중의 하나의 표준 기억장치에 유사하다.

상기 제PCT/IL00/00121호의 콜 아웃 기억장치는 콜 아웃 기능을 가능하도록 하기 위하여 상당히 많은 수의 라인을 필요로 함은 물론이다.

상가 제PCT/IL00/00121호의 콜 아웃 장치에서 각각 개개의 셀은 어드레스 버스에 세트된 데이타와 상기 셀에 기억된 데이타 사이의 비교를 수행한다. 따라서 각각의 기억장치 셀은 다수의 어드레스 라인에 연결되어야 할 필요가 있다.

더욱이, 각각의 기억장치 셀은 그 자신의 어드레스를 오리진 어드레스 값과의 비교를 수행하므로, 만약 셀 어드레스가 예정된 방향에서 오리진 어드레스 보다 열악한 경우 셀 내의 우선순위 마스크 회로만이 허용된다. 이 기능은 추가적인 라인수가 사용되어 각각의 기억장치 셀에 연결되어 오리진 어드레스 값을 각각의 셀에 전달할 것이 요구된다.

우선순위 마스크 회로는 검색된 데이타를 저장하고 "오리진" 어드레스 보다 적은 셀 어드레스의 요건을 수행하는 모든 기억장치 셀의 모든 세트 비트가 데이타버스의 대응하는 비트를 세트하기 위해 "OR" 기능에 조합되는 과정에 의하여 데이타 버스에 출력될 비트를 선택한다. "비트 마스크" 회로의 전면적인 기능은 고위 어드레스와 함께 데이타 버스에 대한 출력인 경우 고위 어드레스의 비트에 변화를 야기시키게 되는 비트 출력을 마스크 하는 것이다. 그 결과 데이타 버스에 나타난 최종 데이타는 최고 어드레스 이지만 오리진 보다 적으며 어드레스 버스에 적용되는 데이타와 부합하는 데이타를 함유하는 셀의 어드레스와 동일하게 된다.

따라서 제PCT/IL00/00121호에 따라 디자인된 시스템에서 콜 아웃 기능을 가능하도록 하기 위하여는 수개의 어드레스 라인과 수개의 오리진 라인이 각각 기억장치 셀의 각각에 연결되어야 할 필요가 있다. COM 장치가 칩의 형태로 실행되는 경우, 각각의 기억장치 셀은 모든 어드레스 및 오리진 라인에 루팅공간을 제공하도록 충분한 표면(S1)이 주어져야만 한다. 각각의 기억장치 셀의 논리 기능을 실행하기 위하여 다른 최소공간(S2)이 요구된다.

S2가 S1보다 큰 경우, 표면 요건의 어떠한 증가 없이도 상기 어드레스 및 오리진 라인을 각각의 기억장치 셀에 연결할 수도 있다. 그러나 S1이 S2 보다 큰 경우, 어드레스 라인과 오리진 라인의 루팅은 셀의 논리 기능을 수행하는데 충분하게 되는 공간을 초과하는 각각의 기억장치 셀에 대한 공간을 필요로 하게 된다.

그와 같은 추가적인 공간요건은 하나의 칩에 설치될 수 있는 셀의 전체 수를 감소 시키게 되며, 따라서 COM 용량을 감소시키게 됨은 물론이다. 또한 매 기억장치 셀에 대한 비용은 증가하게 된다.

따라서 각각의 기억장치 셀에 연결되는 라인의 수가 감소되는 콜 아웃 기능을 갖는 기억장치를 디자인 하는 것이 바람직하다.

이차원 배열로 기억장치 셀을 배치시키는 것은 알려져 있으며, 그와 같은 각각의 셀은 하나의 행과 하나의 열에 의하여 선택된다("nMos 및 CMOS VLSI 시스템 디자인 입문서", 아마 무르케지, 프렌티스-홀, 차터 8.3 참조). 이 방법은 두개의 라인, 하나의 행 및 하나의 열에 의하여 하나의 기억장치 셀의 어드레싱을 가능하게 한다. 이러한 간단한 선택기능은 단지 간단한 논리 AND기능이 각각의 기억장치 셀에 필요로 되기 때문에 각각의 셀에 대하여 필요한 표면을 감소시킨다.

콜 아웃 기능을 갖는 기억장치에서 유사한 방법과 디자인을 사용하므로서, 요구되는 논리게이트의 수를 감소시키고 기억장치의 크기의 증가없이 기억장치 셀의 증가된 수로 콜 아웃 장치, 예컨대 칩의 실행을 가능하게 하는 것이 바람직할 수 있다.

본 발명은 콜 아웃 기능을 갖는 기억장치 또는 콜 아웃 기억장치(COM)에 관한 것이다. 본 발명의 전체 구성에서 콜 아웃 기능은 기억장치를 검색하는 기능으로서 정의 되는데, 이 경우, 1) 전체 기억장치 셀 가운데서 검색이 수행될 수 있는 다수의 셀이 선택되고, 2) 검색하고자 하는 값이 버스에 제공되고, 3) 기억장치는 검사 데이타를 갖는 하나의 기억장치 셀의 어드레스를 버스에 복귀시키며, 상기 기억장치 셀은 모든 선택된 셀 가운데서 예정된 방향으로 최고 어드레스를 갖는 기억장치 셀이다. 콜 아웃 기능은 요구된 데이타를 함유하는 기억장치 셀을 찾아내기 위하여 모든 기억장치 셀을 주사할 필요성이 배제되므로 조작 시간이 상당히 감소된다.

도 1 은 어드레스 라인이 각각의 기억장치 셀에 순서가 정하여 지지 않은 콜 아웃 기억장치의 개략도이고,

도 2 는 도1의 실시예에 따른 기억장치 셀을 갖는 회로의 블록선도이며,

도 3 은 오리진 라인이 각각의 기억장치 셀에 루트되지 않은 콜 아웃 기억장치의 개략도이고,

도 4 는 도3의 실시예에 따른 기억장치 셀을 갖는 회로의 블록선도이며,

도 5 는 도3의 실시예에 따른 콜 아웃 기억장치 내의 셀에서 레인지 회로의 다이어그램이고,

도 6 은 레인지 회로 없이 실행되는 콜 아웃 기억장치 내의 셀의 개략도이며,

도 7 은 도1 및 도2의 실시예에 대한 비트 마스크 회로의 다이어그램이고,

도 8 은 도3 및 4의 실시예에 대한 비트 마스크 회로의 다이어그램이며,

도 9 는 우선순위 마스크 회로의 상세 실시예를 나타낸 것이다.

본 발명은 기억장치 셀 표면의 감소를 가능하게 함으로서, 일정한 표면의 장치에 대한 기억장치 셀의 수를 증가시키는 콜 아웃 기억장치의 실행 시스템 및 방법에 관한 것이다.

기억장치 표면의 감소는 각각의 셀에 연결될 필요가 있는 라인의 수를 감소 시키므로서 달성된다.

본 발명에 따른 콜 아웃 시스템의 기억장치 셀의 각각은 제PCT/IL00/00121호에 기술된 것과 유사한 우선순위 마스크 회로로 구성되지만, 기억장치는 어드레스 라인이 각각의 기억장치 셀에 따로 따로 루트되거나 연결되지 않는 신규 디자인에 따라 구성된다. 그 대신, 단지 하나의 "행" 및 하나의 "열"이 흔히 종래의 기억장치에 적용되는 이차원 배열에 따라 각각의 기억장치 셀에 루트된다.

본 발명의 콜 아웃 시스템에 있어서, 동일한 "행" 및 "열"이 레인지 기능을 실행하는 또한 사용될 수 있다. 상기 행 및 열을 사용함으로서, 각각의 기억장치 셀은 그 자신의 어드레스 값을 오리진 어드레스와 비교하는 기능을 수행하여 그 비교 결과에 따라 상기 셀에 대한 우선순위 마스크를 선택적으로 가능하게 한다. 본 발명의 디자인으로 인하여 각각의 기억장치 셀에 오리진 라인의 루팅을 위한 필요성이 배제되며, 셀 표면의 추가적인 감소가 달성된다.

본 발명의 방법은 세개의 바람직한 실시예에 의하여 예시될 수 있다. 이들 모든 실시예는 각각의 셀에 루트되는 감소된 수의 라인을 갖는 콜 아웃 장치이다. 먼저 두개의 바람직한 실시예에서, 검색된 데이타는 데이타 버스에 제공되고, 오리진 어드레스 값은 어드레스 버스에 제공되며, 각각의 기억장치 셀의 비교 결과는 장치의 각각의 기억장치 셀에 더해진 전용 1비트 기억장치 셀에 기억된다.

첫번째 실시예에서, 콜 아웃 기억장치가 실행되는데, 이 경우 어드레스 라인은 기억장치 셀에 연결되지 않고, 셀은 특정 표준 기억장치에 대하여 공지된 바와 같은 행 및 열에 배치되며, 시스템은 여전히 장치가 콜 아웃 기능을 수행할 수 있게 한다.

두번째 실시예에서, 추가적인 개선점이 충족되며, 이에 따라 어드레스 라인은 물론 오리진 라인이 기억장치 셀에 연결되지 않는다. 이 두번째 실시예에서, 콜 아웃 장치의 레인지 기능은 오리진 어드레스와의 예정된 관계에 따라 상기 열 및 행의 선택적 셋팅에 의하여 지지된다.

세번째 실시예에서, 레인지 회로는 표면의 추가적인 감소가 달성되도록 사용되지 않는다. 그 대신에, 기억장치의 필요에 따라 셀을 선택하여 후속 콜 아웃 검색을 위해 셀을 무능력으로 하기 위하여 셀 내의 기억장치 비트가 사용되거나 또는 셀이 지정된 라인에 의하여 무능력으로 될 수도 있다.

본 발명의 목적은 콜 아웃 기능이 감소된 수의 논리게이트 및 감소된 수의 연결라인으로 수행될 수 있는 기억장치를 위한 방법 및 시스템을 제공하는데 있다. 콜 아웃 기능이라는 용어는 기억장치 또는 기억장치의 부품에서 데이타를 검색하는 방법을 지정하는데 사용되며, 이 경우 전체 기억장치 셀 가운데서 검색이 수행될 수 있는 다수의 셀이 선택되고, 검색될 값이 버스에 제공되며, 각각의 선택된 기억장치 셀에 대하여 상기 값과 셀에 기억된 데이타 사이에서 비교가 행하여지며, 수개의 셀에 대하여 "부합" 상태에서 비교가 이루어지는 경우, 모든 선택된 셀 가운데서 최고 어드레스를 갖는 단일 검사 셀의 어드레스가 버스에 세트되고, 이 사이클은 모든 검사 셀이 검색될 때까지 여러번 반복될 수도 있다.

도1에 도시한 본 발명의 시스템의 첫번째 실시예에 있어서, 기억장치 셀이 이차원 배열, 즉 행 및 열로 배치되어 있다. 그리고 각각의 기억장치 셀은 수개의 데이타 버스 라인, 수개의 오리진 라인, 및 하나의 열 라인 및 하나의 행 라인에 연결되어 있다. 예컨대 판독/기록 라인 같은 추가적인 제어라인이 각각의 셀에 또한 연결되어 있다. 각각의 제어장치 셀은 데이타 기억장치 회로, 비교기, 이후 비교결과 기억장치 비트로서 칭하여 지는 기억장치의 부가 비트, 레인지 회로 및 비트 마스크 회로로 구성되어 있다.

표준 기억장치로 부터 공지되어 있는 바와 같이, 그와 같은 이차원 배열에 있어서 열 라인은 열의 기억장치 셀의 각각에 반드시 연결될 필요는 없다. 따라서 첫번째 바람직한 실시예의 변형이 제안되는데, 이 경우 열 라인이 열의 개개의 기억장치 셀에 연결되기 보다는 트랜지스터 스위치에 의하여 열의 기억장치 셀에 데이타 버스의 비트 라인을 연결하는데 사용된다("nMos 및 CMOS VLSI 시스템 디자인 입문서", 아마 무르케지, 프렌티스-홀, 차터 8.3 참조).

행 또는 열내의 선택적 활성 셀에 사용되는 상술한 방법 및 기타 이와 유사한 방법은 이후 행 선택 또는 열 선택이라고 칭하여 지는 반면에 상기 방법에 의하여 선택되고 행 또는 열은 선택된 행 또는 선택된 열이라고 칭하여 진다.

본 발명에 따른 시스템은 두개의 모드, 표준 모드 및 콜 아웃 모드를 조작될 수 있다. 표준 모드에서 데이타는 기억장치 셀에 또는 기억장치 셀로부터 전달될 수 있다. 즉 어드레스 버스에 세트된 어드레스가 처리되고, 하나의 열 및 하나의 행이 선택된다. 그 다음 이들 행 및 열에 의하여 선택된 기억장치 셀은 R/W 라인의 상태에 따라 기억장치에 또는 기억장치로 부터 전달된 데이타를 위하여 선택된다.

콜 아웃 모드에서, 데이타 검색 조작은 두개의 단계로 수행된다.

첫번째 단계동안, 시스템은 콜 아웃 모드 및 기록주기로 배치된다. 상기 첫번째 단계동안, 오리진 어드레스 값이 어드레스 버스에 세트되고, 검색된 데이타는 데이타 버스에 세트된다. 오리진 어드레스 값은 전용 레지스터, 오리진 어드레스레지스터에 기억된다.

또한 상기 첫번째 단계동안, 각각의 기억장치 셀은 활성화되어 비교기에 의하여 데이타 버스에 세트된 데이타와 상기 셀에 기억된 데이타 사이의 비교를 행한다. 그 다음 비교의 결과는 비교결과 기억장치 비트에 기억된다.

두번째 단계동안, 시스템은 콜 아웃 모드 및 판독 모드로 배치된다. 상기 모드에서 레인지 회로 및 비교 결과 기억장치 비트는 선택적으로 비트 마스크 회로가 셀 어드레스를 데이타 버스에 출력하도록 한다.

첫번째 실시예에 따른 본 발명의 이점은 다수의 라인이 제거되므로서 증가된 양의 기억장치 셀을 갖는 콜 아웃 기억장치의 디자인이 가능하게 된다는 점이다. 본 발명의 다른 이점은 콜 아웃 기억장치의 크기가 장치내에 기억장치 셀의 수를 감소시킴이 없이 감소될 수도 있다는 점이다.

두번째 실시예에서, 또한 기억장치 셀은 행 및 열에 배치된다. 그러나 오리진 어드레스 라인은 이들에 연결되지 않는다. 상기 첫번째 및 두번째 단계는 첫번째 실시예의 경우에서 처럼 콜 아웃 모드에 사용된다. 그러나, 레인지 기능의 실행은 도5에 도시한 바와 같이 행 및 열 라인에 의하여 도움을 받는다.

라인(r) 및 열(c)에서 각각의 기억장치 셀은 두개의 행(r 및 r+1) 및 하나의 열(c)을 입력으로서 수신한다. 장치의 모든 셀에 공통인 회로는 다음의 방식으로 행 및 열을 선택하게 된다. 즉 오리진 어드레스가 행(r0) 및 열(c0)에서 기억장치 셀의 어드레스인 경우, r＜=r0인 모든 행(r)이 논리상태(1)로 세트되게 되고, c＜=c0인 모든 열(c)이 선택되게 된다. 다른 모든 라인은 선택되지 않은 상태로 유지되게 된다.

개개의 셀내에서 레인지 회로는 셀의 행 및 열 입력이 하기 조건을 만족시키는 경우 허가 신호를 비교기에 출력한다. 상술한 하기 조건이라 함은 행(r+1)이 선택되고, 그렇지 않으면 r+1이 선택되지 않으나 r 및 c가 모두 선택되는 경우이다.

상기 두번째 실시예에서, 오리진 라인은 각각의 기억장치 셀에 루트될 필요는 없다. 그 대신에 각각의 기억장치 셀은 그 다음 행 라인(r+1)에 의하여 부가적으로 선택된다. 이는 행 라인(r+1)이 인접 행 라인이기 때문에 루팅하는데 어려움을 야기시키지 않는다. 또한 레인지 기능은 매우 간단한 방식으로 실행되며, 따라서 각각의 기억장치 셀에서 논리 게이트의 수가 감소된다.

섯번째 실시예에서, 레인지 기능은 배제되므로 기억장치 표면은 더욱 감소된다. 그 대신에, 기억장치 비트가 셀을 선택하고 후속 검색을 위해 셀을 금지시키는데 사용된다. 이 실시예에 대하여 예상되는 한가지 디자인에 의하면, 셀을 선택하고 후속 검색을 위해 셀을 금지시키는데 사용되는 기억장치 비트는 비교 결과 기억장치 비트이다.

본 발명에 따른 방법 및 장치는 콜 아웃 기억장치에 대하여 셀 표면을 감소시키는 이점을 갖고 있다. 콜 아웃 기억장치는 검색된 데이타를 찾기 위하여 전체 기억장치를 주사해야 하는 필요성을 배제 시킴으로서 조작시간을 상당히 감소시키기 때문에, 본 발명의 장치 및 방법은 시간과 공간이 전약된다는 이중 효과를 갖고 있다.

본 발명에 따른 장치는 콜 아웃 기능을 실행하는데 필요한 라인과 게이트의수를 감소시키므로서 제조가 간단해지고 제조시간이 감소된다는 점에서 추가적으로 비용절감의 이점을 갖고 있다.

본 발명을 바람직한 실시예와 관련하여 상세히 설명하고자 한다.

도1에는 첫번째 실시예가 도시되어 있다. 첫번째 실시예에서, 기억장치 셀은 행 및 열로 배치되어 있다. 두개의 모듈, 즉 행 선택장치와 열 선택장치가 행 또는 열을 선택하는데 사용된다. 행 선택장치 및 열 선택장치가 기억장치에 공통으로 사용되고 있다 ("nMos 및 CMOS VLSI 시스템 디자인 입문서" 아마 무르케지, 프렌티스-홀, 차터 8.3 참조). 또한 데이타 버스 라인이 각각의 기억장치 셀에 연결되어 있다.

전용기억장치 부분, 오리진 레지스터는 오리진 어드레스 값을 기억하는데 사용된다. 오리진 라인이라고 불리어 지는 라인의 세트가 각각의 기억장치 셀에 연결되어 있다. 또한 이들 오리진 라인이 오리진 레지스터에 연결되어 있어 오리진 어드레스 값이 오리진 라인에 세트될 수도 있다.

어드레스 버스, 데이타 버스 및 제어라인의 집합은 버스 시스템이라고 칭하고자 한다. 제어라인은 통상적인 기억장치에 대하여 공지된 바와 같이 버스 시스템에 대해 판독 또는 기록 주기를 정의하는데 사용되는 판독/기록 라인으로 구성되어 있다.

도2와 관련하여, 첫번째 실시예의 콜 아웃 기억장치는 세개의 모듈, 즉 시스템 버스에 인터페이스를 제공하는 행 선택장치, 열 선택장치 및 오리진 레지스터로 구성되어 있다.

이들 모듈은 장치의 공통 회로도에 포함되어 있다.

기억장치는 다수의 기억장치 셀 회로로 구성되지만 도2는 단지 공동 회로도, 및 주어진 행(r) 및 열(c)에 하나의 기억장치 셀 만을 보여주고 있다.

각각의 기억장치 셀은 다음의 소자로 구성되어 있다. 즉 데이타 기억장치 회로 및 비교기 회로로 구성되어 있다.

데이타 기억장치 회로는 데이타를 기억하는데 사용되며, 본 기술분야에서 일반적으로 사용되는 기억장치 셀에서 대응하는 회로와 유사하다.

비교기 회로는 데이타 버스에 세트된 데이타 및 데이타 기억장치 회로에 있는 데이타가 일정한 관계를 입증하는가를 체크한다. 상기 일정한 관계는 예컨대 보다 큰 관계, 보다 작은 관계, 동일한 관계 또는 기타 관계일 수도 있다. 상기 일정한 관계는 예정되거나, 또는 몇개의 제어라인에 의하여 세트되거나, 또는 특정 버스 주기 조작에 의하여 세트될 수 있다. 일정한 관계가 검증되는 경우, 부합 신호는 비교 결과 기억장치 회로에 출력된다. 이 회로는 비교의 결과를 기억하는 1비트 기억장치이다.

도2에 도시한 바와 같이 셀 회로는 또한 비트 마스크 회로를 포함하고 있다. 이 회로는 제PCT/IL00/00121호에 기술된 것과 유사하며 도6에 상세히 도시되어 있다. 비트 마스크 회로의 역할은 허가되면 셀 어드레스를 데이타 버스에 출력하는 것이다. 수개의 기억장치 셀은 검사 데이타를 함유하기 때문에, 본 발명의 피드백 시스템이 데이타 버스에 단지 하나의 어드레스를 출력토록 사용되는데, 상기 어드레스 모든 검사 기억장치 셀 중에서 예정된 방향에서 최고이다.

도2에 도시된 바와 같이, 비트 마스크 회로는 레인지 회로 및 우선순위 마스크 회로로 구성되어 있다. 레인지 회로는 오리진 어드레스 값을 기억장치 셀 어드레스 값과 비교한다.

기억장치 셀 어드레스 값이 예정된 방향에서 오리진 어드레스 값보다 하위인 경우, 허가 출력이 우선순위 마스크에 생기게 된다. 여기에서 "하위(Lower)"라 함은 다음의 예정된 관계중의 하나, 즉 "소형(Smaller)", "소형 또는 동일(Smaller 또는 Equal)", "대형(Bigger)", "대형 또는 동일(Bigger 또는 Equal)" 중의 하나이다.

레인지 회로에 의한 허가 출력의 경우, 우선순위 마스크 회로는 검색된 데이타를 기억하고 오리진 어드레스 보다 소형인 셀 어드레스의 요건을 실현하는 모든 기억장치 셀의 세트된 모든 비트가 "OR"기능에 조합되어 "데이타 버스"의 대응하는 비트를 세트하고 최종적으로 우선순위 마스크 회로에 의하여 선택된 비트만이 데이타 버스까지 통과하는 공정에 의하여 데이타 버스에 출력될 비트를 선택한다. 데이타 버스에 나타난 얻어진 데이타는 최고 어드레스를 가지지만 오리진 보다 적으며 어드레스 버스에 응용된 데이타와 부합하는 데이타를 함유하는 셀의 어드레스와 동일하게 된다.

콜 아웃 기억장치는 두개의 모드, 즉 표준 모드 및 콜 아웃 모드로 배치될 수 있다. 바람직한 실시예에서, 전용라인(CO)은 도2에 도시된 바와 같은 목적으로 사용된다. 그러나 본 기술분야에 공지된 다양한 방법 또는 기술이 콜 아웃 기억장치의 조작모드를 세트하는데 사용될 수 있음은 물론이다.

표준모드에서, 기억장치의 기능은 어드레스가 어드레스 버스에 세트되고 데이타가 데이타 버스에 세트되는 다양한 형태의 현존 기억장치의 기능과 유사하다. 어드레스는 행 선택장치 및 열 선택장치에 의하여 하나의 열 선택 및 하나의 행 선택으로 해독된다. 선택된 행 및 열에 연결되는 기억장치 셀은 기억장치에 대하여 알려진 통상적인 방식으로 데이타 버스에 또는 데이타 버스로부터 데이타 전송을 위하여 활성화 된다.

콜 아웃 모드에 있어서, 첫번째 단계에서, 기억장치는 콜 아웃 모드 및 기록 모드로 배치된다. 상기 첫번재 단계에서, 오리진 어드레스 값은 어드레스 버스에 세트되고, 검색되는 데이타는 데이타 버스에 세트된다.

상기 첫번째 단계동안, 오리진 어드레스는 오리진 레지스터에 기억되고, 상기 오리진 레지스터는 기록상태에서 콜 아웃 모드(CO) 및 판독/기록 라인에 의하여 어드레스 라인에 세트된 어드레스를 기억하기 위하여 활성화 된다.

또한 상기 첫번째 단계동안, 검색되는 데이타는 데이타 버스에 세트된다. 각각의 기억장치 셀에서, 비교기는 기록상태에서 콜 아웃 모드(CO) 및 판독/기록 라인에 의하여 허가된다. 셀에 기억된 데이타는 데이타 버스에 있는 데이타와 비교되며, 부합이 있는 경우 상기 셀의 결과 기억장치 비트는 논리상태(1)에 세트되고 기억된다. 그렇지 않는 경우 결과 기억장치 비트는 다시 세트되고 기억된다.

콜 아웃 모드의 두번째 단계에서, 버스 시스템은 판독 주기에 세트된다. 그 다음 레인지 회로가 오리진 어드레스를 기억장치 셀 어드레스와 비교하기 위하여 활성화 된다. 기억장치 셀 어드레스가 예정된 방향에서 오리진 어드레스 보다하위(또는 하위 또는 동일)인 경우, 레인지 회로는 허가 신호를 우선순위 마스크에 출력한다. 부합의 경우, 우선순위 마스크는 결과 기억장치 비트로부터 다른 허가 신호를 수신한다. 우선순위 마스크는 상기 두개의 허가 신호가 세트되는 경우에만 허가된다.

최종적으로, 전술한 바와 같이, a) 검사데이타 및 b) 오리진 어드레스 보다 열악한(또는 열악 또는 동일한) 어드레스를 가지며, 상기 a) 및 b)를 검증하는 모든 기억장치 셀 가운데서 예정된 방향으로 최고 어드레스를 갖는 기억장치 셀의 어드레스는 데이타 버스에 출력하게 된다.

도3은 두번째 실시예를 도시한 것으로서, 이 경우 기억장치의 크기는 각각의 기억장치 셀에 연결되지 않는 오리진 라인에 의하여 더욱 감소되어 있다. 두번째 실시예에 따라 디자인된 장치는 첫번째 실시예의 기능과 유사한 기능을 갖고 있다. 유일한 차이점은 행 라인과 열 라인의 상태에 따라 현재 수행되는 레인지 기능의 실행에 있다. 도4에 도시한 바와 같이, 행(r) 및 열(c)에서 각각의 기억장치 셀 레인지 회로는 두개의 행(r 및 r+1) 및 하나의 열(c)을 입력으로서 수신한다.

행 선택장치 및 열 선택장치는 후술하는 바와 같이 콜 아웃 모드 및 기록주기에 기능을 갖고 있다.

콜 아웃 및 기록주기가 세트되면, 오리진 어드레스 값이 어드레스 버스에 세트된다. 표준 모드에서, 상기 어드레스는 선택(세트)되는 하나의 행(r0) 및 하나의 열(c0)로서 부호화 되게 된다. 콜 아웃 모드에서, r＜=r0인 모든 행(r), 및 c＜=c0인 모든 열(c)이 선택(세트)된다.

바람직한 실시예에서 r가 r0보다 적거나 동일하고 c가 c0보다 적거나 동일한 관계가 예로서 선택되었지만, 소형, 대형, 대형 또는 동일, 또는 기타의 관계와 같은 순서 관계가 선택될 수 있음은 물론이다.

레인지 회로는 허가 신호를 출력하기 위하여 간단한 논리기능을 수행한다. 이 바람직한 실시예에서 허가 신호는 행(r+1)이 선택되는 경우, 또는 행라인(r)과 열 라인(c)이 선택되는 경우 출력되게 된다.

도5는 두번째 실시예의 방법을 나타낸 것으로서 9개의 기억장치 셀, 행라인(r, r-1 및 r-2), 및 열(c+1, c 및 c-1)에 대한 레인지 회로를 보여주고 있다. 이 실시예에서, 오리진 어드레스 값은 행(r, r-1 및 r-2) 및 열(c 및 c-1)이 선택되도록 r 및 c로서 부호화 된다(도5에서 가중). 본 발명의 방법에 의하면, 레인지 회로는 도5의 8개의 기억장치 셀(가중 셀)에 대하여 허가 신호를 출력한다. 레인지 회로 기능을 위하여 행 및 열의 역할은 반대로 될 수도 있음은 명백하다.

상기 두번째 실시예에서, 오리진 어드레스는 기억될 필요는 없다. 그 대신 레인지 기능은 상기 오리진 어드레스의 행 라인과 열 라인에 의하여 정해지는 바와 같이 오리진 어드레스 값보다 하위인 어드레스를 갖는 조건을 실행하는 기억장치 셀의 선택에 의하여 콜 아웃 모드의 첫번째 단계동안에 부분적으로 수행된다. 셀이 레인지 회로에 의하여 허가되는 경우, 허가 출력 신호는 비교기 회로에 연결된다. 레인지 회로가 비교기를 허가하고, 기억장치 셀이 검사 데이타를 갖는 경우, 결과 기억장치 비트가 세트되게 되고, 우선순위 마스크는 기억장치 셀이 데이타 버스에 그의 어드레스를 출력하는 후보가 되거하면서 다음 단계에서 허가되게 된다.

첫번째 실시예에 대하여 기술한 바와 같이, 우선순위 마스크 회로는 검색된 데이타를 기억하고 오리진 어드레스 보다 소형인 셀 어드레스의 요건을 실현하는 모든 기억장치 셀의 세트된 모드 비트가 "OR" 기능에 조합되어 "데이타 버스"의 대응하는 비트를 세트하고 최종적으로 우선순위 마스크 회로에 의하여 선택된 비트만이 데이타 버스까지 통과하게 되는 공정에 의하여 데이타 버스에 출력될 비트를 선택한다. 데이타 버스에 나타난 얻어진 데이타는 최고 어드레스를 가지지만 예정된 방향에서 오리진 보다 적으며 어드레스 버스에 응용된 데이타와 부합하는 데이타를 함유하는 셀의 어드레스와 동일하게 된다.

또한 상기 두번째 실시예는 콜 아웃 기능을 수행할 수 있는 기억장치의 더욱 강력한 크기 감소를 달성하여 주는 본 발명의 시스템 및 방법이 이점을 설명하여 준다.

도 6 은 세번째 실시예를 나타낸 것으로서, 콜 아웃 기억장치는 레인지 회로를 포함하고 있지 않다. 그 대신에 비교 결과 기억장치는 부합이 이전의 콜 아웃 주기에서 이미 발견된 경우에 비교기를 금지시키는데 사용된다.

상기 세번째 실시예에서, 비교 결과 기억장치 비트는 특정 사건에 대해 리셋되는 대신에 각각의 콜 아웃 주기에 리셋되지 않으며, 이들 사건은 응용요건에 따라 정하여 진다. 따라서 예컨대 이미 검색된 어드레스는 요구에 따라 후속 검색을 위하여 금지될 수 있다.

비교 결과 기억장치 비트에는 응용 요건에 따라 표준 해독 또는 기록수단이 설치될 수도 있다. 따라서 예컨대 특정 셀에 새로운 데이타의 기록은 상기 셀의 비교 결과 기억장치 비트를 리셋할 수 도 있으며, 또는 지정된 라인이 기억장치의 모든 비교결과 기억장치 비트 또는 이들의 부품을 리셋하는데 사용될 수도 있다.

본 기술분야에 공지된 여러가지 방법이 각각의 셀을 위해 특정 신호를 세팅하기 위하여 존재하고 있음은 물론이다. 그와 같은 신호는 셀의 비교기능을 금지하거나 허가하는데 사용될 수 있으며, 따라서 콜 아웃 주기동안에 특정 셀을 스킵하는 수단을 제공한다.

도7은 첫번째 바람직한 실시예의 기억장치 셀을 위한 비트 마스크 회로를 도시한 것으로서, 레인지 회로가 오리진 어드레스 라인에 연결되어 있고, OR 논리회로가 데이타 버스에 연결되어 있으며, 우선순위 마스크 회로가 상기 데이타 버스에 또한 연결되어 있다.

전술한 바와 같이, 레인지 회로는 특정 셀의 어드레스와 오리진 어드레스 사이의 비교를 수행한다. 오리진 어드레스가 예정된 방향에서 대형인 경우, 상기 레인지 회로는 허가 신호를 출력한다. 장치가 콜 아웃 및 판독 모드로 배치되면, 다른 허가신호(E1)가 발생된다.

세번째 허가 신호(E2)가 비교 기억장치 비트로 부터 발생된다. AND 기능은 이들 세개의 허가 신호를 접합하고, 최종 허가 신호를 우선순위 마스크에 출력한다.

이는 우선순위 마스크가 다음의 세개의 조건이 실행되는 경우에만 허가되게 한다.

a) 장치가 콜 아웃 및 기록 모드로 배치된다.

b) 셀 어드레스는 (예정된 방향에서) 오리진 어드레스보다 적다.

c) 이전의 콜 아웃 및 기록 주기 동안에 데이타 버스에 제공된 데이타는 셀에 기억된 데이타와 부합하는 것으로 나타났다.

도8은 두번째 바람직한 실시예의 기억장치 셀을 위한 비트 마스크 회로를 도시한 것으로서, OR 논리회로가 데이타 버스에 연결되어 있고, 우선순위 마스크 회로가 상기 데이타 버스에 또한 연결되어 있다. 이 실시예에서 허가 신호는 장치가 콜 아웃 및 판독모드로 배치되고 비교결과 기억장치 비트가 세트되는 경우 발생된다. 허가 신호는 우선순위 마스크에 적용된다.

도7, 8 및 9 에서, 셀 어드레스는 N로 나타내지며, N은 하기 일반식으로 나 타내질 수 있다.

상기 식중, u(N,k)는 N의 이진식의 세트된 숫자를 나타내며, 값(0∼W-1) (W는 셀 어드레스를 나타내는데 사용되는 비트의 수이다)을 가질수 있고, K+1는 특정 어드레스 값(N)에 대한 세트된 비트의 수이며, B[u]는 데이타 버스의 비트(u)의 값(0 또는 1)을 나타낸다.

허가된 경우 우선순위 마스크 회로의 조작은 다음과 같다.

도 7 및 8 에 도시된 바와 같이, 비트 u(N,k) 세트를 갖는 모든 기억장치셀(M)로 부터 모든 P[M, u(N,k)] 라인은 상기 OR 논리회로에 입력되고, 상기 회로의 출력은 비트 u(N,k)로서 데이타 버스에 세트되며, M은 비트 u(N,k) 세트를 갖는 장치의 모든 셀의 어드레스를 나타내는 총칭이다.

콜 아웃 주기의 초기에, 데이타 버스라인(B[0]∼B[W-1])은 비활성(논리 0)초기상태에 있다. 예컨대 부논리를 사용하는 경우, 모든 라인은 레지스터에 의하여 플러스 시스템 동력공급에 "풀업"된다. 첫번째 단계에서 우선순위 마스크는 비활성으로서 이들 모든 라인을 검지하고, P[N, u(N,k)]를 출력한다. 상기 첫번째 단계에서, 또한 많은 다른 셀은 OR 회로에 의하여 데이타 버스 라인을 세트할 수 있다. 데이타 버스의 이와 같은 새로운 상태는 우선순위 마스크 회로의 각각에 의하여 검지되게 되고, P[N, u(N,k)] 라인의 몇몇은 우선순위 마스크의 법칙에 의하여 탈활성화 되게된다. 마지막으로, 검색된 데이타를 기억하는 최고 셀의 어드레스에 세트되지 않은 비트 P[N, u(N,k)]는 리셋되게 되고, 데이타 버스는 최고 셀 어드레스에 세트되게 된다.

상기 공정의 결과, "우선순위 마스크"는 다음 조건중의 하나의 만족되지 않는 경우 모든 P[N, u(N,k)] 라인을 0 논리상태로 리셋하게 된다.

- 셀 어드레스는 오리진 어드레스 보다 높거나 동일하다.

- 셀에 기억된 데이타는 데이타 버스에 제공된 데이타와 동일하다.

- 장치가 "콜 아웃" 모드에 있지 않다.

상기 공정은 비동기식이며, 정상값을 안정화시키기 위하여 라인에 요구되는 시간은 회로의 전자 성분의 상승시간과 동일한 정도이다. 그 결과 하나의 데이타를검색하는데 요하는 시간은 표준 판독 또는 기록주기와 동일한 정도이다.

도9에는 "우선순위 마스크" 회로가 상세히 도시되어 있다.

도9의 "우선순위 마스크" 회로는 다음 조건이 만족되는 경우 비트 P[N, u(N,k)] 를 출력한다.

최고 비트 세트를 위하여 : u(N,k)

a) "E" 신호가 활동적인 경우.

b) u(N,k) 보다 고차인 데이타 버스의 모든 비트가 세트되지 않은 경우 AND.

고차 비트가 없는 경우, 즉 최고 비트가 비트(W-1) (W는 셀 어드레스를 나타내는데 사용되는 비트의 수를 지적한다)인 경우, 상기 비트는 "E" 신호에 의하여 직접 세트된다.

기타 비트를 위하여 : u(N,k), k＜K

a) 고차 비트 u(N,k+1) 가 세트된다.

b) 본 발명의 비트 u(N,k) 와 고차 비트 u(N,k+1) 사이의 내부 버스 B[u(N,k)]의 모든 비트가 세트되지 않은 경우 AND.

이는 고차 어드레스를 갖는 다른 셀이 본 발명의 셀에 세트되지 않은 비트에서 그의 어드레스를 데이타 버스에 출력한 경우 본 발명의 셀 어드레스의 비트(k)가 출력되지 않게 한다.

상술한 것은 하향 검색에 대하여 기술되어 있으며, 시스템이 상향 검색을 수행하도록 정해진 경우 이는 데이타 버스에 출력될 최하 검사 기억장치 임은 물론이다.

본 발명의 기억장치 시스템 및 방법은 일반적으로 사용되는 컴퓨터 장치와 호환성이 있으며, 따라서 다양한 형태의 표준 기억장치와 함께 사용되거나 또는 이와 대체하여 사용될 수 있는 컴퓨터 시스템, 통신 시스템 및 기타 많은 시스템 같은 아주 다양한 전자 시스템에 적용할수 있다.

Claims (19)

1. 어드레스 버스, 데이타 버스, 및 각각 최소한 하나의 행 및 하나의 열에 의하여 선택될 수 있도록 행과 열에 배치되는 이차원 배열의 기억장치 셀로 구성되며, 상기 기억장치 셀의 각각은 다수의 데이타 버스 라인에 연결되고, 상기 기억장치 셀의 각각은 비교기 회로, 마스킹 회로 및 다수의 기억장치 비트로 구성되며, 판독 및 기록 모드로 조작되거나 검색 모드로 조작될 수 있는 기억장치 시스템에 있어서,

   (a) 기억장치 셀의 각각은 비교기능을 수행하여 데이타 버스에 세트된 데이타를 셀에 기억된 데이타와 비교하여 그 결과를 그 결과가 부합일때 세트되는 기억장치 비트에 기억하고:

   (b) 상기 기억장치 셀의 각각은 예정된 특성이 검증되면 허가 신호를 상기 마스킹 회로 또는 상기 비교기 회로에 선택적으로 보내므로서 상기 예정된 특성을 갖는 셀에 검색을 제한하는 기능을 수행하고:

   (c) 상기 마스킹 회로는 예정된 방향에서 최고인 셀로 되게하고 데이타 버스에 배치될 어드레스에 대하여 선택되는 상기 예정된 공통 특성을 검증하는 마스킹기능을 수행하고:

   (d) 상기 공정은 수개의 검사 셀이 그들의 어드레스를 상기 데이타 버스에 배치 시킬 때까지 반복될 수 있도록 구성시킨 것을 특징으로 하는 기억장치 시스템.
2. 제 1 항에 있어서, 기억장치 셀의 각각은 레인지 회로를 또한 포함하고, 상기 예정된 특징은 예정된 오리진 어드레스와 예정된 관계이며, 상기 검색 모드에서,

   (a) 상기 레인지 회로는 상기 예정된 오리진 어드레스와 상기 예정된 관계를 검증하고 상기 마스킹 회로에 상기 허가 신호를 선택적으로 보내는 레인지 기능을 수행하고:

   (b) 상기 마스킹 회로는 예정된 방향에서 최고인 셀로 되게하고 데이타 버스에 배치될 어드레스에 대하여 선택되는 오리진 어드레스와 상기 예정된 관계를 검증하는 마스킹 기능을 수행하고:

   (c) 상기 공정은 수개의 검사 셀이 그들의 어드레스를 상기 데이타 버스에 배치 시킬 때까지 상이한 오리진 어드레스로 반복 될 수 있도록 구성시킨 것을 특징으로 하는 기억장치 시스템.
3. 제 2 항에 있어서, 상기 기억장치 시스템은 지정된 레지스터를 또한 포함하고, 상기 기억장치 셀의 각각은 오리진 라인에 또한 연결되고, 상기 검색 모드에서,

   (a) 첫번째 단계에서 상기 오리진 어드레스 값은 어드레스 버스에 배치되어 상기 지정된 레지스터에 기억되고, 검색하고자 하는 데이타는 상기 비교 기능을 수행하기 위하여 상기 데이타 버스 라인에 의하여 기억장치 셀에 운반되며:

   (b) 두번째 단계에서,

   (i) 상기 레인지 기능은 상기 예정된 관계를 검증하기 위하여 오리진 라인을 통하여 수신되는 오리진 어드레스와 셀 어드레스 사이의 비교를 직접 수행하는 지정된 레인지 회로에 의하여 수행되고:

   (ii) 상기 기억장치 비트에 기억된 정보가 부합상태이고, 레인지 회로가 상기 예정된 관계를 검증하는 경우, 상기 마스킹 회로는 허가되어 다른 검사 셀의 어드레스에 대한 셀 어드레스를 예정된 오리진 어드레스와의 예정된 관계를 검증하며 예정된 방향에서 최고의 어드레스가 데이타 버스에 배치되는 결과와 비교하는 논리 기능을 수행하고:

   (c) 상기 공정은 수개의 검사 셀이 그들의 어드레스를 상기 데이타 버스에 배치시킬 때까지 상이한 오리진 어드레스로 반복될 수 있도록 구성시킨 것을 특징으로 하는 기억장치 시스템
4. 제 2 항에 있어서, 상기 기억장치 셀은 어즈 오리진 라인에도 연결되지 않으며 각각의 기억장치 셀은 두개의 인접한 행 및 하나의 열을 입력으로서 수신하며, 상기 검색 모드에서,

   (a) 첫번째 단계에서,

   (i) 검색하고자 하는 데이타는 상기 비교 기능을 수행하기 위하여 상기 데이타 버스 라인에 의하여 상기 데이타 버스 라인에 의하여 기억장치 셀에 운반되고, 오리진 어드레스 값(ro : co)이 어드레스 버스에 배치되고:

   (ii) 상기 오리진 어드레스 값은 오리진 어드레스 행과 동일 또는 하위인 모든 행(r＜=r0) 또는 예정된 방향에서 오리진 어드레스 행보다 하위인 모든 행(r＜=r0) 및 두번째 예정된 방향에서 오리진 어드레스 열과 동일 또는 하위인 모든 열(c＜=c0) 또는 오리진 어드레스 열 보다 하위인 모든 열(c〈 c0)이 선택되도록 부호화되고:

   (b) 두번째 단계에서,

   (i) 각각의 검사 셀 내에서 상기 레인지 회로는 셀 행에 인접하며 예정된 방향에서 1차수 만큼 셀 값을 초과하는 행이 선택되는 경우 또는 행(r)과 열(c)이 선택되거나 또는 셀 열에 인접하며 두번째 예정된 방향에서 1차수 만큼 셀 값을 초과하는 열이 선택되는 경우에만 허가될 수 있도록 상이 이미 세트된 행 및 열과 셀 어드레스의 예정된 관계를 검증하는 레인지 기능을 수행하며:

   (ii) 허가 셀의 어드레스는 상기 데이타 버스에 세트되고:

   (c) 상기 공정은 수개의 검사 셀이 검색될 때까지 상이한 오리진 어드레스로 반복될 수 있도록 구성시킨 것을 특징으로 하는 기억장치 시스템
5. 제 1 항 내지 제 4 항중 어느 하나에 있어서, 비교결과를 기억하는 상기 기억장치 비트는 첫번째 주기에 세트된 후 불변으로 되고 두번째 주기에서 비교기 허가 신호와 상기 기억장치 비트의 논리적 조합은 상기 주기를 위하여 비교기를 금지시키므로서 이미 검색된 어드레스가 레인지 기능에 대한 필요없이 후속 검색을 위해 금지 될 수 있도록 구성시킨 것을 특징으로 하는 기억장치 시스템.
6. 제 1 항에 있어서, 비교결과를 기억하는 상기 기억장치에는 표준 판독 또는 기록 수단이 제공되고, 이에 의하여 검색은 상기 기억장치 비트가 허가 신호를 상기 마스킹 회로에 보내도록 상기 셀의 상기 기억장치 비트를 리셋하기 위해 새로운 데이타를 특정 셀에 기록함으로서 예정된 특징을 갖는 셀에 제한될 수 있도록 구성시킨것을 특징으로 하는 기억장치 시스템.
7. 제 1 항 내지 제 6 항중 어느 하나에 있어서, 지정된 라인은 비교결과를 기억하는 상기 기억장치 비트의 다수를 리셋하는데 사용되고, 이에 의하여 검색은 상기 지정된 라인에 연결된 모든 셀을 포함하도록 구성시킨것을 특징으로 하는 기억장치 시스템.
8. 기억장치 셀의 이차원 배열 내의 기억장치 셀에 있어서, 상기 셀은 데이타 버스 라인, 오리진 버스 라인, 하나 이상의 제어 라인, 행 및 열을 수신하고 비교기, 비교결과 기억장치 비트, 레인지 회로 및 우선순위 마스크 회로를 갖는 기억장치 회로를 포함하며, 검색하고자 하는 데이타는 상기 데이타 버스에 의하여 기억장치 셀에 운반되어 상기 비교기에 의하여 셀 데이타와 비교되고, 그 결과는 상기 비교 기억장치 비트에 기억되고, 상기 레인지 회로는 셀 어드레스와 오리진 어드레스 사이의 예정된 관계를 검사하고, 이에 의하여 상기 기억장치 비트에 기억된 정보가 부합 상태이고 상기 레인지 회로가 상기 예정된 관계를 검증하는 경우, 상기 마스킹 회로는 다른 검사 셀의 어드레스에 대한 셀 어드레스를 예정된 방향에서 최고이며 예정된 오리진 어드레스와 예정된 관계를 검증하는 셀의 어드레스가 상기 데이타 버스에 배치되는 결과와 비교하는 논리 기능을 수행하도록 허가됨을 특징으로 하는 기억장치 셀.
9. 기억장치 셀의 이차원 배열내의 기억장치 셀에 있어서, 상기 셀은 데이타 버스 라인, 하나 이상의 제어 라인, 행 및 두개의 열을 수신하고 비교기, 비교결과 기억장치 비트, 레인지 회로 및 우선순위 마스크 회로를 갖는 기억장치 회로를 포함하며, 검색하고자 하는 데이타는 상기 데이타 버스에 의하여 기억장치 셀에 운반되어 상기 비교기에 의하여 셀 데이타와 비교되고, 그 결과는 상기 비교 기억장치 비트에 기억되고, 상기 레인지 회로는 셀 어드레스 및 상기 행과 열 및 상기 제어라인의 상태에 의하여 셀에 운반되는 오리진 어드레스 사이의 예정된 관계를 검사하고, 이에 의하여 상기 기억장치 비트에 기억된 정보가 부합 상태이고 상기 레인지 회로가 상기 예정된 관계 검증하는 경우, 상기 마스킹 회로는 다른 검사 셀의 어드레스에 대한 셀 어드레스를 예정된 방향에서 최고이며 예정된 오리진 어드레스와 예정된 관계를 검증하는 어드레스가 상기 데이타 버스에 배치되는 결과와 비교하는 논리 기능을 수행하도록 허가 됨을 특징으로 하는 기억장치 셀.
10. 제 5 항에 있어서, 상기 기억장치 셀은 단일 열 및 두개의 행에 연결됨을 특징으로 하는 기억장치 셀.
11. 제 7 항 내지 제 9 항중 어느 하나에 있어서, 레인지 회로를 가지지 않으며, 비교 기억장치 비트에 기록된 데이타에 의하여 선택적으로 금지될 수 있음을 특징으로 하는 기억장치 셀.
12. 제 10 항에 있어서, 첫번째 주기 동안 상기 비교 기억장치 비트와 상기 비교기 허가 신호의 조합에 의하여 검색된 후 두번째 주기를 위하여 금지됨을 특징으로 하는 기억장치 셀.
13. 어드레스 버스와 데이타 버스, 행 선택장치와 열 선택장치 및 이차원 배열의 기억장치 셀로 구성되는 기억장치 시스템에서 기억장치 셀을 검색하는 방법에 있어서, 각각의 기억장치 셀이 최소한 하나의 행과 하나의 열 및 다수의 데이타 버스 라인에 연결되고, 이에 의하여 상기 기억장치 시스템이 판독 및 기록 모드로 조작되거나 또는 하기 단계(a-d)로 구성되는 검색 모드로 조작될 수 있음을 특징으로 하는 기억장치 시스템에서 기억장치 셀을 검색하는 방법.

    (a) 기억장치 셀의 각각은 데이타 버스에 세트된 데이타를 셀에 기억된 데이타와 비교하고 그 결과를 그 결과가 부합일 때 세트되는 기억장치 비트에 기억하는 비교기능을 수행하고:

    (b) 상기 기억장치 셀의 각각은 예정된 특징이 검증되면 허가 신호를 선택적으로 발생함으로서 상기 특징을 갖는 셀에 검색을 제한하는 레인지 기능을 수행하고:

    (c) 상기 기억장치 셀의 각각은 예정된 방향에서 최고이며 그의 어드레스를 데이타 버스에 배치시키도록 선택되는 오리진 어드레스와 상기 예정된 관계를 검증하는 셀이 되게 하는 마스킹 기능을 수행하며:

    (d) 상기 공정은 수개의 검사 셀이 그들의 어드레스를 상기 데이타 버스에 배치시킬때까지 반복될 수 있다.
14. 제 2 항에 따른 기억장치 시스템에서 기억장치 셀을 검색하는 방법에 있어서, 상기 예정된 관계는 예정된 오리진 어드레스와 예정된 관계이고, 검색은 하기 단계(a-c)에 따른 레인지 기능을 포함하는 것을 특징으로 하는 기억장치 시스템에서 기억장치 셀을 검색하는 방법.

    (a) 상기 기억장치 셀의 각각은 예정된 오리진 어드레스와 상기 예정된 관계를 검증하고 허가 신호를 선택적으로 발생하는 레인지 기능을 수행하고:

    (b) 상기 기억장치 셀의 각각은 예정된 방향에서 최고이며 그의 어드레스를 데이타 버스에 배치시키도록 선택되는 상기 오리진 어드레스와 상기 예정된 관계를 검증하는 셀이 되게 하는 마스킹 기능을 수행하며,

    (c) 상기 공정은 모든 검사 셀이 그들의 어드레스를 상기 데이타 버스에 배치 시킬 때까지 상이한 오리진 어드레스로 반복될 수 있다.
15. 하기 단계(a-c)로 구성되는 제 3 항에 따른 기억장치 시스템에서 기억장치셀을 검색하는 방법에 있어서,

    (a) 첫번째 단계에서 오리진 어드레스 값은 어드레스 버스에 배치되고 지정된 레지스터에 기억되며, 검사하고자 하는 데이타는 상기 비교기능을 수행하도록 상기 데이타 버스에 의하여 기억장치 셀에 운반되고:

    (b) 두번째 단계에서,

    (i) 상기 레인지 기능은 오리진 라인을 통하여 수신되는 오리진 어드레스와 상기 예정된 관계를 검증하는 셀 어드레스 사이의 비교를 직접 수행하는 지정된 레인지 회로에 의하여 수행되고:

    (ii) 상기 기억장치 비트에 기억된 정보가 부합 상태이고, 레인지 회로는 상기 예정된 관계를 검증하는 경우 다른 검사 셀에 대한 셀을 예정된 방향에서 최고이며 예정된 오리진 어드레스와 예정된 관계를 검증하는 어드레스가 데이타 버스에 배치되는 결과와 비교하는 논리 기능을 수행하는 마스킹 회로가 허가되고:

    (c) 상기 공정은 수개의 검사 셀이 그의 어드레스를 상기 데이타 버스에 배치 시킬 때까지 상이한 오리진 어드레스로 반복될 수 있음을 특징으로 하는 기억장치 시스템에서 기억장치 셀을 검색하는 방법.
16. 제 3 항에 따른 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법에 있어서, 상기 기억장치 셀은 어느 오리진 라인에도 연결되어 있지 않고, 각각의 기억장치 셀은 두개의 인접행 및 하나의 열을 입력으로서 수신하므로서 상기 두번째 공정동안,

    (a) 첫번째 단계에서,

    (i) 검색될 데이타는 상기 비교 기능을 수행하기 위하여 상기 데이타 버스 라인에 의하여 기억장치 셀에 운반되고 오리진 어드레스 값(r0 : c0)은 어드레스 버스에 배치되며:

    (ii) 상기 오리진 어드레스 값은 오리진 어드레스 행과 동일하거나 또는 하위인 모든 행(r＜=r0) 또는 예정된 방향에서 오리진 어드레스 행보다 하위인 모든 행(r＜ r0) 및 두번째 예정된 방향에서 오리진 어드레스 열과 동일 하거나 또는 하위인 모든 열(c＜=c0) 또는 오리진 어드레스 열보다 하위인 모든 열(c＜ c0)이 세트되도록 부호화되고:

    (b) 두번째 단계에서,

    (i) 각각의 검사 셀 내의 상기 레인지 회로는 셀 행에 인접하며 예정된 방향에서 1차수 만큼 셀 값을 초과하는 행이 선택되거나 또는 행(r) 및 열(c)이 선택되거나 또는 셀 열에 인접하며 두번째 예정된 방향에서 1차수 만큼 셀 값을 초과하는 열이 선택되는 경우에만 셀(r : c)이 허가되도록 상기 이전에 선택된 행 및 열과 셀 어드레스의 예정된 관계를 검증하도록 레인지 기능을 수행하며:

    (ii) 허가된 셀의 어드레스는 상기 데이타 버스에 세트되고:

    (c) 상기 공정은 모든 검사 셀이 발견될 때까지 상이한 오리진 어드레스로 반복될 수 있음을 특징으로 하는 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법.
17. 제 1 항에 따른 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법에 있어서, 검색은 첫번째 주기에서 세트된 후 불변으로 남아 있는 비교결과를 기억하는 셀 내에서 기억장치 비트에 의하여 첫번째 주기에서 검색되지 않은 셀에 제한되고, 두번째 주기에서 비교기 허가 신호와 상기 기억장치 비트의 논리적 조합은 상기 주기를 위하여 비교기를 금지 시키므로서 이미 검색된 어드레스가 레인지 기능에 대한 필요없이 후속 검색을 위해 금지될 수 있도록 구성시킨것을 특징으로 하는 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법.
18. 제 1 항에 따른 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법에 있어서, 검색은 비교결과를 기억하는 상기 기억장치에 표준 판독 또는 기록 수단을 제공하고 상기 기억장치 비트가 허가 신호를 상기 마스킹 회로에 보내도록 상기 셀의 상기 기억장치 비트를 리셋하기 위하여 특정 셀에 새로운 데이타를 기록함으로서 예정된 특징을 갖는 셀에 제한 되는 것을 특징으로 하는 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법.
19. 전술한 청구항 중 어느 하나에 따른 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법에 있어서, 지정된 라인은 이전의 검색의 비교결과를 기억하는 상기 기억장치 비트의 다수를 리셋하는데 사용되고, 이에 의하여 검색은 상기 지정된 라인에 연결된 모든 셀을 포함하도록 구성시킨 것을 특징으로 하는 기억장치 시스템에서 검색된 데이타를 함유하는 기억장치 셀을 검색하는 방법.