KR20030002527A - Forming method for photoresist pattern of semiconductor device - Google Patents
Forming method for photoresist pattern of semiconductor device Download PDFInfo
- Publication number
- KR20030002527A KR20030002527A KR1020010038176A KR20010038176A KR20030002527A KR 20030002527 A KR20030002527 A KR 20030002527A KR 1020010038176 A KR1020010038176 A KR 1020010038176A KR 20010038176 A KR20010038176 A KR 20010038176A KR 20030002527 A KR20030002527 A KR 20030002527A
- Authority
- KR
- South Korea
- Prior art keywords
- nano
- wafer
- semiconductor device
- pattern
- photoresist pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
Description
본 발명은 반도체소자의 감광막패턴 형성방법에 관한 것으로, 보다 상세하게 나노-몰드 마스크를 이용하여 감광막패턴을 형성하는 공정 시 상부 가압을 배제하여 웨이퍼에 가해지는 스트레스를 완화하고, 그로 인하여 안정적인 소자를 형성할 수 있는 반도체소자의 감광막 패턴 형성방법에 관한 것이다.The present invention relates to a method of forming a photoresist pattern of a semiconductor device, and more particularly, in the process of forming a photoresist pattern using a nano-mold mask, the stress applied to the wafer is alleviated by excluding the upper pressurization, thereby providing a stable device. A method of forming a photosensitive film pattern of a semiconductor device that can be formed.
MML(memory merged logic) 소자에서 다양한 패턴을 구현하고, OPE(optical proximity effect) 및 다중 스캐터링 효과(multiple scattering effect)를 최소화하기 위한 방법으로, 나노-몰드 마스크를 이용한 리소그래피(lithography) 공정이 개발 중에 있다. 이는 표준 전자빔 리소그래피(standard electron beam lithography) 및 반응성 이온 식각(reactive ion etching)방법을 이용하여 SiO2및 Si로 제작된 마스크를 이용하는 방법이다.A lithography process using nano-mold masks has been developed to implement various patterns in memory merged logic (MML) devices and to minimize optical proximity and multiple scattering effects. There is. This is a method using a mask made of SiO 2 and Si using standard electron beam lithography and reactive ion etching.
상기 나노-몰드 마스크를 이용한 리소그래피공정은 마스크 상에 나타난 패턴을 웨이퍼에 구현할 때 독립패턴 및 밀집패턴에 의한 CD변화, 코너 라운딩 현상 및 라인 엔드 쇼트닝(line end shorting) 현상을 방지하는 획기적인 방법으로 알려져 있다.The lithography process using the nano-mold mask is known as a groundbreaking method to prevent CD change, corner rounding and line end shorting due to independent and dense patterns when the pattern on the mask is realized on a wafer. have.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 감광막패턴 형성방법을 설명한다.Hereinafter, a method of forming a photosensitive film pattern of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.
도 1a 는 종래기술에 따른 나노-몰드 마스크의 평면도이고, 도 1b 는 도 1a 의 단면도이며, 도 2a 내지 도 2d 는 종래기술에 따른 반도체소자의 감광막패턴 형성방법을 도시한 공정 단면도로서, 서로 연관지어 설명한다.1A is a plan view of a nano-mold mask according to the prior art, FIG. 1B is a cross-sectional view of FIG. 1A, and FIGS. 2A to 2D are process cross-sectional views illustrating a method of forming a photoresist pattern of a semiconductor device according to the prior art. I explain it.
먼저, 웨이퍼(21) 상부에 감광막(23)을 도포한다. (도 2a 참조)First, the photosensitive film 23 is coated on the wafer 21. (See Figure 2A)
다음, 예정된 패턴을 구현하기 위하여 일정한 형태로 금형된 나노-몰드 마스크(25)를 일정한 압력 및 온도를 가해서 상기 감광막패턴(24)을 형성한다. (도 2b 참조)Next, the photoresist pattern 24 is formed by applying a predetermined pressure and temperature to the nano-mold mask 25 molded in a predetermined shape to implement a predetermined pattern. (See Figure 2b)
이때, 사용되는 나노-몰드 마스크(25)는 도 1a 및 도 1b 에 도시된 바와 같이 패턴으로 예정되는 부분이 함몰되어 있고, 패턴 간에 서로 분리되어 있다. (도 1a 및 도 1b 참조)At this time, the nano-mold mask 25 to be used is a recessed portion as shown in the pattern, as shown in Figures 1a and 1b, are separated from each other between the patterns. (See FIGS. 1A and 1B)
그 다음, 상기 나노-몰드 마스크(25)를 상기 웨이퍼(21)로부터 분리시킨다. 이때, 상기 웨이퍼(21) 상에 감광막패턴(24) 및 잔류물 폴리머(27)가 잔존한다. (도 2c 참조)The nano-mold mask 25 is then separated from the wafer 21. At this time, the photoresist pattern 24 and the residue polymer 27 remain on the wafer 21. (See Figure 2c)
다음, 상기 감광막패턴(24) 이외에 잔류물 폴리머(27)를 제거한다. (도 2d 참조)Next, the residue polymer 27 is removed in addition to the photoresist pattern 24. (See FIG. 2D)
상기한 바와 같이 종래기술따른 반도체소자의 감광막패턴 형성방법은, 나노-몰드 마스크를 이용하여 감광막패턴을 형성하는 경우 상부에서 가하는 압력에 의해 반도체소자에서의 활성영역, 트랜지스터 및 캐패시터 등의 수동소자에 상당을 스트레스를 가하여 소자의 특성을 악화시키고, 감광막 패턴 형성 후 다량의 잔류물 폴리머가 존재하여 이를 제거하는 데에도 상당한 시간이 소모되는 단점이 있다.As described above, the photosensitive film pattern forming method of the semiconductor device according to the prior art is applied to passive elements such as active regions, transistors and capacitors in the semiconductor device by the pressure applied from the upper side when the photosensitive film pattern is formed using the nano-mold mask. There is a disadvantage in that a considerable amount of stress is exacerbated to deteriorate the characteristics of the device, and a large amount of residual polymer is present after the photoresist pattern is formed, and thus a considerable time is consumed.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 패턴 간에 서로 통하게 하는 동시에 감광제를 주입할 수 있는 틈이 구비되는 나노-몰드 마스크를 웨이퍼 상에 부착시킨 후 상기 틈을 통하여 감광제를 주입하여 감광막패턴을 형성한 다음, 상기 나노-몰드 마스크를 분리시켜 상부로부터 가해지는 압력을 배제함으로써 소자에 가해지는 스트레스를 완화시켜 안정적인 소자를 형성할 수 있는 반도체소자의 감광막패턴 형성방법을 제공하는데 그 목적이 있다.The present invention, in order to solve the above problems of the prior art, by attaching a nano-mold mask having a gap through which the pattern can pass through each other and at the same time to inject a photosensitive agent on the wafer and injecting the photosensitive agent through the gap to the photosensitive film The purpose of the present invention is to provide a method of forming a photoresist pattern of a semiconductor device capable of forming a stable device by relieving stress applied to the device by removing the pressure applied from the top by separating the nano-mold mask after forming the pattern. have.
도 1a 는 종래기술에 따른 나노-몰드 마스크의 평면도.1A is a plan view of a nano-mold mask according to the prior art.
도 1b 는 도 1a 의 단면도.1B is a cross-sectional view of FIG. 1A.
도 2a 내지 도 2d 는 종래기술에 따른 반도체소자의 감광막패턴 형성방법을 도시한 공정 단면도.2A to 2D are cross-sectional views illustrating a method of forming a photosensitive film pattern of a semiconductor device according to the prior art;
도 3a 는 본 발명에 따른 나노-몰드 마스크의 평면도.3A is a plan view of a nano-molded mask according to the present invention.
도 3b 는 도 3a 의 단면도.3B is a cross-sectional view of FIG. 3A.
도 4a 내지 도 4d 는 본 발명에 따른 반도체소자의 감광막패턴 형성방법을 도시한 공정 단면도.4A to 4D are cross-sectional views illustrating a method of forming a photosensitive film pattern of a semiconductor device according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
21, 41 : 웨이퍼 23 : 감광막21 and 41 wafer 23 photosensitive film
24, 50 : 감광막패턴 25, 43 : 나노-몰드 마스크24, 50: photoresist pattern 25, 43: nano-mold mask
27 : 잔류물 폴리머 45 : 틈27: residue polymer 45: gap
47 : 노즐 49 : 감광제47: nozzle 49: photosensitive agent
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 감광막패턴 형성방법은,In order to achieve the above object, the photosensitive film pattern forming method of a semiconductor device according to the present invention,
웨이퍼 상부에 패턴 간에 서로 통하게 하는 동시에 감광제를 주입할 수 있는 틈이 구비되는 나노-몰드 마스크를 부착시키는 공정과,Attaching a nano-molded mask having a gap through which a pattern for injecting a photosensitive agent is allowed to pass between the patterns on the wafer;
상기 틈을 통하여 감광제를 주입시키는 공정과,Injecting a photosensitive agent through the gap;
상기 나노-몰드 마스크를 분리시키는 공정과,Separating the nano-mold mask;
상기 웨이퍼 상에 형성된 잔류물 폴리머를 제거하여 감광막패턴을 형성하는 공정을 포함하는 것을 특징으로 한다.And removing the residue polymer formed on the wafer to form a photoresist pattern.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 3a 는 본 발명에 따른 나노-몰드 마스크의 평면도이고, 도 3b 는 도 3a 의 단면도이고, 도 4a 내지 도 4d 는 본 발명에 따른 반도체소자의 감광막패턴 형성방법을 도시한 공정 단면도로서, 서로 연관지어 설명한다.3A is a plan view of a nano-mold mask according to the present invention, FIG. 3B is a cross-sectional view of FIG. 3A, and FIGS. 4A to 4D are process cross-sectional views illustrating a method of forming a photosensitive film pattern of a semiconductor device according to the present invention. I explain it.
먼저, 웨이퍼(41) 상부에 예정된 패턴이 형성되어 있는 나노-몰드 마스크(43)를 부착시킨다. (도 4a 참조)First, a nano-mold mask 43 in which a predetermined pattern is formed on the wafer 41 is attached. (See Figure 4A)
이때, 상기 나노-몰드 마스크(43)는 패턴으로 예정되는 부분이 함몰되어 있으며, 패턴 간을 서로 연결시키는 틈(45)이 구비되어 있다. 또한, 상기 틈(45)은 필드(field)가 아닌 부분에 후속공정에서 노즐을 이용하여 감광제를 주입할 수 있을 정도의 크기로 형성되어야 한다. (도 3a 및 도 3b 참조)In this case, the nano-mold mask 43 is recessed in a predetermined part of the pattern, and is provided with a gap 45 connecting the patterns to each other. In addition, the gap 45 should be formed to a size such that the photoresist can be injected by using a nozzle in a subsequent part in a non-field portion. (See Figures 3A and 3B)
다음, 상기 나노-몰드 마스크(43)와 웨이퍼(41) 사이의 틈(45)에 노즐(47)을 통하여 감광제(49)를 주입시킨다. 이때, 상기 감광제(49) 주입공정은 유리 변화 온도(glass transition temperature)보다 높은 온도에서 실시하여 상기 감광제(49)의 유동성을 향상시킨다.Next, the photosensitive agent 49 is injected through the nozzle 47 into the gap 45 between the nano-mold mask 43 and the wafer 41. In this case, the photosensitive agent 49 is injected at a temperature higher than the glass transition temperature to improve the fluidity of the photosensitive agent 49.
그 다음, 베이크(bake)공정을 실시하여 상기 감광제(49)를 경화시킨다. (도 4b 및 도 4c 참조)Then, a bake process is performed to cure the photosensitive agent 49. (See Figures 4B and 4C)
그 다음, 상기 나노-몰드 마스크(43)를 분리시킨다. (도 4d 참조)Then, the nano-mold mask 43 is separated. (See FIG. 4D)
다음, 상기 나노-몰드 마스크(43) 분리 후 형성되는 잔류물 폴리머를 제거하여 감광막패턴(50)을 형성한다. 이때, 상기 잔류물 폴리머는 O2플라즈마를 이용하여 제거한다. (도 4e 참조)Next, the photoresist pattern 50 is formed by removing the residue polymer formed after separation of the nano-mold mask 43. At this time, the residue polymer is removed using O 2 plasma. (See Figure 4E)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 감광막패턴 형성방법은, 나노 몰드 마스크(nano-mold mask)를 이용한 리소그래피공정에서 나노-몰드 마스크와 웨이퍼(wafer)의 사이에 소정 두께의 틈이 형성되도록 하여 부착시킨 후 상기 틈을 통해 감광제를 주입한 다음, 상기 나노-몰드를 분리시켜 웨이퍼 상에 감광막 패턴을 형성함으로써 감광막 패턴 형성 시 가해지는 압력을 배제하여 능동 소자 및 수동 소자의 동작 시 나타나는 오류를 방지할 수 있고, 나노-몰드 제거 시 잔류하는 폴리머의 상당부분을 감소시켜 후속 공정을 단순화시키고, 패턴 밀도에 관계없이 임계치수(critical dimension, 이하 CD 라 함)의 균일도를 향상시켜 안정적인 소자를 생산할 수 있는 이점이 있다.As described above, in the method of forming a photosensitive film pattern of a semiconductor device according to the present invention, a gap having a predetermined thickness is formed between a nano-mold mask and a wafer in a lithography process using a nano-mold mask. The photoresist is injected through the gap, and then the nano-mold is separated to form a photoresist pattern on the wafer, thereby excluding the pressure applied when the photoresist pattern is formed. To reduce the amount of polymer remaining in the nano-mold removal, simplify the subsequent process, and improve the uniformity of the critical dimension (hereinafter referred to as CD) regardless of the pattern density. There is an advantage to produce.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010038176A KR20030002527A (en) | 2001-06-29 | 2001-06-29 | Forming method for photoresist pattern of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010038176A KR20030002527A (en) | 2001-06-29 | 2001-06-29 | Forming method for photoresist pattern of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030002527A true KR20030002527A (en) | 2003-01-09 |
Family
ID=27712245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010038176A KR20030002527A (en) | 2001-06-29 | 2001-06-29 | Forming method for photoresist pattern of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030002527A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626575B1 (en) * | 2004-02-03 | 2006-09-25 | 파이오니아 가부시키가이샤 | Etching mask |
-
2001
- 2001-06-29 KR KR1020010038176A patent/KR20030002527A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626575B1 (en) * | 2004-02-03 | 2006-09-25 | 파이오니아 가부시키가이샤 | Etching mask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090273124A1 (en) | Nanoimprinting method and mold for use in nanoimprinting | |
JP2011238746A (en) | Semiconductor device and method for creating its layout | |
KR20030002527A (en) | Forming method for photoresist pattern of semiconductor device | |
US20070231752A1 (en) | Method for Shrinking Opening Sizes of a Photoresist Pattern | |
KR100578763B1 (en) | Fabrication method for T-type gate | |
US7795152B2 (en) | Methods of making self-aligned nano-structures | |
JP2015079915A (en) | Method for manufacturing semiconductor device, and template for lithography | |
KR100422822B1 (en) | Method for fabricating mask by dry etch | |
US20230350287A1 (en) | Imprint method | |
KR100384706B1 (en) | Metrod for manufacturing readframe | |
KR19980048210A (en) | Method of forming fine pattern of semiconductor device | |
KR100333370B1 (en) | Method for manufacturing semiconductor device | |
KR100866681B1 (en) | Method for forming pattern of semiconductor device | |
KR19980050146A (en) | Method of forming fine pattern of semiconductor device | |
KR20030000475A (en) | Method for forming a pattern | |
KR20040076210A (en) | Electron beam lithography apparatus, exposure method for hole pattern and manufacturing method for semiconductor device | |
US20040259371A1 (en) | Reduction of resist defects | |
CN116281837A (en) | Preparation method of high-conformal silicon-based composite structure | |
KR100365756B1 (en) | A method for forming contact hole of semiconductor device | |
KR100559516B1 (en) | Method for implanting ion in a semiconductor | |
KR20030037927A (en) | Method for forming the reticle bit line bottom plug of semiconductor device | |
KR100620198B1 (en) | Method for manufacturing semiconductor device | |
JP2002365812A (en) | Method for producing semiconductor device | |
KR20040001125A (en) | Method for forming the phase shifting mask | |
KR0166818B1 (en) | Method for forming isolation on a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |