KR20030002142A - Method for fabricating magnetic tunneling junction of magnetic random access memory - Google Patents
Method for fabricating magnetic tunneling junction of magnetic random access memory Download PDFInfo
- Publication number
- KR20030002142A KR20030002142A KR1020010038883A KR20010038883A KR20030002142A KR 20030002142 A KR20030002142 A KR 20030002142A KR 1020010038883 A KR1020010038883 A KR 1020010038883A KR 20010038883 A KR20010038883 A KR 20010038883A KR 20030002142 A KR20030002142 A KR 20030002142A
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic electrode
- magnetic
- tunneling junction
- random access
- access memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Abstract
Description
본 발명은 자기저항식 랜덤 액세스 메모리(Magnetic Random Access Memory; 이하 MRAM이라 함)에 관한 것으로, 특히 MRAM용 자성 터널링 접합층(Magnetic Tunneling Junction; 이하 MTJ라 함) 형성 방법에 관한 것이다.The present invention relates to a magnetoresistive random access memory (hereinafter referred to as MRAM), and more particularly to a method of forming a magnetic tunneling junction layer (hereinafter referred to as MTJ) for MRAM.
최근 정보기기의 고속도 및 고밀도, 휴대화가 진행됨에 따라 거대 자기저항(Giant MagnetoResistance, GMR)을 이용한 비휘발성 메모리 소자 및 MR 헤드에 관한 연구가 활발히 진행되고 있다. 현재 활발히 진행되고 있는 비휘발성 메모리 소자로써 FRAM과 MRAM이 있으며, 이와 같은 비휘발성 메모리 소자의 적용분야는 거의 모든 휴대용 정보기기로 확대되고 있는 추세이다.Recently, as high-speed, high-density, and portable devices of information devices have progressed, researches on nonvolatile memory devices and MR heads using giant magneto-resistance (GMR) have been actively conducted. Currently, active nonvolatile memory devices include FRAM and MRAM, and the application fields of such nonvolatile memory devices are expanding to almost all portable information devices.
특히, MRAM이란 MR박막재료의 자화 상태를 이용하여 정보를 기억하는 기억 소자로써, 비휘발성 및 방사 경도(Radiation hardness)등의 특성을 나타내는 차세대 메모리 소자로 현재 연구 개발이 진행중이며 일보는 상용화되고 있다.In particular, MRAM is a memory device that stores information by using the magnetization state of MR thin film material, and is a next generation memory device exhibiting characteristics such as non-volatileness and radiation hardness. .
MR박막재료는 MR현상이 나타나는 재료 및 메카니즘에 따라 AMR, GMR, TMR, CMR 등으로 분류되며, 특히 GMR 및 TMR 박막재료는 실용화에 가장 근접한 재료로 알려져 있다.MR thin film materials are classified into AMR, GMR, TMR, CMR, etc. according to the materials and mechanisms in which MR phenomena appear, and in particular, GMR and TMR thin film materials are known to be the materials closest to practical use.
이하 MRAM과 TMR의 동작 메카니즘에 대해 표 1 및 도 1을 참조하여 상세하게 살펴 본다.Hereinafter, the operation mechanisms of the MRAM and the TMR will be described in detail with reference to Table 1 and FIG. 1.
1) MRAM의 기본 원리1) Basic principle of MRAM
MRAM은 미소 자성체의 스핀을 정보원으로 하는 비휘발성 고체 메모리라고 할 수 있다. 기존 DRAM에 비해 자기자성소자의 자성스핀 방향전환을 위해 외부자계를 생성할 수 있는 장치가 하나 더 부가된 것이다. 따라서, 스핀의 방향만 변하면 기록재생신호가 생성되어 속도가 빠르고, 비휘발성이며, 구조가 간단하여 더욱 고집적이 가능한 이점이 있다.MRAM can be said to be a nonvolatile solid state memory which uses a spin of a micromagnetic material as an information source. Compared to the conventional DRAM, an additional device capable of generating an external magnetic field for changing the magnetic spin direction of the magnetic device is added. Therefore, if only the direction of the spin is changed, the recording / reproducing signal is generated, so that the speed is fast, non-volatile, and the structure is simple.
2) MRAM의 기대되는 특징2) Expected features of MRAM
MRAM은 무한대의 기록재생에 대해 열화가 없으며, 200℃ 정도의 고온에서도 동작하는 것으로 알려졌다. 따라서, 군사적 용도 및 우주항공 분야에 적합하며, 우주 공간에서의 방사 손상에 영향을 받지 않는 특징도 있다. 뿐만아니라, 30 nsec 정도의 극히 짧은 시간 동안으로 고속 작동이 가능하며, 공정적으로 고집적화 및 고속화가 가능하고, 소비 에너지가 적으며, 비휘발성이므로 리부팅 및 데이터의 저장 안정성 면에서 기존 메모리에 비해 탁월한 특징이 기대된다.MRAM is known to be free from deterioration of infinite recording and reproduction, and to operate at a high temperature of about 200 ° C. Therefore, it is suitable for military use and aerospace, and there is a characteristic that is not affected by radiation damage in space. In addition, high speed operation is possible for a very short time of about 30 nsec, process integration is high, speed is high, energy consumption is low, and it is non-volatile, which is superior to conventional memory in terms of rebooting and data storage stability. Features are expected.
표 1은 각 메모리들의 특성을 도시하고 있는 바, 표 1에 도시된 바와 같이, 모든 면에서 DRAM을 능가하며, FeRAM과는 소비전력만 조금 높을 뿐 다름 면에서 월등히 뛰어난 특성을 나타내는 것을 알 수 있다.Table 1 shows the characteristics of each memory. As shown in Table 1, it is superior to DRAM in all respects, and it shows that the characteristics of the memory are superior to those of FeRAM in that the power consumption is slightly higher. .
도 1을 참조하면, TMR(Tunneling Magneto Resistance) 현상은 절연층으로 분리된 강자성 내의 이종스핀의 상태 밀도(Density of state)가 서로 다르기 때문에 발생한다. 두 강자성 스핀(Spin) 사이에 터널링(Tunneling) 확률은 두 전극의 상대적 자화 방향에 의해 지배된다. 두 자성체의 자화방향이 같으면 한 전극의 점유된 상태 수와 다른 전극의 점유 가능한 상태 수가 최대로 일치되어 터널링 전류가 최대로 되고, 자화방향이 반대가 되면 터널링 전류가 최소가 된다.Referring to FIG. 1, the Tunneling Magneto Resistance (TMR) phenomenon occurs because the density of states of heterospin spins in the ferromagnetics separated by the insulating layer is different from each other. The tunneling probability between two ferromagnetic spins is governed by the relative magnetization direction of the two electrodes. If the magnetization directions of the two magnetic bodies are the same, the number of states occupied by one electrode and the number of states occupied by the other electrode coincide with each other at the maximum, and the tunneling current is maximized when the magnetization directions are reversed.
따라서, 외부 자계에 따라 자성층간의 스핀 배열의 평형, 반평형 상태로 변화하고 터널링 저항(전압)이 작거나 커지는 현상이 발생하며, 이러한 원리를 이용하여 기존 DRAM의 전하저장용 캐패시터를 대치한 저장셀(Storage cell)로써의 역할을 가능하게 한다.Therefore, the spin array between the magnetic layers is changed to the equilibrium and semi-equilibrium states according to the external magnetic field, and the tunneling resistance (voltage) becomes small or large. The storage cell replacing the charge storage capacitor of the conventional DRAM using this principle is generated. It can serve as a storage cell.
TMR 재료는 다른 자기 저항(GMR, CMR 등) 재료에 비해 자기 저항비가 크고, 포화자계도 작으며, 전류가 CPP(Current Perpendicular to Plane) 모드로 흐르기 때문에 고집적이 가능하여 MRAM의 재료로 유리하다.The TMR material has a higher magnetoresistance ratio, a smaller saturation magnetic field than other magnetoresistive (GMR, CMR, etc.) materials, and is highly advantageous because the current flows in the CPP (Current Perpendicular to Plane) mode.
상기한 바와 같은 차세대 기억 소자로 예상되는 MRAM용 소자는 기본적으로 10㎚ 정도 되는 두 자기 전극 사이에 약 2㎚ 이하의 산화막 계열의 절연막 등의 3개의 핵심층으로 이루어지며, 자기 전극은 Co 또는 NiFe를 이용하는 바, 10㎚ 이하 두께의 자기 전극 및 2㎚ 이하의 산화막을 저온에서 증착할 필요가 있으며, 이때 전 웨이퍼 표면에서 원자 단위의 표면 거칠기 및 두께의 균일성(Uniformity)이 필수적이며, 이러한 얇은 두께에 의해 상 하부 자기 전극간의 단락이 MRAM의 커다란문제점으로 지적되고 있다.The MRAM device, which is expected to be the next generation memory device as described above, is basically composed of three core layers such as an oxide-based insulating film of about 2 nm or less between two magnetic electrodes of about 10 nm, and the magnetic electrode is formed of Co or NiFe. As a result, it is necessary to deposit a magnetic electrode having a thickness of 10 nm or less and an oxide film of 2 nm or less at a low temperature, wherein surface roughness of atomic units and uniformity of thickness are essential on the entire wafer surface. The short circuit between the upper and lower magnetic electrodes has been pointed out as a major problem of the MRAM.
이러한, 단락의 주원인 중 하나는 MTJ 구조의 패턴을 형성하기 위하여 식각 공정을 진행함에 따라 발생된 부산물이며, 이러한 부산물은 자기 전극과 포토레지스트의 구성물과 유사한 폴리머들이 결합된 전도성 화합물로서, 식각 후 절연막 측벽에 잔류하여 누설전류 경로(Leakage path)를 형성한다. 따라서, 이러한 전도성 화합물은 전극간 단락에 의한 소자의 특성 열화 또는 심할 경우 소자의 파괴를 유발하게 된다.One of the main causes of the short circuit is a byproduct generated by performing an etching process to form a pattern of the MTJ structure, and the byproduct is a conductive compound in which polymers similar to the constituents of the magnetic electrode and the photoresist are combined. It remains on the sidewalls to form a leakage path. Therefore, such a conductive compound causes deterioration of the characteristics of the device due to short-circuit between the electrodes, or in case of severe destruction of the device.
도 2는 종래기술에 따라 형성된 MRAM용 MTJ 구조의 단면도를 도시한다.2 illustrates a cross-sectional view of an MTJ structure for MRAM formed in accordance with the prior art.
도 2를 참조하면, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(10) 상에 하부 자기 전극(11)과 절연막(12) 및 상부 자기 전극(13)이 적층된 MTJ가 형성되어 있다.Referring to FIG. 2, an MTJ having a lower magnetic electrode 11, an insulating layer 12, and an upper magnetic electrode 13 stacked on a substrate 10 having various elements for forming a semiconductor device is formed.
즉, 종래기술에서는 상기한 바와 같은, 전극간 단락을 방지하기 위해 하부 자기 전극(11)과 절연막(12) 및 상부 자기 전극(13)을 적층시킨 후, 먼저 상부 자기 전극(13)을 식각하는 제1 식각 공정과 절연막(12) 및 하부 자기 전극(11)을 식각하는 제2 식각 공정을 통해 MTJ를 형성하는 바, 상부 자기 전극(13)과 하부 자기 전극(11) 사이의 물리적 거리를 확보함으로써 전극간 단락을 방지하도록 하였다.That is, in the prior art, the lower magnetic electrode 11, the insulating film 12, and the upper magnetic electrode 13 are stacked in order to prevent an inter-electrode short circuit as described above, and then the upper magnetic electrode 13 is first etched. The MTJ is formed through the first etching process and the second etching process of etching the insulating layer 12 and the lower magnetic electrode 11 to secure a physical distance between the upper magnetic electrode 13 and the lower magnetic electrode 11. This prevents short circuit between electrodes.
그러나, 이를 위해서는 상부 자기 전극(13)을 식각하는 제1 식각 공정시 하부의 절연막(12)이 남도록 과도 식각(Over etch)이 전혀 없는 설정된 식각(Just etch)을 해야하는 바, 절연막(12)의 두께가 10㎚ 이하로 극히 얇은 것을 감안할 경우 현 식각 장비 등을 이용할 경우 거의 실현 불가능하다고 할 수 있다.However, in order to do this, in the first etching process in which the upper magnetic electrode 13 is etched, it is necessary to perform a set etch without any over etching so that the lower insulating film 12 remains. Considering the extremely thin thickness of 10 nm or less, it can be said that it is almost impossible to use the current etching equipment.
한편, 식각 장비의 진보로 인해 식각이 가능하다고 하더라도 다음과 같은 결정적인 문제점이 야기된다.On the other hand, even if the etching is possible due to the advance of the etching equipment causes the following critical problem.
즉, MTJ에서는 자화 방향이 고정되는 강자성(Hard magnetic)인 하부 자기 전극(11)보다 자화 방향이 변화하는 약자성(Soft magnetic)인 상부 자기 전극(13)의 자기력이 상대적으로 약하므로, 데이타(Data) 저장에 필요한 자기력 확보를 위해서는 상부 자기 전극(13)의 크기를 일정하게 유지해야 한다. 따라서, 상기한 바와 같은 종래의 MTJ 구조에서는 하부 자기 전극(11)의 크기가 필요 이상으로 상부 자기 전극(12)보다 커지므로 단위 MTJ의 크기가 증가하고, MTJ간의 간격도 상부 자기 전극(13) 간격이 아닌 하부 자기 전극(11)에 의해 결정되므로 MTJ의 밀도(Density)를 감소시키게 되며, 추가적인 마스크 및 식각 공정에 의해 공정이 복잡해질 뿐만아니라 제조 원가 또한 증가하게 된다.That is, in the MTJ, the magnetic force of the upper magnetic electrode 13, which is a soft magnetic, in which the magnetization direction changes, is relatively weaker than the lower magnetic electrode 11, which is a hard magnetic in which the magnetization direction is fixed. Data) In order to secure the magnetic force necessary for storage, the size of the upper magnetic electrode 13 should be kept constant. Therefore, in the conventional MTJ structure as described above, the size of the lower magnetic electrode 11 is larger than the upper magnetic electrode 12 more than necessary, so that the size of the unit MTJ is increased, and the interval between the MTJ is also the upper magnetic electrode 13. Since it is determined by the lower magnetic electrode 11 rather than the gap, the density of the MTJ is reduced, and the manufacturing cost is increased as well as the process is complicated by additional mask and etching processes.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 하부 자기 전극과 절연막 및 상부 자기 전극을 차례로 증착한 후, 동시에 식각하며, 플라즈마 처리를 통해 식각시 발생한 전도성 화합물을 산화시킴으로써, 전극간 단락을 방지함과 동시에 공정의 단순화를 기할 수 있는 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 형성 방법을 제공하는데 그 목적이 있다.The present invention is to solve the above-described problems of the prior art, by depositing the lower magnetic electrode, the insulating film and the upper magnetic electrode in turn, and then etched at the same time, by oxidizing the conductive compound generated during etching through a plasma treatment, short circuit between electrodes It is an object of the present invention to provide a method for forming a magnetic tunneling junction layer of a magnetoresistive random access memory capable of preventing the process and simplifying the process.
도 1은 MRAM의 동작을 도시한 개략도,1 is a schematic diagram showing the operation of the MRAM;
도 2는 종래기술에 따라 형성된 MRAM용 MTJ 구조의 단면도,2 is a cross-sectional view of the MTJ structure for MRAM formed in accordance with the prior art;
도 3a 내지 도 3d는 본 발명에 따른 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 제조 공정을 도시한 단면도.3A to 3D are cross-sectional views illustrating a process for manufacturing a magnetic tunneling junction layer of a magnetoresistive random access memory according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
30 : 기판30: substrate
31 : 배리어막31: barrier film
32 : 워드라인32: wordline
33 : 층간절연막33: interlayer insulating film
34 : 하부 자기 전극34: lower magnetic electrode
35 : 절연막35: insulating film
36 : 상부 자기 전극36: upper magnetic electrode
38 : 산화된 부산물38: oxidized byproduct
상기의 목적을 달성하기 위한 본 발명은, 소정 공정이 완료된 기판 상에 하부 자기 전극과 절연막 및 상부 자기 전극을 차례로 형성하는 제1단계; 상기 상부 자기 전극과 상기 절연막 및 상기 하부 자기 전극을 선택적으로 식각하여 상부 자기 전극/절연막/하부 자기 전극으로 구성된 자성 터널링 접합층을 형성하는 제2단계; 및 상기 식각 단계에서 발생되어 상기 자성 터널링 접합층 측벽에 부착된 부산물을 산화시키는 제3단계를 포함하여 이루어지는 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 형성 방법을 제공한다.The present invention for achieving the above object, the first step of sequentially forming a lower magnetic electrode, an insulating film and the upper magnetic electrode on a substrate is completed; Selectively etching the upper magnetic electrode, the insulating film, and the lower magnetic electrode to form a magnetic tunneling junction layer including an upper magnetic electrode, an insulating film, and a lower magnetic electrode; And a third step of oxidizing a by-product generated in the etching step and adhered to sidewalls of the magnetic tunneling junction layer.
바람직하게, 상기 제3단계의 산화는, 100℃ 내지 250℃의 온도 하에서, O3, N2O 또는 O2중 어느 하나의 가스를 이용한 플라즈마 처리를 이용하는 것을 특징으로 하며, 본 발명의 상기 하부 자기 전극은 Co인 것을 특징으로 하며, 상기 상부 자기 전극은 NiFe인 것을 특징으로 하며, 상기 절연막은, BPSG(Boro Phospho Silicate Glass), HDP(High Density Plasma) 산화막, APCVD(Ambient Pressure Chemical Vapor Deposition) 산화막, O3-TEOS(TetraEthyl OrthoSilicate), SOG(Spin On Glass) 또는 ALD(Atomic Layer Deposition)법으로 증착한 Al2O3중 어느 하나인 것을 특징으로 한다.Preferably, the third step of oxidation, characterized in that using a plasma treatment using any one of O 3 , N 2 O or O 2 at a temperature of 100 ℃ to 250 ℃, the lower part of the present invention The magnetic electrode is characterized in that the Co, the upper magnetic electrode is characterized in that NiFe, the insulating film, BPSG (Boro Phospho Silicate Glass), HDP (High Density Plasma) oxide film, APCVD (Ambient Pressure Chemical Vapor Deposition) An oxide film, O 3 -TEOS (TetraEthyl OrthoSilicate), SOG (Spin On Glass) or ALD (Atomic Layer Deposition) is characterized in that any one of Al 2 O 3 deposited.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3a 내지 도 3d는 본 발명에 따른 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 제조 공정을 도시한 단면도이다.3A to 3D are cross-sectional views illustrating a process of manufacturing a magnetic tunneling junction layer of a magnetoresistive random access memory according to the present invention.
먼저 도 3a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(30) 상에 Ti 및 Al을 차례로 증착한 다음, Al 및 Ti를 선택적으로 식각하여 배리어막(31) 및 워드라인(32)을 형성한 후, 절연 물질을 증착한 다음, 워드라인(32) 표면이 노출될 때까지 평탄화하여 층간절연막(33)에 의해 이웃하는 워드라인(32)과 격리된 구조를 형성한 후, 전체 구조 상에 Co 등의 하부 자기 전극(34)을 형성한다.First, as shown in FIG. 3A, Ti and Al are sequentially deposited on a substrate 30 on which various elements for forming a semiconductor device are formed, and then Al and Ti are selectively etched to form a barrier layer 31 and a word line ( 32 is formed, and then an insulating material is deposited, and then planarized until the surface of the word line 32 is exposed to form a structure isolated from the neighboring word line 32 by the interlayer insulating film 33. A lower magnetic electrode 34 such as Co is formed on the entire structure.
여기서, 하부 자기 전극(34) 및 워드라인(32) 사이에는 FeMn 반자기 전극/NiFe 자기 전극/Pt 금속배선 등이 포함될 수 있으나, 도면의 간략화를 위해 생략하였으며, 워드라인(32)은 Al 만으로 한정되는 것이 아닌 Cu 또는 W 등 다른 물질로 대체할 수 있으며, 배리어막(41) 또한, Ti 뿐만이 아닌 TiN 또는 TaN 등 통상적인 배리어 물질을 사용할 수 있다.Here, the FeMn semi-magnetic electrode / NiFe magnetic electrode / Pt metal wiring, etc. may be included between the lower magnetic electrode 34 and the word line 32, but omitted for simplicity of the drawings, the word line 32 is made of Al only Instead of being limited, other materials such as Cu or W may be substituted, and the barrier layer 41 may also use a conventional barrier material such as TiN or TaN as well as Ti.
다음으로 도 4b에 도시된 바와 같이, 하부 자기 전극(34) 상에 절연막(35) 및 상부 자기 전극(36)을 차례로 형성한다.Next, as shown in FIG. 4B, an insulating film 35 and an upper magnetic electrode 36 are sequentially formed on the lower magnetic electrode 34.
여기서, 절연막(35)은, BPSG(Boro Phospho Silicate Glass), HDP(High Density Plasma) 산화막, APCVD(Ambient Pressure Chemical Vapor Deposition) 산화막, O3-TEOS(TetraEthyl OrthoSilicate), SOG(Spin On Glass) 또는 ALD(Atomic Layer Deposition)법으로 증착한 Al2O3등을 이용하며, 상부 자기 전극(36)은, NiFe 등을 이용한다.Here, the insulating film 35 may include: Boro Phospho Silicate Glass (BPSG), High Density Plasma (HDP) oxide film, Ambient Pressure Chemical Vapor Deposition (APCVD) oxide film, TetraEthyl OrthoSilicate (O 3 -TEOS), Spin On Glass (SOG) or Al 2 O 3 or the like deposited by ALD (Atomic Layer Deposition) method is used, and the upper magnetic electrode 36 uses NiFe or the like.
다음으로 도 4c에 도시된 바와 같이, 상부 자기 전극(36), 절연막(35) 및 하부 자기 전극(34)을 순차적으로 식각하여 상부 자기 전극(36)/절연막(35)/하부 자기 전극(34)이 적층된 MTJ 구조를 형성하는 바, 이 과정에서 부산물(37) 발생되어 MTJ 측벽에 부착되어 전극간 단락을 유발하게 된다. 여기서, 부산물(37)은 자기 전극과 포토레지스트의 구성물과 유사한 폴리머들이 결합된 전도성 화합물이다.Next, as shown in FIG. 4C, the upper magnetic electrode 36, the insulating layer 35, and the lower magnetic electrode 34 are sequentially etched to form the upper magnetic electrode 36 / insulating layer 35 / lower magnetic electrode 34. ) Forms a stacked MTJ structure. In this process, by-products 37 are generated and attached to the MTJ sidewalls to cause an inter-electrode short circuit. Here, the by-product 37 is a conductive compound in which polymers similar to the constituents of the magnetic electrode and the photoresist are combined.
다음으로 도 4d에 도시된 바와 같이, 식각 단계에서 발생되어 MTJ 측벽에 부착된 부산물(37)을 산화시켜 도면부호 '38'과 같이 산화시키는 바, O3, N2O 또는 O2등의 가스를 이용한 플라즈마 처리를 이용하며, 이때, 100℃ 내지 250℃의 저온에서 실시함으로써, 자기 전극(34, 36)의 열공정에 의한 자화 방향 변화를 방지하도록 한다. 여기서 산화된 부산물(38)은 절연 특성을 가지고 있으므로 제거하지 않아도 소자의 특성에 영향을 끼치지 않는다.Next, as illustrated in FIG. 4D, the by-products 37 generated in the etching step and attached to the MTJ sidewalls are oxidized and oxidized as indicated by reference numeral 38.3, N2O or O2Using a plasma treatment using a gas such as By performing at low temperature of 100 degreeC-250 degreeC, the magnetization direction change by the thermal process of the magnetic electrodes 34 and 36 is prevented. The oxidized by-products 38 have an insulating property and thus do not affect the device characteristics even if they are not removed.
이어서, 도면에 기재되지는 않았지만, 층간절연막을 형성하여 소자간 분리를 실시한 후, 상부 자기 전극(36) 상에 Pt 등을 이용하여 금속배선을 형성한 후 그 상부에 Al 등을 이용하여 비트라인을 형성한다.Subsequently, although not shown in the drawings, an interlayer insulating film is formed to separate the elements, and then metal lines are formed on the upper magnetic electrode 36 using Pt or the like, and then bit lines are formed using Al or the like thereon. To form.
상기한 바와 같이 이루어지는 본 발명은, 하부 자기 전극과 절연막 및 상부자기 전극을 적층시킨 후 순차적으로 식각하여 MTJ를 형성한 다음, 식각시 발생한 부산물을 산화시킴으로써, 전극간 단락을 방지함과 동시에 공정 스텝을 줄여 공정을 단순화 할 수 있음을 실시예를 통해 알아 보았다.According to the present invention, the lower magnetic electrode, the insulating film, and the upper magnetic electrode are laminated, and sequentially etched to form MTJ, and then oxidation of by-products generated during etching prevents short-circuits between the electrodes and at the same time, a process step. It was found through examples that the process can be simplified to reduce the weight.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 바와 같은 본 발명은, 전극간 단락을 효과적으로 방지함과 동시에 소자의 동작 특성을 개선시키며, 공정을 딘순화 함으로써 제조 원가를 절감할 수 있도록 하여, 궁극적으로 MRAM 소자의 수율 및 가격 경쟁력 확보를 동시에 이룰 수 있는 탁월한 효과를 기대할 수 있다.As described above, the present invention effectively prevents short-circuits between electrodes and at the same time improves the operation characteristics of the device, and reduces manufacturing costs by sequencing the process, thereby ultimately securing the yield and price competitiveness of the MRAM device. At the same time, you can expect the outstanding effect.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038883A KR100445064B1 (en) | 2001-06-30 | 2001-06-30 | Method for fabrication of magnetic random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038883A KR100445064B1 (en) | 2001-06-30 | 2001-06-30 | Method for fabrication of magnetic random access memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002142A true KR20030002142A (en) | 2003-01-08 |
| KR100445064B1 KR100445064B1 (en) | 2004-08-21 |
Family
ID=27712774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038883A KR100445064B1 (en) | 2001-06-30 | 2001-06-30 | Method for fabrication of magnetic random access memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100445064B1 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030088572A (en) * | 2002-05-13 | 2003-11-20 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
| KR100434956B1 (en) * | 2002-05-29 | 2004-06-11 | 주식회사 하이닉스반도체 | A method for manufacturing of Magnetic random access memory |
| KR100719345B1 (en) * | 2005-04-18 | 2007-05-17 | 삼성전자주식회사 | Methods of forming a magnetic memory device |
| US7358553B2 (en) * | 2003-10-14 | 2008-04-15 | Micron Technology, Inc. | System and method for reducing shorting in memory cells |
| KR100829556B1 (en) * | 2002-05-29 | 2008-05-14 | 삼성전자주식회사 | Magneto-resistive Random access memory and method for manufacturing the same |
| KR100939162B1 (en) * | 2003-06-19 | 2010-01-28 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
| KR100974069B1 (en) * | 2008-06-02 | 2010-08-04 | 한국과학기술원 | The Resistance Random Access Memory and Method for Manufacturing |
| RU2522714C2 (en) * | 2012-08-09 | 2014-07-20 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | Method of forming magnetoresistive memory element based on tunnel junction and structure thereof |
| US9876165B2 (en) | 2015-09-02 | 2018-01-23 | Samsung Electronics Co., Ltd. | Method for forming patterns and method for manufacturing magnetic memory device using the same |
| CN111864058A (en) * | 2020-07-29 | 2020-10-30 | 浙江驰拓科技有限公司 | Preparation method of storage bit and preparation method of MRAM |
| CN112201749A (en) * | 2020-09-27 | 2021-01-08 | 昕原半导体(上海)有限公司 | Preparation method of resistive random access memory |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102082322B1 (en) | 2013-08-09 | 2020-02-27 | 삼성전자주식회사 | Method of forming magnetic memory devices |
| KR102105702B1 (en) | 2014-04-04 | 2020-04-29 | 삼성전자주식회사 | Magnetic memory devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5569617A (en) * | 1995-12-21 | 1996-10-29 | Honeywell Inc. | Method of making integrated spacer for magnetoresistive RAM |
| KR100190083B1 (en) * | 1996-08-20 | 1999-06-01 | 윤종용 | Method for forming gate electrode of semiconductor device |
| JPH10163545A (en) * | 1996-11-29 | 1998-06-19 | Sanyo Electric Co Ltd | Magnetoresistive effect element and manufacture thereof |
| US6110751A (en) * | 1997-01-10 | 2000-08-29 | Fujitsu Limited | Tunnel junction structure and its manufacture and magnetic sensor |
| KR100253743B1 (en) * | 1997-04-04 | 2000-04-15 | 주승기 | Fabricating method of magnetoresistive random access memory device |
-
2001
- 2001-06-30 KR KR10-2001-0038883A patent/KR100445064B1/en not_active IP Right Cessation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030088572A (en) * | 2002-05-13 | 2003-11-20 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
| KR100829556B1 (en) * | 2002-05-29 | 2008-05-14 | 삼성전자주식회사 | Magneto-resistive Random access memory and method for manufacturing the same |
| KR100434956B1 (en) * | 2002-05-29 | 2004-06-11 | 주식회사 하이닉스반도체 | A method for manufacturing of Magnetic random access memory |
| KR100939162B1 (en) * | 2003-06-19 | 2010-01-28 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
| US7358553B2 (en) * | 2003-10-14 | 2008-04-15 | Micron Technology, Inc. | System and method for reducing shorting in memory cells |
| US7855085B2 (en) | 2003-10-14 | 2010-12-21 | Micron Technology, Inc. | System and method for reducing shorting in memory cells |
| US7541199B2 (en) | 2005-04-18 | 2009-06-02 | Samsung Electronics Co., Ltd. | Methods of forming magnetic memory devices including oxidizing and etching magnetic layers |
| KR100719345B1 (en) * | 2005-04-18 | 2007-05-17 | 삼성전자주식회사 | Methods of forming a magnetic memory device |
| KR100974069B1 (en) * | 2008-06-02 | 2010-08-04 | 한국과학기술원 | The Resistance Random Access Memory and Method for Manufacturing |
| RU2522714C2 (en) * | 2012-08-09 | 2014-07-20 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | Method of forming magnetoresistive memory element based on tunnel junction and structure thereof |
| US9876165B2 (en) | 2015-09-02 | 2018-01-23 | Samsung Electronics Co., Ltd. | Method for forming patterns and method for manufacturing magnetic memory device using the same |
| CN111864058A (en) * | 2020-07-29 | 2020-10-30 | 浙江驰拓科技有限公司 | Preparation method of storage bit and preparation method of MRAM |
| CN112201749A (en) * | 2020-09-27 | 2021-01-08 | 昕原半导体(上海)有限公司 | Preparation method of resistive random access memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100445064B1 (en) | 2004-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419376B1 (en) | Semiconductor memory device utilizing tunneling magnetoresistive effect and method for manufacturing the same | |
| JP6316474B1 (en) | Magnetic memory | |
| US7009266B2 (en) | Method and system for providing a magnetic element including passivation structures | |
| US6473328B1 (en) | Three-dimensional magnetic memory array with a minimal number of access conductors therein | |
| US20020001223A1 (en) | Solid-state magnetic memory | |
| JP4555780B2 (en) | High density and high programming efficiency MRAM design | |
| US20070246832A1 (en) | Electro-resistance element and electro-resistance memory using the same | |
| US20060163196A1 (en) | Method for producing magnetic memory device | |
| US20100232210A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| JP2006261592A (en) | Magnetoresistance effect element and its manufacture | |
| JPH11224483A (en) | Solid memory and memory forming method | |
| JP2003030976A (en) | Cladded read conductor for pinned-on-fly soft reference layer | |
| US20020084500A1 (en) | Magnetic random access memory and method for manufacturing the same | |
| KR100445064B1 (en) | Method for fabrication of magnetic random access memory | |
| KR20030009107A (en) | Semiconductor memory device and method of manufacturing the same | |
| US7095069B2 (en) | Magnetoresistive random access memory, and manufacturing method thereof | |
| JP2010205931A (en) | Method of manufacturing magnetic memory device, and magnetic memory device | |
| JP2013065755A (en) | Semiconductor memory device and manufacturing method thereof | |
| JP2005203702A (en) | Magnetoresistice effect element and magnetic memory device | |
| JP2005311132A (en) | Solid-state memory device and arranging method therefor | |
| KR101950004B1 (en) | Magnetic device | |
| KR100433936B1 (en) | Method for fabrication of magnetic tunneling junction in magnetic random access memory | |
| US6465262B2 (en) | Method for manufacturing a semiconductor device | |
| JP4516004B2 (en) | Method for manufacturing magnetic storage device | |
| JP2005203443A (en) | Magnetoresistive effect element and magnetic memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |